CN107276060A - 一种浪涌电压动态抑制电路 - Google Patents

一种浪涌电压动态抑制电路 Download PDF

Info

Publication number
CN107276060A
CN107276060A CN201710451285.4A CN201710451285A CN107276060A CN 107276060 A CN107276060 A CN 107276060A CN 201710451285 A CN201710451285 A CN 201710451285A CN 107276060 A CN107276060 A CN 107276060A
Authority
CN
China
Prior art keywords
nmos tube
resistance
surge voltage
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710451285.4A
Other languages
English (en)
Other versions
CN107276060B (zh
Inventor
石跃
陈娇
凌味未
蔡胜凯
周泽坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu University of Information Technology
Original Assignee
Chengdu University of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu University of Information Technology filed Critical Chengdu University of Information Technology
Priority to CN201710451285.4A priority Critical patent/CN107276060B/zh
Publication of CN107276060A publication Critical patent/CN107276060A/zh
Application granted granted Critical
Publication of CN107276060B publication Critical patent/CN107276060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

一种浪涌电压动态抑制电路，属于电子电路技术领域。本发明的电路包括浪涌电压检测电路和动态吸波电路，浪涌电压检测电路实时检测芯片内部电源Vin的电压值，并将此值与设定的启动动态吸波电路的开启阈值VT进行比较，如果Vin＞VT，便会开启动态吸波电路，将Vin限制在正常的工作电压。本发明抑制了芯片中浪涌电压的产生，克服了传统用滤波大电容占用较大芯片面积的缺点；本发明可以根据实际需求自行设定浪涌电压抑制电路的启动电压值，检测到浪涌电压时自动抑制浪涌电压，将其降到合理的值，保护了芯片内部器件的安全工作；当浪涌电压特别严重时，可以额外的打开一条放电通路来抑制浪涌电压的产生。

Description

一种浪涌电压动态抑制电路
技术领域
本发明属于电子电路技术领域，具体涉及到一种浪涌电压动态抑制电路。
背景技术
随着计算机及其他电子设备的广泛使用，电子设备遭受过压的危害已经引起人们的广泛关注。电路在遭雷击和在接通、断开电感负载或大型负载时常常会产生很高的操作过电压，这种瞬时过电压(或过电流)称为浪涌电压(或浪涌电流)，是一种瞬变干扰。浪涌电压可能会引起通信系统的数据失真和丢失，甚至造成电子设备的损坏。而在芯片内部，浪涌电压的产生可能会造成器件的损坏，得使整个芯片损毁。
对于芯片内产生的浪涌电压，传统的方法采是采用滤波大电容来抑制，但大电容会占用较大的芯片面积，造成芯片成本上升。如何设计兼顾成本与可靠性的浪涌电压抑制电路成为关键。
发明内容
本发明的目的，就是针对传统浪涌电压抑制电路的不足之处，提供一种动态抑制浪涌电压的电路，兼顾了芯片成本与电路可靠性。
本发明的技术方案：
一种浪涌电压动态抑制电路，包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第二电阻R2和电压产生电路，
第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第一NMOS管MN1的漏极，第一PMOS管MP1的源极连接第二PMOS管MP2的源极和第二NMOS管MN2的漏极并作为浪涌电压检测及控制端；
第一NMOS管MN1的源极接地，其栅极通过第一电阻R1后接地；第二NMOS管MN2的源极接地，其栅极连接第二PMOS管MP2的漏极并通过第二电阻R2后接地；
所述电压产生电路的输入端连接第一PMOS管MP1的源极，其输出端连接第一NMOS管MN1的栅极。
具体的，所述电压产生电路包括低通滤波器LPF、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一运算放大器OP1、第二运算放大器OP2和第三运算放大器OP3，
低通滤波器LPF的输入端作为所述电压产生电路的输入端，其输出端通过第三电阻R3和第四电阻R4的串联结构后接地；第二运算放大器OP2的正向输入端连接第三电阻R3和第四电阻R4的串联点，第二运算放大器OP2的输出端连接其负向输入端并通过第七电阻R7后连接第一运算放大器OP1的负向输入端和第四NMOS管MN4的源极；
第一运算放大器OP1的正向输入端连接第三NMOS管MN3的栅极和漏极，其输出端连接第四NMOS管MN4的栅极，第三NMOS管MN3的源极接地；第三运算放大器OP3的正向输入端连接第四NMOS管MN4的漏极，其负向输入端连接第五NMOS管MN5的源极并通过第九电阻R9后接地；第五NMOS管MN5的栅极接第三运算放大器OP3的输出端，其漏极作为所述电压产生电路的输出端；
第五电阻R5接在低通滤波器LPF的输出端和第三NMOS管MN3的漏极之间，第六电阻R6接在低通滤波器LPF的输出端和第四NMOS管MN4的漏极之间，第八电阻接在低通滤波器LPF的输入端和第五NMOS管MN5的漏极之间。
具体的，所述浪涌电压检测及控制端通过第十电阻R0连接电源电压Vsourse。
本发明的有益效果为：抑制了芯片中浪涌电压的产生，克服了传统用滤波大电容占用较大芯片面积的缺点；本发明可以根据实际需求自行设定浪涌电压抑制电路的启动电压值，检测到浪涌电压时自动抑制浪涌电压，将其降到合理的值，保护了芯片内部器件的安全工作；当浪涌电压特别严重时，可以额外的打开一条放电通路来抑制浪涌电压的产生。
附图说明
图1为本发明的原理示意图；
图2为本发明提出的浪涌电压动态抑制电路的结构示意图；
图3为图2中电压产生电路的具体实现电路结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的描述。
如图1所示为本发明的原理示意图，当芯片内部电源Vin出现浪涌电压时，可能会对连接此电源的器件造成损坏，尤其是一些低压器件会因为耐压不够造成击穿。本发明的电路包括浪涌电压检测电路和动态吸波电路，浪涌电压检测电路实时检测Vin处的电压值，并将此值与设定的启动动态吸波电路的开启阈值VT进行比较。如果Vin＞VT，便会开启动态吸波电路，将Vin限制在正常的工作电压。
图2是本发明提出的动态抑制浪涌电压的原理图，包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一电阻R1、第二电阻R2和电压产生电路，第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和第一NMOS管MN1的漏极，第一PMOS管MP1的源极连接第二PMOS管MP2的源极和第二NMOS管MN2的漏极并作为浪涌电压检测及控制端，在此处检测浪涌电压并在检测到浪涌电压时开启浪涌电压抑制电路，将此处电压限制在正常工作电压；第一NMOS管MN1的源极接地，其栅极通过第一电阻R1后接地；第二NMOS管MN2的源极接地，其栅极连接第二PMOS管MP2的漏极并通过第二电阻R2后接地；所述电压产生电路的输入端连接第一PMOS管MP1的源极，其输出端连接第一NMOS管MN1的栅极。
当芯片电路正常工作时(即没出现浪涌电压)，Vin为一稳定的电压，记为VDC，为后续电路供电。当发生浪涌电压时，Vin会急剧上升，当Vin＞V1+VTH，第一NMOS管MN1就会开启，并产生一股电流I1，该电流通过第一PMOS管MP1和第二PMOS管MP2的镜像关系，同时会产生电流I2，其中V1为电压产生电路的输出电压，VTH为第一NMOS管MN1的阈值电压，V1+VTH即为设定的启动动态吸波电路的开启阈值VT。这两股电流I1和I2同时对浪涌电压检测及控制端Vin的浪涌过冲量进行放电，进行浪涌抑制。特别需要声明的是，这两股电流的大小受Vin电压过冲大小的控制，过冲的程度越严重，则产生的下拉电流I1和I2也会随之增大，提高抑制能力。如果Vin电压的浪涌特别严重，导致可能仅仅利用I1和I2两股电流仍然无法将Vin的浪涌过冲量抑制到合理范围，所以本发明利用电流I2、第二电阻R2和第二NMOS管MN2进一步的增强抑制通路。
随着Vin浪涌过冲量的进一步增加，I2电流会进一步增加。当I2×R2>VTH时(VTH为第二NMOS管MN2的阈值电压)，第二NMOS管MN2支路会被开启，通过适当地将第二NMOS管MN2的尺寸做大，则可以引入额外的大电流I3，加剧电路抑制浪涌电压能力。
另外浪涌电压检测及控制端通过第十电阻R0连接电源电压Vsourse，抑制电流一方面直接减小芯片电源上的浪涌，同时第十电阻R0上的压降也会增加，从而让内部电压的幅值进一步下降。
本发明中的电压产生电路的输出电压V1可根据应用需要进行调节，V1是一个与Vin稳态电压VDC相关的量。如果设定允许的Vin浪涌过冲量为VDC×δ％，其中δ％为允许的浪涌过冲量与稳态电压的变化百分比，则其具体设置如下：
V1+VTH＝VDC(1+δ％)，
即
V1＝VDC-(VTH-VDC×δ％)，
当Vin＞V1+VTH＝VDC(1+δ％)时就会启动浪涌电压保护电路，抑制Vin浪涌电压的发生。
图3为图2中电压产生电路的输出电压V1的一种实现电路，包括低通滤波器LPF、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一运算放大器OP1、第二运算放大器OP2和第三运算放大器OP3，低通滤波器LPF的输入端作为所述电压产生电路的输入端，其输出端通过第三电阻R3和第四电阻R4的串联结构后接地；第二运算放大器OP2的正向输入端连接第三电阻R3和第四电阻R4的串联点，第二运算放大器OP2的输出端连接其负向输入端并通过第七电阻R7后连接第一运算放大器OP1的负向输入端和第四NMOS管MN4的源极；第一运算放大器OP1的正向输入端连接第三NMOS管MN3的栅极和漏极，其输出端连接第四NMOS管MN4的栅极，第三NMOS管MN3的源极接地；第三运算放大器OP3的正向输入端连接第四NMOS管MN4的漏极，其负向输入端连接第五NMOS管MN5的源极并通过第九电阻R9后接地；第五NMOS管MN5的栅极接第三运算放大器OP3的输出端，其漏极作为所述电压产生电路的输出端；第五电阻R5接在低通滤波器LPF的输出端和第三NMOS管MN3的漏极之间，第六电阻R6接在低通滤波器LPF的输出端和第四NMOS管MN4的漏极之间，第八电阻接在低通滤波器LPF的输入端和第五NMOS管MN5的漏极之间。
Vin经过低通滤波器LPF后得到VDC，由图3可得：
其中VB1为第二运算放大器OP2的输出端即B1点电压，VB为第二运算放大器OP2的正向输入端即B点电压。
图3中第五电阻R5为一阻值很大的电阻，故流经第三NMOS管MN3的电流很小，第三NMOS管MN3的宽长比取值较大，由晶体管饱和区伏安特性：
可得VC1＝VC≈VTH，其中，kn表征晶体管电流能力，其单位为A/V2；W/L为晶体管宽长比；VGS为晶体管栅源电压；VTH为阈值电压。
因此流经第六电阻R6和第七电阻R7的电流为：
取R6＝R7，则可得D1处即第三运算放大器OP3的负向输入端处的电压为：
取R8＝R9，则可得A点处电压为：
这里的A点为电压产生电路的输出端，连接图2中所示的A点。
1、当没有浪涌电压的时候，Vin＝VDC，此时A点电压：
VA＝VTH-δ％VDC
因为VA＜VTH，此时第一NMOS管MN1关闭，整个浪涌电压抑制电路不会开启，降低电路正常工作时的功耗。
2、当有浪涌电压时，如果Vin＝(1+δ％)VDC，此时A点的电压：
VA＝VTH
这时第一NMOS管MN1便会开启以抑制浪涌电压，让经过第十电阻R0上的电流增大，从而抑制Vsource上的浪涌电压对Vin节点的影响，提升Vin节点的抗浪涌能力，避免后续器件的失效。而VDC×δ％就是设定的允许的浪涌过冲量，可以通过更改第三电阻R3与第四电阻R4的值来调节所允许的过冲量的值。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种浪涌电压动态抑制电路，其特征在于，包括第一NMOS管(MN1)、第二NMOS管(MN2)、第一PMOS管(MP1)、第二PMOS管(MP2)、第一电阻(R1)、第二电阻(R2)和电压产生电路，
第一PMOS管(MP1)的栅漏短接并连接第二PMOS管(MP2)的栅极和第一NMOS管(MN1)的漏极，第一PMOS管(MP1)的源极连接第二PMOS管(MP2)的源极和第二NMOS管(MN2)的漏极并作为浪涌电压检测及控制端；
第一NMOS管(MN1)的源极接地，其栅极通过第一电阻(R1)后接地；第二NMOS管(MN2)的源极接地，其栅极连接第二PMOS管(MP2)的漏极并通过第二电阻(R2)后接地；
所述电压产生电路的输入端连接第一PMOS管(MP1)的源极，其输出端连接第一NMOS管(MN1)的栅极。
2.根据权利要求1所述的浪涌电压动态抑制电路，其特征在于，所述电压产生电路包括低通滤波器(LPF)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第一运算放大器(OP1)、第二运算放大器(OP2)和第三运算放大器(OP3)，
低通滤波器(LPF)的输入端作为所述电压产生电路的输入端，其输出端通过第三电阻(R3)和第四电阻(R4)的串联结构后接地；第二运算放大器(OP2)的正向输入端连接第三电阻(R3)和第四电阻(R4)的串联点，第二运算放大器(OP2)的输出端连接其负向输入端并通过第七电阻(R7)后连接第一运算放大器(OP1)的负向输入端和第四NMOS管(MN4)的源极；
第一运算放大器(OP1)的正向输入端连接第三NMOS管(MN3)的栅极和漏极，其输出端连接第四NMOS管(MN4)的栅极，第三NMOS管(MN3)的源极接地；第三运算放大器(OP3)的正向输入端连接第四NMOS管(MN4)的漏极，其负向输入端连接第五NMOS管(MN5)的源极并通过第九电阻(R9)后接地；第五NMOS管(MN5)的栅极接第三运算放大器(OP3)的输出端，其漏极作为所述电压产生电路的输出端；
第五电阻(R5)接在低通滤波器(LPF)的输出端和第三NMOS管(MN3)的漏极之间，第六电阻(R6)接在低通滤波器(LPF)的输出端和第四NMOS管(MN4)的漏极之间，第八电阻接在低通滤波器(LPF)的输入端和第五NMOS管(MN5)的漏极之间。
3.根据权利要求1所述的浪涌电压动态抑制电路，其特征在于，所述浪涌电压检测及控制端通过第十电阻(R0)连接电源电压(Vsourse)。
CN201710451285.4A 2017-06-15 2017-06-15 一种浪涌电压动态抑制电路 Expired - Fee Related CN107276060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710451285.4A CN107276060B (zh) 2017-06-15 2017-06-15 一种浪涌电压动态抑制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710451285.4A CN107276060B (zh) 2017-06-15 2017-06-15 一种浪涌电压动态抑制电路

Publications (2)

Publication Number Publication Date
CN107276060A true CN107276060A (zh) 2017-10-20
CN107276060B CN107276060B (zh) 2018-12-11

Family

ID=60066310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710451285.4A Expired - Fee Related CN107276060B (zh) 2017-06-15 2017-06-15 一种浪涌电压动态抑制电路

Country Status (1)

Country Link
CN (1) CN107276060B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169592A (zh) * 2017-12-15 2018-06-15 成都信息工程大学 一种智能检测电路及智能检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543963A (zh) * 2012-02-09 2012-07-04 浙江大学 一种基于多级电流镜的esd侦测箝位电路
CN104009458A (zh) * 2013-02-20 2014-08-27 快捷半导体(苏州)有限公司 用于电过应力/电涌/iec的钳位电路和装置
US20150303678A1 (en) * 2014-04-22 2015-10-22 Texas Instruments Incorporated Precision surge clamp with constant clamping voltage and near-zero dynamic resistance under various thermal, power and current levels

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543963A (zh) * 2012-02-09 2012-07-04 浙江大学 一种基于多级电流镜的esd侦测箝位电路
CN104009458A (zh) * 2013-02-20 2014-08-27 快捷半导体(苏州)有限公司 用于电过应力/电涌/iec的钳位电路和装置
US20150303678A1 (en) * 2014-04-22 2015-10-22 Texas Instruments Incorporated Precision surge clamp with constant clamping voltage and near-zero dynamic resistance under various thermal, power and current levels

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169592A (zh) * 2017-12-15 2018-06-15 成都信息工程大学 一种智能检测电路及智能检测方法
CN108169592B (zh) * 2017-12-15 2023-11-24 西安智财全技术转移中心有限公司 一种智能检测电路及智能检测方法

Also Published As

Publication number Publication date
CN107276060B (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN107147095B (zh) 一种抑制直流和杂散谐波电流进入变压器中性点的装置
CN106093494A (zh) 一种用于电子式互感器的信号防护滤波电路
CN106972769A (zh) 一种弱电电力负载过压保护电路
CN108711829A (zh) 一种具有双重保护的直流偏磁抑制装置及方法
CN104143818A (zh) 防止限流电路过度调整的装置
CN107979269A (zh) 过流保护电路
CN107276060B (zh) 一种浪涌电压动态抑制电路
CN104362842A (zh) 开关电源及适用于开关电源的浪涌保护电路、方法
CN107645235A (zh) 一种限流保护电路、保护方法及开关电源电路
JP5508104B2 (ja) サージ試験回路
CN105743059A (zh) 一种基准源和电阻构成的输出过流保护电路
CN208522458U (zh) 一种pd设备的防浪涌电路
CN206097865U (zh) 一种恒流驱动电路
CN207398813U (zh) 过流保护电路和电子设备
CN104953866A (zh) 基于逻辑保护放大电路的组合保护式多路输出稳压电源
CN209250236U (zh) 浪涌保护电路、电路系统及电子设备
CN107645180A (zh) 一种用于电缆监测的低启动电流取电电路
CN107707109A (zh) 一种电源电路及空调器
CN209046607U (zh) 电压检测电路、过压保护开关及电子设备
CN209250235U (zh) 浪涌保护电路、电路系统及电子设备
CN208226561U (zh) 一种汽车电子控制单元的驱动保护电路
CN206865148U (zh) 电源处理电路
CN205792285U (zh) 一种强干扰条件下的超宽范围输入电源变换装置
CN219535618U (zh) 一种基于分立器件的过压保护电路
CN109617036A (zh) 一种适用于rs422或rs485通信的差分接口保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181211

Termination date: 20190615