CN208522458U

CN208522458U - 一种pd设备的防浪涌电路

Info

Publication number: CN208522458U
Application number: CN201821044700.0U
Authority: CN
Inventors: 巩令风; 谭在超; 丁国华; 罗寅; 张胜
Original assignee: Iron Of Fine Quality Witter Suzhou Semiconductor Co Ltd
Current assignee: Suzhou Covette Semiconductor Co., Ltd.
Priority date: 2018-07-03
Filing date: 2018-07-03
Publication date: 2019-02-19
Anticipated expiration: 2028-07-03

Abstract

本实用新型涉及一种PD设备的防浪涌电路，包括设置在协议芯片内部的单电源运放、第一MOS管、运放、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管，单电源运放的正输入端接第一电流源，单电源运放的负输入端接运放的输出端，单电源运放的输出端接第一MOS管的栅极，第一MOS管的漏极接GND，第一MOS管的源极接运放的正输入端，运放的负输入端接VSS，采样电阻接入运放的正输入端和VSS之间，分压电阻的一端接熔丝修调电路，另一端接VSS，第二MOS管的漏极接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极接GND。本电路可精确控制上电时流入协议芯片的最大电流，保护协议芯片，提高了用户产品的集成度。

Description

一种PD设备的防浪涌电路

技术领域

本实用新型涉及集成电路设计技术领域，尤其涉及一种PD（Powered Device）设备的防浪涌电路，具体地说是一种应用在POE（Power Over Ethernet）电源管理芯片中的防浪涌保护电路。

背景技术

浪涌电流指电源接通瞬间，流入电源设备的峰值电流。由于输入滤波电容迅速充电，所以该峰值电流远远大于稳态输入电流；过大的峰值电流会损害电源设备，因而工程中通常需要对浪涌电流进行抑制处理。

PD（Powered Device）是POE协议标准中的受电设备，主要包括协议芯片和DC-DC芯片，当PD设备符合供电条件进行供电时，协议芯片打开内部功率管（如图1），VDD-GND-VSS形成电流通路，接收PSE(Power via MDI Sourcing Equipment)提供的经过AC-DC转换的直流电VDD。在协议芯片内功率管开启的瞬间，由于DC-DC模块VDD和GND存在输入滤波电容（C2），在GND-VSS之间会存在浪涌电流如图2所示，电流过大则会损害设备。

目前，针对浪涌电流的抑制主要采用瞬态二极管、气体放电管、金属氧化物压敏电阻等分立器件，如图1中的TVS器件能够消除浪涌电流带来的的脉冲尖峰从而保护整流桥和协议芯片，然而DC-DC模块在通过GND放电到VSS时，C2下极板放电带来的浪涌电流则会损坏协议芯片。

实用新型内容

本实用新型主要从协议芯片内部着手，结合IEEE802.3.af协议标准，提供了一种结构简单且防浪涌电流效果佳的PD设备的防浪涌电路，具体是一种片上防浪涌电路，该电路可精确控制上电时流入协议芯片的最大电流，保护协议芯片的同时能够提高用户产品的集成度，并且也缩减了成本。

为了实现上述目的，本实用新型采用的技术方案为，一种PD设备的防浪涌电路，包括设置在协议芯片内部的高增益运算放大器、第一MOS管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器的正输入端连接在第一电流源和熔丝修调电路之间，高增益运算放大器的负输入端连接运算放大器的输出端，高增益运算放大器的输出端连接第一MOS管的栅极，第一MOS管的漏极连接电源地GND，第一MOS管的源极连接运算放大器的正输入端，运算放大器的负输入端连接数字地VSS，采样电阻接入运算放大器的正输入端和数字地VSS之间，分压电阻的一端连接熔丝修调电路，分压电阻的另一端连接数字地VSS，第二MOS管的漏极连接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN（使能端具体是由设置在协议芯片内的常规的VDD电压检测模块提供），第二MOS管的源极连接数字地VSS。

作为本实用新型的一种改进，所述高增益运算放大器采用单电源运放，其在静态工作点的输入共模电压由第一电流源、熔丝修调电路和分压电阻决定，从而也决定了高增益运算放大器的输出电压。

作为本实用新型的一种改进，所述高增益运算放大器采用共源共栅折叠式运放结构，具体包括第二电流源、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第二电流源连接第三MOS管的源极，第三MOS管和第四MOS管的栅极分别引出作为高增益运算放大器的负输入端和正输入端，第三MOS管的漏极连接第五MOS管的源极，第四MOS管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器的输出端，第九MOS管和第十MOS管的栅极共连，第十一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第十一MOS管和第十二MOS管的栅极共连，第十一MOS管和第十二MOS管的源极连接电源。

作为本实用新型的一种改进，所述第一MOS管和第二MOS管均为NMOS管。

作为本实用新型的一种改进，所述第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管均为PMOS管，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管均为NMOS管。

作为本实用新型的一种改进，所述第一MOS管的导通电阻阻值在1Ω以内，所述采样电阻的阻值在50mΩ以内，这样可避免带来的功率消耗。

相对于现有技术，本实用新型所提出的PD设备的防浪涌电路整体结构设计巧妙，通过高增益运算放大器以及由运算放大器和采样电阻组成的检测电路对第一MOS管的栅极电压进行检测控制，从而限制了GND-VSS电流通路的最大电流，从而能够防止浪涌电流对协议芯片造成的损坏，并且通过第一电流源、熔丝修调电路以及分压电阻来控制单电源运放（即高增益运算放大器）的输出电压，由此可精确控制GND-VSS之间产生的限制电流Ilim大小，从而精确控制了上电时流入协议芯片的最大电流，保护了协议芯片；另外，将由高增益运算放大器、第一MOS管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管组成的防浪涌功能电路集成在协议芯片内部，可有效提高用户产品的集成度，同时也缩减了成本。

附图说明

图1为现有的PD设备的防浪涌电路。

图2为现有PD设备的防浪涌电路中GND-VSS之间的浪涌电流。

图3为本实用新型所提出的PD设备的防浪涌电路。

图4为本实用新型中高增益运算放大器的电路结构。

图5为本实用新型中高增益运算放大器的运放高增益放大区在不同静态工作点下输出随V-的变化曲线。

图6为本实用新型电路中熔丝修调电路的电路结构。

图7为本实用新型电路中GND-VSS之间的限制电流。

具体实施方式

为了加深对本实用新型的理解和认识，下面结合附图对本实用新型作进一步描述和介绍。

如图3所示，一种PD设备的防浪涌电路，具体是设置于协议芯片内部的片上防浪涌电路，包括设置在协议芯片内部的高增益运算放大器AMP2、第一MOS管POWER MOS、运算放大器AMP1、第一电流源IB、分压电阻R、熔丝修调电路FUSE、采样电阻Rsense、第二MOS管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器AMP2的正输入端连接在第一电流源IB和熔丝修调电路FUSE之间，高增益运算放大器AMP2的负输入端连接运算放大器AMP1的输出端，高增益运算放大器AMP2的输出端连接第一MOS管POWER MOS的栅极，第一MOS管POWER MOS的漏极连接电源地GND，第一MOS管POWER MOS的源极连接运算放大器AMP1的正输入端，运算放大器AMP1的负输入端连接数字地VSS，采样电阻Rsense接入运算放大器AMP1的正输入端和数字地VSS之间，分压电阻R的一端连接熔丝修调电路FUSE，分压电阻R的另一端连接数字地VSS，第二MOS管的漏极连接第一MOS管POWER MOS的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极连接数字地VSS。通过采样电阻Rsense和运算放大器AMP1的检测控制第一MOS管POWERMOS的栅极电压，从而控制GND-VSS电流通路的放电电流。

其中，所述高增益运算放大器AMP2在静态工作点Q1，Q2的输入共模电压由第一电流源IB、熔丝修调电路FUSE和分压电阻R决定，由于对于高增益运算放大器AMP2，其输出电压将随运放的输入共模电压变化而变化，该电压通过控制第一POWER MOS管栅压从而决定了GND-VSS电流通路的放电电流大小，如图5所示，为高增益运算放大器AMP2的运放高增益放大区在不同静态工作点下输出随V-的变化曲线。

图6给出了本实用新型所采用的熔丝修调电路结构，该熔丝修调电路的一端连接第一电流源和高增益运算放大器AMP2的正输入端，另一端连接分压电阻，由熔丝修调电路中的电阻网络上端引出调节端，并在调节端上设置T0、T1、T2、T3熔丝PAD，通过在T0、T1、T2、T3焊盘之间焊接熔丝对熔丝修调电路中的电阻网络进行精确的阻值控制，以完成对高增益运算放大器AMP2的正输入端的输入电压进行调整。假设由熔丝修调电路FUSE确定的高增益运算放大器AMP2的V+电压为V1(静态工作点Q1);AMP2小信号增益为Av2，AMP2开环输出电压（共模输出电压）为 QUOTE ；AMP2闭环输出电压为Vout2;AMP1小信号增益为Av1，输出为Vout1；POWERMOS的跨导为gm，Q1、Q2的后缀表示该值在Q1、Q2的工作点下的值：

在环路稳定的情况下，有下式成立：

QUOTE ；

则GND和VSS之间的限制电流为：

QUOTE ；

若由熔丝修调电路FUSE确定的高增益运算放大器AMP2的V+电压为V2(静态工作点Q2);则

则GND和VSS之间的限制电流为：

QUOTE ；

具体地，如图4所示，高增益运算放大器AMP2采用共源共栅折叠式运放结构，由于共模电压只有几十mV，因此采用PMOS差分对作为输入级。具体包括第二电流源、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第二电流源连接第三MOS管的源极，第三MOS管和第四MOS管的栅极分别引出作为高增益运算放大器AMP2的负输入端和正输入端，第三MOS管的漏极连接第五MOS管的源极，第四MOS管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器AMP2的输出端，第九MOS管和第十MOS管的栅极共连，第十一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第十一MOS管和第十二MOS管的栅极共连，第十一MOS管和第十二MOS管的源极连接电源。

另外，所述第一MOS管POWER MOS和第二MOS管均为NMOS管。所述第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管均为PMOS管，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管均为NMOS管。

本电路在进行限流时，由于高增益运算放大器AMP2工作在线性区，高增益运算放大器AMP2的共模电压不能为0，所以采样电阻Rsense的两端不能直接连接在高增益运算放大器AMP2的两端，VSS通过第一电流源IB和分压电阻R将VSS的电平信号传递到高增益运算放大器AMP2的正输入端，过流信号通过运算放大器AMP1放大后传递到高增益运算放大器AMP2的负输入端，之后和第一MOS管POWER MOS形成负反馈环路，以达到限流稳态。

整个电路在VDD上电时，当VDD进入供电阶段（36-57V）之前，使能端输入电平为高，第一MOS管POWER MOS关闭且高增益运算放大器AMP2不工作，GND电压近似等于VDD电压，DC_DC模块没有输出；当VDD进入供电阶段后，使能端输入电平为0，采样电阻Rsense在第一MOS管POWER MOS开启之前流过的电流为0，运算放大器AMP1的输出电压为0，并且运算放大器AMP1的输出电压小于由第一电流源IB、熔丝修调电路和分压电阻R所确定的高增益运算放大器AMP2的输入电压，高增益运算放大器AMP2的输出电压为1，开启第一MOS管POWER MOS，VDD-GND-VSS存在导通电流，并在刚导通时GND-VSS出现浪涌电流，当浪涌电流达到限制电流大小Ilim时，运算放大器AMP1将采样电阻Rsense的电压放大至高增益运算放大器AMP2的正输入电压V1，高增益运算放大器AMP2进入高增益放大区调节第一MOS管POWER MOS的栅极电压以限制第一MOS管POWER MOS的电流，该电流再经过采样反馈到高增益运算放大器AMP2的负输入端，形成了一个稳定的负反馈环路。

在当GND电压和VSS电压近似相等（即GND通过第一MOS管POWER MOS放完电）之后，DC_DC模块的电流恢复到正常值，第一MOS管POWER MOS的栅压恢复到逻辑高电平，为了避免给电路带来额外的功率消耗，第一MOS管POWER MOS的导通电阻和检测电路的采样电阻Rsense的阻值越小越好，但不能小的超出电路可以检测的范围，为了将导通电阻和检测电阻尽可能的做小，电路设计的限流值是150mA，因此，第一MOS管POWER MOS的导通电阻阻值设定在0.5Ω，采样电阻Rsense的阻值约20mΩ左右，可检测的电压 150mA*20mΩ=3mV。由于该电压太小对运放的失调电压要求较高，所以用AMP1放大一个数量级送到AMP2处理，为了达到环路的稳定，熔丝修调电路FUSE和分压电阻R、第一电流源IB确定AMP2的正输入端电压大约是电压值30mv。

如图7所示，图中虚线为浪涌电流，实线为GND-VSS之间的限制电流大小，当GND以一定电流一定时间放完C2下极板电荷后，恢复正常工作电流水平。由此可见，通过本实用新型所提出的协议芯片片上防浪涌电路有效限制了GND-VSS之间产生的最大电流，从而能够防止浪涌电流对协议芯片造成的损坏，保护了协议芯片，也有效提高了用户产品的集成度，同时也缩减了成本。

本实用新型方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims

1.一种PD设备的防浪涌电路，其特征在于：包括设置在协议芯片内部的高增益运算放大器、第一MOS管、运算放大器、第一电流源、分压电阻、熔丝修调电路、采样电阻、第二MOS管、电源地GND和数字地VSS，电源VDD连接DC_DC模块的输入端，DC_DC模块的接地端连接电源地GND，高增益运算放大器的正输入端连接在第一电流源和熔丝修调电路之间，高增益运算放大器的负输入端连接运算放大器的输出端，高增益运算放大器的输出端连接第一MOS管的栅极，第一MOS管的漏极连接电源地GND，第一MOS管的源极连接运算放大器的正输入端，运算放大器的负输入端连接数字地VSS，采样电阻接入运算放大器的正输入端和数字地VSS之间，分压电阻的一端连接熔丝修调电路，分压电阻的另一端连接数字地VSS，第二MOS管的漏极连接第一MOS管的栅极，第二MOS管的栅极连接协议芯片内的使能端EN，第二MOS管的源极连接数字地VSS。

2.如权利要求1所述的一种PD设备的防浪涌电路，其特征在于，所述高增益运算放大器采用单电源运放，其在静态工作点的输入共模电压由第一电流源、熔丝修调电路和分压电阻决定。

3.如权利要求2所述的一种PD设备的防浪涌电路，其特征在于，所述高增益运算放大器采用共源共栅折叠式运放结构，具体包括第二电流源、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管，所述第三MOS管和第四MOS管的源极共接，第二电流源连接第三MOS管的源极，第三MOS管和第四MOS管的栅极分别引出作为高增益运算放大器的负输入端和正输入端，第三MOS管的漏极连接第五MOS管的源极，第四MOS管的漏极连接第六MOS管的源极，第五MOS管和第六MOS管的栅极共连并引出作为偏置电压端，第七MOS管的漏极连接第五MOS管的源极，第七MOS管的源极接地，第八MOS管的漏极连接第六MOS管的源极，第八MOS管的源极接地，第七MOS管和第八MOS管的栅极共接并引出作为偏置电压端，第九MOS管的漏极和栅极均连接第五MOS管的漏极，第十MOS管的漏极连接第六MOS管的漏极并引出作为高增益运算放大器的输出端，第九MOS管和第十MOS管的栅极共连，第十一MOS管的漏极连接第九MOS管的源极，第十二MOS管的漏极连接第十MOS管的源极，第十一MOS管和第十二MOS管的栅极共连，第十一MOS管和第十二MOS管的源极连接电源。

4.如权利要求1所述的一种PD设备的防浪涌电路，其特征在于，所述第一MOS管和第二MOS管均为NMOS管。

5.如权利要求3所述的一种PD设备的防浪涌电路，其特征在于，所述第三MOS管、第四MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管均为PMOS管，所述第五MOS管、第六MOS管、第七MOS管、第八MOS管均为NMOS管。

6.如权利要求5所述的一种PD设备的防浪涌电路，其特征在于，所述第一MOS管的导通电阻阻值在1Ω以内，所述采样电阻的阻值在50mΩ以内。

7.如权利要求6所述的一种PD设备的防浪涌电路，其特征在于，所述高增益运算放大器的输出电压为Vout2，第一MOS管的跨导为gm，则在GND-VSS之间产生的限制电流Ilim为I_lim＝V_out2*g_m。