CN107275405B - 一种功率mos管及其制造方法、使用方法 - Google Patents

一种功率mos管及其制造方法、使用方法 Download PDF

Info

Publication number
CN107275405B
CN107275405B CN201710431526.9A CN201710431526A CN107275405B CN 107275405 B CN107275405 B CN 107275405B CN 201710431526 A CN201710431526 A CN 201710431526A CN 107275405 B CN107275405 B CN 107275405B
Authority
CN
China
Prior art keywords
pad
hole
oxide
metal
semiconductor ontology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710431526.9A
Other languages
English (en)
Other versions
CN107275405A (zh
Inventor
于浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710431526.9A priority Critical patent/CN107275405B/zh
Publication of CN107275405A publication Critical patent/CN107275405A/zh
Application granted granted Critical
Publication of CN107275405B publication Critical patent/CN107275405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Resistance Welding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种功率MOS管及其制造方法、使用方法。该功率MOS管包括：MOS管本体和焊盘；所述焊盘包括第一部分焊盘和第二部分焊盘；所述第二部分焊盘上设置有至少一个通孔；所述第一部分焊盘与所述MOS管本体的底面相连，所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；所述焊盘，通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘上设置的各个所述通孔聚集锡膏。因此，本发明提供的方案可以提高焊接的稳定性。

Description

一种功率MOS管及其制造方法、使用方法
技术领域
本发明涉及电子工程技术领域，特别涉及一种功率MOS管及其制造方法、使用方法。
背景技术
功率MOS管由于具有驱动电路简单、驱动功率小、开关速度快、工作频率高以及热稳定性高等优点，因此被广泛应用于服务器等计算机设备的电路板中。
目前，将功率MOS管焊接在电路板上时，通过其底部设置的焊盘与电路板进行锡膏焊接。由于其焊盘的面积较大，在焊接时锡膏对焊盘产生的浮力，会使得功率MOS管的焊盘偏移其初始焊接位置。因此，现有的方式，MOS管焊接的稳定性较差。
发明内容
本发明提供了一种功率MOS管及其制造方法、使用方法，可以提高焊接的稳定性。
第一方面，本发明提供了一种功率MOS管，该功率MOS管包括：
MOS管本体和焊盘；
所述焊盘包括第一部分焊盘和第二部分焊盘；所述第二部分焊盘上设置有至少一个通孔；
所述第一部分焊盘与所述MOS管本体的底面相连，所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；
所述焊盘，通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘上设置的各个所述通孔聚集锡膏。
优选地，
所述MOS管本体，包括：漏极引脚、源极引脚、栅极引脚；
所述漏极引脚、所述源极引脚以及所述栅极引脚分别位于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘相连的端面。
优选地，
所述第一部分焊盘通过嵌入方式与所述MOS管本体的底面相连，且所述第一部分焊盘的底面与所述MOS管本体的底面处于同一水平面上。
优选地，
所述第一部分焊盘通过黏贴方式与所述MOS管本体的底面相连，且所述第一部分焊盘的顶面与所述MOS管本体的底面处于同一水平面上。
优选地，
所述第二部分焊盘中的各个所述通孔的面积之和满足公式(1)；
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
优选地，
当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足公式(2)；
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
优选地，
每一个所述通孔的外侧切线与所述第二部分焊盘中相邻的边缘具有设定的距离。
优选地，
所述焊盘通过铝合金材料制成。
第二方面，本发明提供了一种功率MOS管的制造方法，该方法包括：制备MOS管本体和焊盘；
在所述焊盘中设置第一部分焊盘和第二部分焊盘；
在所述第二部分焊盘上设置至少一个通孔；
将所述第一部分焊盘与所述MOS管本体的底面相连，且设置所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离。
优选地，
所述制备MOS管本体和焊盘，包括：
将漏极引脚、源极引脚以及栅极引脚分别安装于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘相连的端面。
优选地，
所述将所述第一部分焊盘与所述MOS管本体的底面相连，包括：
将所述第一部分焊盘通过嵌入方式与所述MOS管本体的底面相连，且所述第一部分焊盘的底面与所述MOS管本体的底面处于同一水平面上。
优选地，
所述将所述第一部分焊盘与所述MOS管本体的底面相连，包括：
将所述第一部分焊盘通过黏贴方式与所述MOS管本体的底面相连，且所述第一部分焊盘的顶面与所述MOS管本体的底面处于同一水平面上。
优选地，
所述在所述第二部分焊盘上设置至少一个通孔，包括：
所述第二部分焊盘中的各个所述通孔的面积之和满足公式(1)；
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
优选地，
所述在所述第二部分焊盘上设置至少一个通孔，包括：
当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足公式(2)；
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
第三方面，本发明提供了功率MOS管的使用方法，该方法包括：
在焊盘中设置第一部分焊盘和第二部分焊盘，以及在所述第二部分焊盘上设置有至少一个通孔；
将所述第一部分焊盘与所述MOS管本体的底面相连，且设置所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；
利用所述焊盘通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘上设置的各个所述通孔聚集锡膏。
本发明提供了一种功率MOS管及其制造方法、使用方法，该功率MOS管包括：MOS管本体和焊盘。其中焊盘中包括第一部分焊盘以及设置有通孔的第二部分焊盘。第一部分焊盘与MOS管本体的底面相连，第二部分焊盘的第一端与MOS管本体的第一端具有设定的距离。当焊盘通过锡膏焊接的方式与电路板连接时，第二部分焊盘上设置的各个通孔可以聚集锡膏。通过上述可知，第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的方案可以提高焊接的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种功率MOS管的结构示意图；
图2是本发明一个实施例提供的一种功率MOS管的立体图；
图3是本发明一个实施例提供的一种功率MOS管的俯视图；
图4是本发明一个实施例提供的一种功率MOS管的左视图；
图5是本发明另一个实施例提供的一种功率MOS管的左视图；
图6是本发明一个实施例提供的一种功率MOS管的制造方法的流程图；
图7是本发明另一个实施例提供的一种功率MOS管的制造方法的流程图；
图8是本发明一个实施例提供的一种功率MOS管的使用方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种功率MOS管，该功率MOS管包括：
MOS管本体101和焊盘102；
所述焊盘102包括第一部分焊盘1021和第二部分焊盘1022；所述第二部分焊盘1022上设置有至少一个通孔1023；
所述第一部分焊盘1021与所述MOS管本体101的底面相连，所述第二部分焊盘1022的第一端与所述MOS管本体101的第一端具有设定的距离；
所述焊盘102，通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘1022上设置的各个所述通孔1023聚集锡膏。
根据如图1所示的实施例，该功率MOS管包括：MOS管本体和焊盘。其中焊盘中包括第一部分焊盘以及设置有通孔的第二部分焊盘。第一部分焊盘与MOS管本体的底面相连，第二部分焊盘的第一端与MOS管本体的第一端具有设定的距离。当焊盘通过锡膏焊接的方式与电路板连接时，第二部分焊盘上设置的各个通孔可以聚集锡膏。通过上述可知，第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
在本发明一个实施例中，如图2至图4所示，焊盘202中包括第一部分焊盘2021和第二部分焊盘2022。其中，第二部分焊盘2022上设置有至少一个通孔2023。第一部分焊盘2021与MOS管本体201的底面B相连，第二部分焊盘2022的第一端C与所述MOS管本体201的第一端G具有设定的距离b。焊盘202通过锡膏焊接的方式与外部的电路板连接时，通过第二部分焊盘2022上设置的各个通孔2023聚集锡膏。
在本实施例中，MOS管本体的形状可以根据业务要求确定，比如可以是长方体、圆柱体。如图2至图4所示，采用的是长方体形状的MOS管本体。
在本实施例中，焊盘中包括的第一部分焊盘和第二部分焊盘是一个整体。焊盘的形状、面积以及厚度均可以根据业务要求确定。比如焊盘的形状为长方形、面积为1平方厘米、厚度为3毫米。
在本实施例中，通孔的数量及个数可以根据焊接时焊盘承受的压力、焊盘的总面积、焊接强度以及焊盘的焊接系数确定。另外，各个通孔的形状至少可以存在以下三种情况：第一种，各个通孔的形状均相同；第二种，各个通孔的形状均不相同；第三种，各个通孔中至少存在一个通孔与其他通孔形状均不相同。
在本发明一个实施例中，如图2至图4所示，所述MOS管本体201，包括：漏极引脚2011、源极引脚2012、栅极引脚2013；
所述漏极引脚2011、所述源极引脚2012以及所述栅极引脚2013分别位于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘2021相连的端面。
在本实施例中，如图2至图4所示，漏极引脚、源极引脚以及栅极引脚分别位于MOS管本体中的第二端面A上。从图中可以看出第二端面A未与第一部分焊盘2021相连的端面。另外漏极引脚、源极引脚以及栅极引脚的形状以及排列顺序均可以根据业务要求。
根据上述实施例，漏极引脚、源极引脚以及栅极引脚分别位于MOS管本体中未与第一部分焊盘相连的端面上。可见漏极引脚、源极引脚以及栅极引脚的安装位置避开了与第一部分焊盘相连的端面，因此漏极引脚、源极引脚以及栅极引脚与电路板中其他元件连接时较为便利。
在本发明一个实施例中，如图2至图4所示，所述第一部分焊盘2021通过嵌入方式与所述MOS管本体201的底面相连，且所述第一部分焊盘2021的底面与所述MOS管本体的底面处于同一水平面上。
在本实施例中，如图2至图4所示，第一部分焊盘通过嵌入方式与MOS管本体的底面B相连，且第一部分焊盘的底面D与MOS管本体的底面B处于同一水平面上。
根据上述实施例，第一部分焊盘通过嵌入方式与MOS管本体的底面相连，且第一部分焊盘的底面与MOS管本体的底面处于同一水平面上。由于第一部分焊盘底面与MOS管本体的底面处于同一水平面上，因此在将焊盘通过锡焊方式焊接在电路板上时，MOS管本体的底面直接与电路板相接触，因此MOS管在电路板中固定的较为牢固。
在本发明一个实施例中，如图5所示，所述第一部分焊盘5021通过黏贴方式与所述MOS管本体501的底面相连，且所述第一部分焊盘5021的顶面与所述MOS管本体的底面处于同一水平面上。
在本实施例中，如图5所示，第一部分焊盘通过黏贴方式与MOS管本体的底面E相连，且第一部分焊盘的顶面F与MOS管本体的底面E处于同一水平面上。
在本实施例中，黏贴方式采用的黏贴材料可以根据业务要求确定，比如采用硅胶。
根据上述实施例，第一部分焊盘通过黏贴方式与MOS管本体的底面相连，且第一部分焊盘的顶面与MOS管本体的底面处于同一水平面上。由于第一部分焊盘的顶面与MOS管本体的底面处于同一水平面上，因此在将焊盘通过锡焊方式焊接在电路板上时，MOS管本体的底面与电路板间具有一定的空隙。由于该空隙的存在，在MOS管使用过程中，有利于MOS管的散热。
在本发明一个实施例中，如图2至图4所示，所述第二部分焊盘2022中的各个所述通孔2023的面积之和满足公式(1)；
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
在本实施例中，焊接时焊盘承受的压力、焊盘的总面积、焊接强度均可以根据业务要求确定。焊接系数根据选用焊盘的材质确定，每一种材质均具有自身的焊接系数。比如，确定预先设定的焊接时焊盘承受的压力为120、设定的焊盘的总面积1、预设设定的焊接强度150、焊接系数1.2。则带入公式(1)计算得到
根据上述实施例，焊盘中各个通孔的面积之和通过焊接时焊盘承受的压力、焊盘的总面积、焊接强度以及焊盘的焊接系数确定。由于充分的考虑了焊接过程中涉及的各项参数，因此各个通孔的面积之和确定的较为精准。
在本发明一个实施例中，焊盘中各个通孔的面积至少可以存在以下三种情况：第一种，各个通孔的面积均相同；第二种，各个通孔的面积均不相同；第三种，各个通孔中至少存在一个通孔与其他通孔面积均不相同。可见第二种和第三种情况由于通孔面积不同，在聚集锡膏时，导致各个通孔聚集的锡膏量不同，因此也会使得产生的爬锡力不同。因此不作为优选的方式。
在本发明一个实施例中，当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足公式(2)；
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
在本实施例中，每一个通孔对应的面积可以根据业务要求确定。比如确定的每一个通孔的面积为2、计算得到各个通孔的面积之和为10。则代入公式(2)得到设置通孔的数量为：
需要注意的是，为了使得聚集的锡膏产生的爬锡力均匀，在第二部分焊盘中布置各个通孔时，要均匀布置各个通孔。
根据上述实施例，当各个通孔对应的面积均相同时，焊盘通孔设置数量可以根据各个通孔的面积之和以及每一个通孔的面积确定。由于在确定通孔的数值数据时，考虑到了每一个通孔的面积以及各个通孔的面积之和。因此，确定的通孔数量较为精准。
在本发明一个实施例中，如图2和图3所示，每一个所述通孔2023的外侧切线与所述第二部分焊盘2022中相邻的边缘具有设定的距离。
在本实施例中，每一个通孔的外侧切线J与第二部分焊盘中相邻的边缘H具有设定的距离a。其中，距离a的大小可以根据业务要求确定。需要注意的是，距离a的设置不宜过小，避免通孔在聚集锡膏时，第二部分焊盘的边缘出现破损。
根据上述实施例，每一个通孔的外侧切线与第二部分焊盘中相邻的边缘具有设定的距离。以便在通孔在聚集锡膏时，降低第二部分焊盘的边缘出现破损的概率。
在本发明一个实施例中，所述焊盘通过铝合金材料制成。
在本实施例中，焊盘的材料可以根据业务要求确定。铝合金由于其具有易加工、耐久性高、质量轻等优点，因此作为焊盘优选的材料。
根据上述实施例，焊盘通过铝合金材料制成。由于铝合金具有易加工、耐久性高、质量轻等优点，因此焊盘的适用性强。
如图6所示，本发明实施例提供了一种功率MOS管的制造方法，该方法包括：
步骤601：制备MOS管本体和焊盘；
步骤602：在所述焊盘中设置第一部分焊盘和第二部分焊盘；
步骤603：在所述第二部分焊盘上设置至少一个通孔；
步骤604：将所述第一部分焊盘与所述MOS管本体的底面相连，且设置所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离。
根据如图6所示的实施例，通过在制备的焊盘中设置第一部分焊盘和第二部分焊盘，并在第二部分焊盘上设置通孔。然后将设置的第一部分焊盘与制备的MOS管本体的底面相连，且设置第二部分焊盘的第一端与MOS管本体的第一端具有设定的距离。通过上述可知，由于第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
在本发明一个实施例中，上述图6所示流程图中步骤601制备MOS管本体和焊盘，可以包括：
将漏极引脚、源极引脚以及栅极引脚分别安装于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘相连的端面。
在本发明一个实施例中，上述图6所示流程图中步骤604中所涉及的将所述第一部分焊盘与所述MOS管本体的底面相连，可以包括：
将所述第一部分焊盘通过嵌入方式与所述MOS管本体的底面相连，且所述第一部分焊盘的底面与所述MOS管本体的底面处于同一水平面上。
在本发明一个实施例中，上述图6所示流程图中步骤604中所涉及的将所述第一部分焊盘与所述MOS管本体的底面相连，可以包括：
将所述第一部分焊盘通过黏贴方式与所述MOS管本体的底面相连，且所述第一部分焊盘的顶面与所述MOS管本体的底面处于同一水平面上。
在本发明一个实施例中，上述图6所示流程图中步骤603在所述第二部分焊盘上设置至少一个通孔，可以包括：
所述第二部分焊盘中的各个所述通孔的面积之和满足公式(1)；
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
在本发明一个实施例中，上述图6所示流程图中步骤603在所述第二部分焊盘上设置至少一个通孔，包括：
当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足公式(2)；
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
如图7所示，本发明实施例提供了一种功率MOS管的制造方法，利用该制造方法制造如图2至4所示的功率MOS管，该方法可以包括：
步骤701：制备MOS管本体和焊盘。
在本步骤中，制备MOS管本体201和焊盘202。
步骤702：在焊盘中设置第一部分焊盘和第二部分焊盘。
在本步骤中，在焊盘202中设置第一部分焊盘2021和第二部分焊盘2022。
步骤703：确定第二部分焊盘上设置各个通孔的面积之和。
在本步骤中，利用公式(1)计算各个通孔的面积之和。比如，确定预先设定的焊接时焊盘承受的压力为120、设定的焊盘的总面积1、预设设定的焊接强度150、焊接系数1.2。则带入公式(1)计算得到
步骤704：根据各个通孔的面积之后，计算第二部分焊盘上设置通孔的数量。
在本步骤中，确定各个通孔对应的面积均相同时，且确定各个通孔的面积为0.033。则根据公式(2)计算得到设置通孔的数量为：
步骤705：在第二部分焊盘上设置计算的数量个通孔，且每一个通孔的外侧切线与第二部分焊盘中相邻的边缘具有设定的距离。
在本步骤中，在第二部分焊盘2022上均匀布置10个通孔2023，且每一个通孔的外侧切线与第二部分焊盘中相邻的边缘具有设定的距离a。
步骤706：将第一部分焊盘通过嵌入方式与MOS管本体的底面相连，且第一部分焊盘的底面与MOS管本体的底面处于同一水平面上。
在本步骤中，第一部分焊盘2021通过嵌入方式与MOS管本体201的底面B相连，且第一部分焊盘2021的底面D与MOS管本体201的底面B处于同一水平面上。
步骤707：将漏极引脚、源极引脚以及栅极引脚分别安装于MOS管本体中的第二端面上，其中，第二端面为未与第一部分焊盘相连的端面。
在本步骤中，将漏极引脚2011、源极引脚2012以及栅极引脚2013分别位于MOS管本体中的第二端面A上。从图中可以看出第二端面A未与第一部分焊盘2021相连的端面。
如图8所示，本发明实施例提供了功率MOS管的使用方法，该方法包括：
步骤801：在焊盘中设置第一部分焊盘和第二部分焊盘，以及在所述第二部分焊盘上设置有至少一个通孔；
步骤802：将所述第一部分焊盘与所述MOS管本体的底面相连，且设置所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；
步骤803：利用所述焊盘通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘上设置的各个所述通孔聚集锡膏。
根据如图8所示的实施例，通过在焊盘中设置第一部分焊盘第二部分焊盘，并在第二部分焊盘上设置有通孔。然后将第一部分焊盘与MOS管本体的底面相连，且设置第二部分焊盘的第一端与述MOS管本体的第一端具有设定的距离。然后当利用焊盘通过锡膏焊接的方式与电路板连接时，通过第二部分焊盘上设置的各个通孔聚集锡膏。通过上述可知，第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
综上所述，本发明各个实施例至少可以实现如下有益效果：
1、在本发明实施例中，该功率MOS管包括：MOS管本体和焊盘。其中焊盘中包括第一部分焊盘以及设置有通孔的第二部分焊盘。第一部分焊盘与MOS管本体的底面相连，第二部分焊盘的第一端与MOS管本体的第一端具有设定的距离。当焊盘通过锡膏焊接的方式与电路板连接时，第二部分焊盘上设置的各个通孔可以聚集锡膏。通过上述可知，第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
2、在本发明实施例中，漏极引脚、源极引脚以及栅极引脚分别位于MOS管本体中未与第一部分焊盘相连的端面上。可见漏极引脚、源极引脚以及栅极引脚的安装位置避开了与第一部分焊盘相连的端面，因此漏极引脚、源极引脚以及栅极引脚与电路板中其他元件连接时较为便利。
3、在本发明实施例中，第一部分焊盘通过嵌入方式与MOS管本体的底面相连，且第一部分焊盘的底面与MOS管本体的底面处于同一水平面上。由于第一部分焊盘底面与MOS管本体的底面处于同一水平面上，因此在将焊盘通过锡焊方式焊接在电路板上时，MOS管本体的底面直接与电路板相接触，因此MOS管在电路板中固定的较为牢固。
4、在本发明实施例中，第一部分焊盘通过黏贴方式与MOS管本体的底面相连，且第一部分焊盘的顶面与MOS管本体的底面处于同一水平面上。由于第一部分焊盘的顶面与MOS管本体的底面处于同一水平面上，因此在将焊盘通过锡焊方式焊接在电路板上时，MOS管本体的底面与电路板间具有一定的空隙。由于该空隙的存在，在MOS管使用过程中，有利于MOS管的散热。
5、在本发明实施例中，焊盘中各个通孔的面积之和通过焊接时焊盘承受的压力、焊盘的总面积、焊接强度以及焊盘的焊接系数确定。由于充分的考虑了焊接过程中涉及的各项参数，因此各个通孔的面积之和确定的较为精准。
6、在本发明实施例中，当各个通孔对应的面积均相同时，焊盘通孔设置数量可以根据各个通孔的面积之和以及每一个通孔的面积确定。由于在确定通孔的数值数据时，考虑到了每一个通孔的面积以及各个通孔的面积之和。因此，确定的通孔数量较为精准。
7、在本发明实施例中，每一个通孔的外侧切线与第二部分焊盘中相邻的边缘具有设定的距离。以便在通孔在聚集锡膏时，降低第二部分焊盘的边缘出现破损的概率。
8、在本发明实施例中，焊盘通过铝合金材料制成。由于铝合金具有易加工、耐久性高、质量轻等优点，因此焊盘的适用性强。
9、在本发明实施例中，通过在制备的焊盘中设置第一部分焊盘和第二部分焊盘，并在第二部分焊盘上设置通孔。然后将设置的第一部分焊盘与制备的MOS管本体的底面相连，且设置第二部分焊盘的第一端与MOS管本体的第一端具有设定的距离。通过上述可知，由于第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
10、在本发明实施例中，通过在焊盘中设置第一部分焊盘第二部分焊盘，并在第二部分焊盘上设置有通孔。然后将第一部分焊盘与MOS管本体的底面相连，且设置第二部分焊盘的第一端与述MOS管本体的第一端具有设定的距离。然后当利用焊盘通过锡膏焊接的方式与电路板连接时，通过第二部分焊盘上设置的各个通孔聚集锡膏。通过上述可知，第二部分焊盘中设置的各个通孔在焊盘中形成低洼区，当焊盘通过锡膏焊接的方式与电路板连接时，各个通孔聚集锡膏，通过聚集的锡膏可以增加焊接时的爬锡力。因此本发明提供的实施例可以提高焊接的稳定性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (5)

1.一种功率MOS管，其特征在于，包括：MOS管本体和焊盘；
所述焊盘包括第一部分焊盘和第二部分焊盘；所述第二部分焊盘上设置有至少一个通孔；
所述第一部分焊盘与所述MOS管本体的底面相连，所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；
所述焊盘，通过锡膏焊接的方式与外部的电路板连接时，通过所述第二部分焊盘上设置的各个所述通孔聚集锡膏；
所述MOS管本体，包括：漏极引脚、源极引脚、栅极引脚；
所述漏极引脚、所述源极引脚以及所述栅极引脚分别位于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘相连的端面；
所述第一部分焊盘通过嵌入方式或通过黏贴方式与所述MOS管本体的底面相连，且所述第一部分焊盘的底面与所述MOS管本体的底面处于同一水平面上；
所述第二部分焊盘中的各个所述通孔的面积之和满足第一公式；
所述第一公式包括：
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
2.根据权利要求1所述的功率MOS管，其特征在于，
当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足第二公式；
所述第二公式包括：
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
3.根据权利要求1至2任一所述的功率MOS管，其特征在于，
每一个所述通孔的外侧切线与所述第二部分焊盘中相邻的边缘具有设定的距离；
所述焊盘通过铝合金材料制成。
4.一种功率MOS管的制造方法，其特征在于，包括：
制备MOS管本体和焊盘；
在所述焊盘中设置第一部分焊盘和第二部分焊盘；
在所述第二部分焊盘上设置至少一个通孔；
将所述第一部分焊盘与所述MOS管本体的底面相连，且设置所述第二部分焊盘的第一端与所述MOS管本体的第一端具有设定的距离；
所述制备MOS管本体和焊盘，包括：
将漏极引脚、源极引脚以及栅极引脚分别安装于所述MOS管本体中的第二端面上，其中，所述第二端面为未与所述第一部分焊盘相连的端面；
所述将所述第一部分焊盘与所述MOS管本体的底面相连，包括：
将所述第一部分焊盘通过嵌入方式或通过黏贴方式与所述MOS管本体的底面相连，且所述第一部分焊盘的底面与所述MOS管本体的底面处于同一水平面上；
所述在所述第二部分焊盘上设置至少一个通孔，包括：
所述第二部分焊盘中的各个所述通孔的面积之和满足第一公式；
所述第一公式包括：
其中，所述C表征各个所述通孔的面积之和；所述P表征预先设定的焊接时焊盘承受的压力；所述A表征设定的所述焊盘的总面积；所述τ表征预设设定的焊接强度；所述δ表征焊盘的焊接系数。
5.根据权利要求4所述的方法，其特征在于，
所述在所述第二部分焊盘上设置至少一个通孔，包括：
当各个所述通孔对应的面积均相同时，所述第二部分焊盘上设置通孔的数量满足第二公式；
所述第二公式包括：
其中，所述t表征设置通孔的数量；所述C表征各个所述通孔的面积之和；所述S表征所述通孔对应的面积。
CN201710431526.9A 2017-06-09 2017-06-09 一种功率mos管及其制造方法、使用方法 Active CN107275405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710431526.9A CN107275405B (zh) 2017-06-09 2017-06-09 一种功率mos管及其制造方法、使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710431526.9A CN107275405B (zh) 2017-06-09 2017-06-09 一种功率mos管及其制造方法、使用方法

Publications (2)

Publication Number Publication Date
CN107275405A CN107275405A (zh) 2017-10-20
CN107275405B true CN107275405B (zh) 2019-10-01

Family

ID=60066026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710431526.9A Active CN107275405B (zh) 2017-06-09 2017-06-09 一种功率mos管及其制造方法、使用方法

Country Status (1)

Country Link
CN (1) CN107275405B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545439A (zh) * 2013-10-09 2014-01-29 厦门吉瓦特照明科技有限公司 一种倒装结构led cob光源散热基板装置
CN203733783U (zh) * 2014-02-19 2014-07-23 无锡新洁能股份有限公司 一种引线框架
CN106298705A (zh) * 2016-10-14 2017-01-04 郑州云海信息技术有限公司 一种功率mos管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545439A (zh) * 2013-10-09 2014-01-29 厦门吉瓦特照明科技有限公司 一种倒装结构led cob光源散热基板装置
CN203733783U (zh) * 2014-02-19 2014-07-23 无锡新洁能股份有限公司 一种引线框架
CN106298705A (zh) * 2016-10-14 2017-01-04 郑州云海信息技术有限公司 一种功率mos管及其制造方法

Also Published As

Publication number Publication date
CN107275405A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN101426344B (zh) 回流温度曲线设定方法及其装置
CN102927903B (zh) Smt的pcb板的检验方法及装置
CN107275405B (zh) 一种功率mos管及其制造方法、使用方法
CN103582324B (zh) 一种电路板的压合填胶方法及设备
CN109451663A (zh) 应用于通孔回流焊接的参数分析方法与分析系统
CN116579207A (zh) 焊点焊后残余应力预测与优化的变可信度模型确定方法
CN205213160U (zh) 一种pcb与fpc的贴装治具
CN102291276B (zh) 网络系统中心跳信息的调整方法和系统
Abdul Aziz et al. Finite volume-based simulation of the wave soldering process: influence of the conveyor angle on pin-through-hole capillary flow
CN105490573A (zh) 柔性直流输电系统串联子模块静态均压电阻设计方法
US11552829B2 (en) Method and system for adjusting line width and line gap of differential signal pair
CN209170736U (zh) 一种器件埋入式刚挠结合线路板
CN203930801U (zh) 热测试治具
CN204031574U (zh) 一种具有铜基的印刷电路板
Durairaj et al. Solder paste characterisation: towards the development of quality control (QC) tool
JP2006190264A (ja) 半導体集積回路のシミュレーション方法
CN105307384A (zh) 一种提高集成芯片散热能力的方法
CN207339684U (zh) 一种脉宽调制器及脉冲电源
CN207410602U (zh) 一种微小焊盘的万用实验电路板专用钢网专用钢网
CN206563159U (zh) 一种固定摄像头的结构
CN109298320A (zh) Bga封装的产品的检测方法、装置、设备及存储介质
CN106255352B (zh) 一种pcb板铺设方法、系统及pcb板
CN103929898A (zh) 一种超厚铜层的印刷电路板的制作方法
CN203368961U (zh) 一种smt桥接结构
CN106134529B (zh) 一种扁平陶瓷封装集成电路器件的装联方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant