CN107210983B - 一种用于减轻交流耦合链路上基线漂移的方法和装置 - Google Patents
一种用于减轻交流耦合链路上基线漂移的方法和装置 Download PDFInfo
- Publication number
- CN107210983B CN107210983B CN201580074119.6A CN201580074119A CN107210983B CN 107210983 B CN107210983 B CN 107210983B CN 201580074119 A CN201580074119 A CN 201580074119A CN 107210983 B CN107210983 B CN 107210983B
- Authority
- CN
- China
- Prior art keywords
- coupled
- circuit
- voltage
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000010168 coupling process Methods 0.000 title claims description 54
- 238000005859 coupling reaction Methods 0.000 title claims description 54
- 230000008878 coupling Effects 0.000 title claims description 50
- 239000003990 capacitor Substances 0.000 claims abstract description 99
- 238000005070 sampling Methods 0.000 claims abstract description 73
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 230000001360 synchronised effect Effects 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 3
- 230000000116 mitigating effect Effects 0.000 abstract description 20
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241001089723 Metaphycus omega Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
提供了一种用于减轻交流耦合传输线上基线漂移的方法和装置。一种装置包括:输入节点、输出节点、采样电路和电平转换输出电路。所述输入和输出节点将所述装置与传输线的高通滤波器并行耦合。所述采样电路对所述输入节点上的输入电压进行采样。所述电平转换输出电路将所述输入电压的电平转换版本传递至所述输出节点。所述装置可以包括第一对同步开关、第二对同步开关,以及所述第一和第二对同步开关之间的采样电容器。当禁止所述两对开关同时闭合时,周期性驱动这些开关。所述采样电容器在所述第一对开关闭合后耦合在信号输入端和参考节点之间,并在所述第二对开关闭合后耦合在偏置电压和信号输出端之间。
Description
相关申请案交叉申请
本申请要求于2015年1月23日递交的、发明名称为“一种用于减轻交流耦合链路上基线漂移的方法和装置”的第14/603,605号美国专利申请案的在先申请优先权,该在先申请的内容以引入的方式并入本文。
技术领域
本技术涉及电子电路领域,尤其涉及用于减轻与交流耦合数据通信链路,例如高速串行链路,相关的基线漂移的电路和方法。
背景技术
交流耦合数据通信链路在诸如需要一种为发送和接收电路容纳不同直流偏置或共模电压的能力的应用中是有用的。实现交流耦合链路的常见方法是沿着发送和接收电路之间的传输线路径设置串联的交流耦合电容器,也称为直流阻塞电容器,以用作高通滤波器。
然而,这种交流耦合数据链路可能容易受到直流或基线漂移现象的影响。例如,当交流耦合链路上传输数量明显不平衡的二进制“1”和“0”时,交流耦合电容器的接收器侧可能出现电压下降。这类信号包括被交流耦合电容器阻挡的较大低频或直流分量。电压下降可能随时间进行累积,并影响接收信号的垂直边缘余量,并因此影响链路余量。
例如,Gangasani等人2014年在《IEEE固态电路杂志》上发表的论文“具有32nm的SOI CMOS技术中片上交流耦合和低延时CDR的32Gb/s背板收发器”描述了片上交流耦合电容器的使用,以消除与在板交流耦合电容器相关的阻抗不连续性和信号质量下降。然而,这种片上电容器的小尺寸被认为是基线漂移的潜在源,其中长时间的“1”或“0”可在交流耦合电容器之后使接收信号的低频分量发生瞬态偏移,这会降低接收器的灵敏度。
在文献中已经提出了用于减轻直流漂移的各种解决方案。例如,上述提及的Gangasani等人的论文中描述了诸如“判决反馈恢复”和“被动前馈恢复”等若干解决方案。然而,这些和其他解决方案可能需要较大的电阻或电容滤波器部件、相对高的电路复杂性以及性能限制和权衡等。
因此,需要一种用于减轻交流耦合链路上直流漂移的电路装置,该装置不受现有技术的一个或多个限制。
提供该背景信息以揭示申请人相信的信息与本技术具有可能的相关性。不必承认也不应认为任何前述信息构成针对本技术的现有技术。
发明内容
本技术的目的是提供一种用于减轻与交流耦合链路相关的基线漂移的装置和方法。根据本技术的一个方面,提供了一种电子电路装置,包括:第一对同步开关、第二对同步开关,以及耦合在所述两对开关之间的采样电容器电路。所述第一对开关用于交替打开和闭合,以响应第一时钟信号变化,而所述第二对开关用于交替打开和闭合,以响应第二时钟信号变化。可以禁止第一对同步开关与第二对同步开关同时闭合。所述采样电容器电路用于在所述第一对开关闭合后耦合在信号输入端和参考节点之间。此外,所述采样电容器电路用于在所述第二对开关闭合后耦合在偏置电压的源极和信号输出端之间。
根据本技术的另一方面,提供了一种电子电路装置,包括输入节点、输出节点、采样电路和电平转换输出电路。所述装置可以连接到交流耦合数据传输线,并且可以用于减轻与所述交流耦合数据传输线相关的基线漂移。所述输入节点和所述输出节点将所述装置与所述交流耦合传输线的高通滤波器并行耦合,使得所述输入节点耦合到所述高通滤波器的信号输入侧,所述输出节点耦合到所述高通滤波器的信号输出侧。所述采样电路用于对所述输入节点上的输入电压进行采样。所述电平转换输出电路用于从所述采样电路接收采样输入电压,并且在所述输出节点上生成并传递输出电压,例如,以通用的前馈方式,使得所述输出电压对应于所述输入电压的电平转换版本。
根据本技术的再一方面,提供了一种用于促进跨越交流耦合数据链路的高通滤波器的信号耦合的方法。所述方法可以用于,例如,减轻与交流耦合数据链路相关的基线漂移。所述交流耦合数据链路包括将所述交流耦合链路的接收器部分与所述交流耦合链路的发送器部分分离的高通滤波器。所述方法包括:采用第一电路部分对所述发送器部分的输入电压进行采样。所述方法还包括:采用操作性地耦合到所述第一电路部分的第二电路部分,传递所述接收器部分的输出电压,使得所述输出电压对应于所述输入电压的电平转换版本。
根据本技术的再一方面,提供了一种用于通过交流耦合数据传输线操作性地耦合到附加电路的集成电路装置。所述集成电路包括具有输入节点、输出节点、采样电路和电平转换输出电路的电路。在各种实施例中,所述电路可以称为基线漂移减轻电路。所述输入节点和所述输出节点将所述装置与所述交流耦合传输线的高通滤波器并行耦合,使得所述输入节点耦合到所述高通滤波器的信号输入侧,所述输出节点耦合到所述高通滤波器的信号输出侧。所述采样电路用于对所述输入节点上的输入电压进行采样。所述电平转换输出电路用于从所述采样电路接收采样输入电压,并且在所述输出节点上生成并传递输出电压,使得所述输出电压对应于所述输入电压的电平转换版本。
附图说明
进一步地,通过阅读以下结合附图所作的详细描述将容易了解本技术的特征和优势,附图中:
图1示出了本发明实施例提供的一种电子电路装置;
图2示出了本发明其他实施例提供的一种电子电路装置;
图3A示出了本发明实施例提供的一种电子电路装置的工作的各个方面;
图3B示出了本发明实施例提供的一种电子电路装置的工作的各个方面;
图3C示出了本发明实施例提供的一种电子电路装置的工作的各个方面;
图4示出了本发明其它实施例提供的一种用于促进跨越交流耦合数据链路的高通滤波器的信号耦合的方法,例如,用于减轻与交流耦合数据链路相关的基线漂移;
图5示出了一种描述本发明示例实施例性能的频率响应曲线;
图6A示出了描述本发明示例实施例性能的眼图;
图6B示出了描述本发明示例实施例性能的眼图;
图7示出了本发明实施例提供的一种包括电路的差分对传输线;
图8示出了本发明实施例提供的一种包括电子电路的集成电路。
需要注意的是,在所有附图中,相同的特征由相同的标号识别。
具体实施方式
定义
如此处使用,术语“开关”是指可从功能角度控制交替完成或断开电子电路的电子部件。合适的开关可以包括诸如基于晶体管开关的固态开关,例如,由通过施加合适栅极电压而切换的FET晶体管所实现的开关。本领域技术人员容易理解的是微机电系统(micro-electro-mechanical system,简称MEMS)开关等。虽然此处示意图为了方便可以用传统机械符号表示开关,但是这不应被理解为限制开关在使用中的类型或功能细节。此外,“打开开关”和“闭合开关”的概念可以分别表示基本上导电和基本上非导电操作的概念,而不是必须表示物理打开和闭合。实际上,在典型实现中,期望在合适频率范围,例如兆赫兹范围中工作的开关是固态开关。
如此处使用,术语“大约”是指与标称值相差+/–10%的变化。需要理解的是,这种变化总是包括在此处提供的给定值中,无论是否具体提及。
除非另有定义,否则此处所使用的所有技术和科学术语的含义与本技术所属领域的普通技术人员通常理解的相同。
本技术提供了一种可用于各种应用的电路和相关方法,例如,采用电平转换前馈电路减轻与串行数据传输链路等交流耦合数据链路相关的基线漂移。交流耦合链路包含将链路的信号输入侧与信号输出侧分离的高通滤波器,例如交流耦合电容器。电路与高通滤波器并行工作,并且以对应的方式对信号输入侧进行采样或以其它方式进行监控,并对信号输出侧进行操控。
交流耦合数据链路可以用于在芯片、模块、背板等之间高速地传递串行数据。这类数据链路可以,例如在25Gb/秒到32Gb/秒的范围内工作,并且可以用于集成各种电子设备的部件,包括但不限于无线收发器和高速通信设备等。
图1示意性地示出了本发明实施例提供的一种电路120。交流耦合数据传输线100,可以是作为差分对而工作的两个传输线部件中的一个,由交流耦合电容器105连接到数据接收器110。交流耦合电容器105是高通滤波器的一个示例,尽管可以设想使用其它类型的滤波器。电路120与交流耦合电容器105并联耦合,使得输入节点125耦合到交流耦合电容器105的信号输入侧,输出节点130耦合到交流耦合电容器105的信号输出侧。如图所示,信号输出侧与信号输入侧相对,进一步地,在接收器110的同一侧。
电路120包括采样电路135,用于对输入节点125上的输入信号进行采样或以其他方式进行监控或感应。电路120还包括电平转换输出电路140,耦合到采样电路,用于从采样电路接收采样输入电压,并且在输出节点上生成并传递输出信号,其中,输出信号对应于输入信号的电平转换版本。在各种实施例中,输入信号和输出信号可以是电压,电平转换可以对应于:通过将输出电压与预定电压进行串联,将预定电压添加到输出电压。在一些实施例中,采样电路135和电平转换输出电路140通常共享一个或多个部件。例如,采样电容器或其它电荷存储设备可以是采样电路和电平转换输出电路的一部分,以便将电荷从一个电路传送到另一个电路,从而使用采样输入电压来调整输出电压。
在一些实施例中,电平转换输出电路从采样电路接收所采样的输入电压可以包括:例如,通过开关的临时闭合,将采样电容器或其他电荷存储设备的两个端子耦合到电平转换输出电路的一部分上。因此,由采样电容器或其他电荷存储设备保持的采样输入电压经由所述两个端子提供给电平转换输出电路。例如,采样电容器的第一端子可以耦合到偏置电压的源极,第二端子可以耦合到电平转换输出电路的输出端,从而使得电平转换输出电路接收采样输入电压,作为在偏置电压的源极和电平转换输出电路的输出端之间引入的串联电压。
本发明的各种实施例包括包含偏置电压的源极的开关电容器电路。当电路耦合到信号输出侧时,偏置电压可切换地与开关电容器电路的采样电容器串联耦合。此外,当对信号输入侧进行采样时,偏置电压与电路解耦。这使得在保持信号输入侧基本不受影响的同时,可以在信号输出侧调整偏置电压。随后,可将偏置电压设置为,例如,与接收器110的最优性能相对应的电平。
在各种实施例中,例如经由采样电路或开关电容器电路对数据传输线上的输入信号进行采样,将输入信号的电平转换版本传递到电路输出端。特别地,该信号可以通过电平转换到传输线接收器前端的共模。这种与交流耦合电容器并联的采样和电平转换信号的传递可以有助于减轻基线漂移。
相反,可以认为与交流耦合电容器并联且无电平转换的传统前馈电阻器可能在接收器处导致不可接受和/或不可控的共模电压。在多种实现中,可能不建议在没有在电容器的另一侧上独立地设置共模电压的电路的情况下跨越交流耦合电容器设置这类电阻器。
图2示意性地示出了本发明一些实施例提供的一种电路。电路包括第一对同步开关225,用于交替打开和闭合,以响应第一时钟信号变化230,以及第二对同步开关235,用于交替打开和闭合,以响应第二时钟信号变化240。第一时钟信号变化和第二时钟信号变化可以,例如,由不同的非重叠时钟通过从公共时钟或其他周期信号得到的信号或者通过其他合适设备或方法生成。电路和/或时钟信号源可以被配置使得禁止第一对同步开关与第二对同步开关同时闭合。例如,两对开关的配置可以是:两对开关均打开,或其中一对开关闭合,另一对开关打开,而不是两对开关均闭合。两对开关的同步是指一对开关中各开关基本上在相同时间打开和闭合。需要注意的是,可能不需要完全同步来实现所有情况下的适当功能。例如,在一些实施例中,该对开关中每个开关可以在不同时间打开和闭合,只要第一对开关中两个开关都在第二对开关中任意一个开关闭合之前打开。
在各种实施例中,开关可以用于交替打开和闭合,以响应如下时钟信号变化。开关可以包括三个电端子,包括控制端子和两个操作端子,并且可以用于:在第一信号状态呈现给控制端子时打开,在第二信号状态呈现给控制端子时闭合。打开的开关对应于操作端子之间的较低电导率,而闭合的开关对应于操作端子之间的较高电导率。示例开关为FET,栅极对应于控制端子,源极和漏极对应于操作端子。可以提供称为时钟的振荡电路,该振荡电路生成周期性变化时钟信号,也就是说,在至少两种状态之间交替的电信号。时钟信号可以直接地或通过中间电路操作性地耦合到开关控制端子,使得呈现给开关控制端子的信号随着时钟信号而变化。当控制端子上的信号在第一信号状态和第二信号状态之间交替变化时,开关相应地打开和闭合。对于一对开关,可以通过将两个开关的输入端子耦合到相同的时钟信号来进行同步,使得该对开关中的两个开关均同时打开和闭合。
在各种实施例中,使用一对同步开关使得通过将诸如电容器的两个端子等电路部分的端子交替地耦合到两个其他电路,将该电路部分在这些电路之间共享,例如,采用周期性的方式。两个电路之间的电路部分可以携带信息,例如,以存储在电容器中电荷的形式。此外,由于电路部分的两个端子均耦合到开关,所以除了电路部分携带的信息之外,两个电路基本上可以彼此隔离。这样,包括诸如电容器等信息存储部件的电路部分可以用于接收和存储来自第一电路的信息,从第一电路完全解耦,并耦合到第二电路,从而将存储信息传递到第二电路。
现请继续参考图2,电路还包括采样电容器电路250,用于:在第一对开关225闭合后耦合在信号输入端255和参考节点260之间。采样电容器电路250进一步用于:在第二对开关235闭合后耦合在偏置电压的源极265和信号输出端270之间。
在各种实施例中,诸如采样电容器电路等电路可以用于按以下方式耦合在第一节点和第二节点之间。电路包括第一端子和第二端子,其中,第一端子电连接到第一开关的第一操作端子,第二端子电连接到第二开关的第一操作端子。进一步地,第一开关的第二操作端子电连接到第一节点,第二开关的第二操作端子电连接到第二节点。这样,在第一开关和第二开关均闭合后,在第一节点和电路的第一端子之间以及在电路的第二端子和第二节点之间建立串联电连接。这可能潜在地导致电流经由电路在第一节点和第二节点之间流动。因此,认为电路通过电方式位于第一节点和第二节点之间。电路可以用于通过操作在合适的端子上连接到电路的不同两对开关耦合在不同的两对节点之间。
如图所示,该电路可以,在工作中,与交流耦合电容器205并行耦合,交流耦合电容器205也连接在信号输入端255和信号输出端270之间。交流耦合电容器205可以与交流耦合数据传输线相关。该电路还可以通过电路的信号输出端270耦合到接收器210。
由此,在第一对开关225闭合后,采样电容器电路的第一侧临时耦合到信号输入端255,采样电容器的第二侧临时耦合到参考节点260。根据传输线,参考节点260可以对应于交流地或传输线端接电阻器对的中心抽头等。因此,在一些实施例中,采样电容器电路可以用于对输入电压进行采样,作为信号输入与交流地或差分传输线端接电阻器对的中心抽头之间的电压差。电荷可以在第一对开关225的闭合期间流入采样电容器电路250。随后,在第一对开关225打开以及第二对开关235闭合后,采样电容器的第一侧临时耦合到连接到接收器210的信号输出端270,采样电容器的第二侧临时耦合到偏置电压的源极265。电荷可以在第二对开关235闭合期间从采样电容器250流动。此外,相对于此时的接地,信号输出端270上呈现的电压基本上对应于跨越采样电容器250而向偏置电压的源极265呈现的电压所添加的电压。
在一些实施例中,本领域技术人员容易理解的是,图2中所示的电路提供的电荷迁移在某些方面与开关电容器电阻器相当。然而,与传统开关电容器电阻器相比,输出电压的偏移大小为偏置电压的源极265提供的量。这可以通过在电容器的两个端子处而不是仅在一个端子处提供开关来实现。电压的偏移量通常是直流电压或缓慢变化电压,因此,被交流耦合电容器205阻挡。进一步地,由于开关的工作,例如,通过非重叠时钟,偏置电压的源极265从信号输入端255分开。
在各种实施例中,用于驱动开关的一个或多个参考时钟相对于时钟频率是可编程的。在一些实施例中,参考时钟频率设置为在大约1MHz和10MHz之间的值。进一步地,交流耦合电容器的尺寸可以为大约1pF,或者为例如大约0.5pF和大约2pF之间的另一个值。进一步地,采样电容器的尺寸可以比交流耦合电容器的尺寸小得多,例如,在大约5fF和10fF之间。至于片上交流耦合电容器,可以使电容尽可能的大,从而结合当前技术提供大约1pF的实际上限,尽管该值不旨在限制本技术。采样电容器和潜在地此处所述的整个基线漂移减轻电路或至少这两者中的重要部分也可以在芯片上实现。
在一些实施例中,当作为开关电容器电阻器时,开关电容器电路的等效电阻为R=V/I=1/(Cs*f),其中,Cs为采样电容器的电容,f为时钟驱动开关的频率。在进一步的实施例中,可以选择值Cs和f,使得等效电阻R是大于大约10MΩ。也就是说,1/(Cs*f)>10MΩ。例如,当Cs=10fF,时钟频率f可以设置为10MHz。也可以实现Cs和f的其他组合。在一些实施例中,期望为Cs使用较小的值。然而,在其他实施例中,可以与更低时钟频率一起使用Cs的更大值。
在各种实施例中,偏置电压可以被配置为将传输线接收器看到的共模电压设置为期望的量。例如,可以设置偏置电压,从而在接收器处呈现最优偏置电压。在一个实施例中,该最优偏置电压为大约0.7伏特。然而,需要理解的是,合适的偏置电压可以是与接收器相关的。由接收器看到的期望共模电压可以取决于使用中的接收器的设计,并且可以被选择,以便影响接收器在期望区域中例如远离饱和区域而工作,在具有足够的增益和噪声抑制特性以及期望共模抑制特性的线性响应区域中工作等。
此外,需要注意的是,在各种实施例中,偏置电压电平有效地从交流耦合传输线的输入侧解耦,使得例如可以独立于偏置电压电平建立传输线上提供信号的发送器的共模电压。
图3A至图3C示出了本发明实施例提供的一种电路的工作。非重叠时钟信号330和340分别驱动第一对开关325和第二对开关335。在本示例中,开关是电平触发的且闭合的,以响应相应时钟信号的“高”电平。如图所示,非零保护时间间隔382可以将第一时钟信号的下降沿与第二时钟信号的后续上升沿分离,类似地,非零保护时间间隔384可以将第二时钟信号的下降沿与第一时钟信号的后续上升沿分离。图3A示出了在第一时间t(1)386,第一对开关325的闭合与第二对开关335的打开同时进行。图3B示出了在属于保护时间间隔的第二时间t(2)388,第一对开关325和第二对开关335均打开。图3C示出了在第三时间t(3)390,第一对开关325的打开与第二对开关335的闭合同时进行。
或者,第一和第二对开关可由不同类型的时钟信号驱动,例如,适用于以期望的方式驱动两对开关的单个时钟信号。例如,可以实现单个三角时钟信号,使得仅在时钟信号电平上升到高于上阈值电平时第一对开关才闭合,仅在时钟信号电平下降到低于独立于上阈值电平的下阈值电平时第二对开关才闭合。又例如,边沿触发时钟可以用于在时钟上升沿时触发第一对开关的闭合达到设定时间,在时钟下降沿时触发第二对开关的闭合达到设定时间,其中,设定时间小于时钟脉冲宽度。
在各种实施例中,如上所述,非重叠时钟是提供保护时间间隔的,例如,间隔382和384,在此期间,在第一和第二对同步开关在第一和第二对同步开关中的一对开关打开后、在第一和第二对同步开关中的另一对开关闭合之前保持打开。
在一些实施例中,当第一对开关和第二对开关分别用于交替打开和闭合,以响应第一和第二时钟信号变化时,第一和第二时钟信号变化可以协同用于提供保护时间间隔,例如,如本文别处所述,通过将第一和第二时钟信号配置为非重叠时钟信号。在一些实施例中,例如,通过从公共主时钟信号得到两个时钟信号,可以协同地配置两个时钟信号,使得两个时钟信号在基本上相同的时钟频率上工作,且相对于彼此处于基本固定的相位偏移。在一些实施例中,通过不同于公共主时钟信号得到两个时钟信号中每一个时钟信号,可以将两个时钟信号协同地配置为非重叠时钟信号。
图4示出了本发明实施例提供的一种用于促进跨越交流耦合数据链路的高通滤波器的信号耦合的方法,例如,用于减轻与交流耦合数据链路相关的基线漂移。交流耦合数据链路包括将交流耦合链路的接收器部分与交流耦合链路的发送器部分分离的高通滤波器。该方法包括:使用第一电路部分,对发送器部分的输入信号进行监控或采样(410)。采样可以包括,例如,可切换地将采样电容器耦合到交流耦合链路的发送器部分,从而从交流耦合链路收集并储存电荷。该方法包括:采用操作性地耦合到第一电路部分的第二电路部分,传递接收器部分的输出信号,其中,输出信号对应于输入信号的电平转换版本(420)。传递输出信号可以包括,例如,可切换地将采样电容器的一侧耦合到交流耦合链路的接收器部分的同时,将采样电容器的另一侧耦合到参考电压电平,以便提供电平转换。在各种实施例中,输入信号和输出信号可以分别为输入电压和输出电压。在一些实施例中,输出电压至少部分地通过将电荷传送至采样电容器以及从采样电容器传送电荷而与输入电压相关。采样电容器的可切换地耦合到如上所述的其他电路部分可以包括:形成与一个或多个开关,例如CMOS开关的临时闭合相对应的临时耦合。这类开关可以由合适的时钟信号来驱动,以便在时钟信号变化时再次打开开关,从而提供临时闭合,这可以由于持续时钟信号变化而周期性地重复。
现将结合具体示例描述该技术。需要理解的是,以下示例旨在描述该技术的实施例,并不旨在以任何方式限制本技术。
图5示出了本发明示例实施例提供的一种采用电平转换开关电容器电路的频率响应曲线500。频率响应曲线500与替代电路而不是电平转换开关电容器电路的频率响应曲线510进行比较,该替代电路包括1MΩ的电阻。在本示例中使用的电平转换电容器电路是例如在图2中描述的,且还由以下参数进行指定。开关频率为10MHz,采样电容为10fF,交流耦合电容为700fF,偏置电压为0.7V。如上所述,频率响应曲线510切断低于大约250kHz的频率,而频率响应曲线500经过了显著低于该截止处的频率,并有可能降低到直流。
图6A示出了本发明示例实施例提供的一对描述性能的眼图。使用伪随机二进制数列(pseudorandom binary sequence,简称PRBS)31和4微秒仿真时间,提供了25GB/s的传输线信号。因此,眼图中数据位数量可以是大约4微秒/单位间隔,其中,25Gb/s的单位间隔为40微微秒。底部眼图620示出了当采用具有10MHz时钟的电平转换开关电容器电路时的系统性能。顶部眼图610示出了替代电路而不是电平转换开关电容器电路的系统性能,该替代电路包括1MΩ的电阻器。输入摆幅为150mV。如图所示,顶部眼图610示出了大约9.35mV的垂直噪声,而底部眼图620示出了大约2.04mV的垂直噪声。在本示例中使用的电平转换电容器电路是例如在图2中描述的,且还由以下参数进行指定。开关频率为10MHz,采样电容为10fF,交流耦合电容为700fF,偏置电压为0.7V。
图6B示出了本发明示例实施例提供的一对描述性能的眼图。使用伪随机二进制数列(pseudorandom binary sequence,简称PRBS)31和8微秒仿真时间,提供了2.5GB/s的传输线信号。底部眼图640示出了当采用具有10MHz时钟的电平转换开关电容器电路时的系统性能。顶部眼图630示出了替代电路而不是电平转换开关电容器电路的系统性能,该替代电路包括1MΩ的电阻器。输入摆幅为150mV。如图所示,顶部眼图630示出了大约40mV的垂直噪声,而底部眼图640示出了大约9.3mV的垂直噪声。在本示例中使用的电平转换电容器电路是例如在图2中描述的,且还由以下参数进行指定。开关频率为10MHz,采样电容为10fF,交流耦合电容为700fF,偏置电压为0.7V。
图7示出了本发明实施例提供的一种包括减轻基线漂移的差分对传输线。本领域的技术人员容易理解的是,发送器700发送数据信号作为差分对,也就是说,经由在两个信号线705和710上传送的互补信号。信号线705和710经由交流耦合电容器707和712分别交流耦合到差分接收器720。一对传输线终端电阻器725和727例如为50Ω的电阻器。
如上所述,第一基线漂移减轻电路740跨越第一交流耦合电容器707进行耦合,第二基线漂移减轻电路770跨越第二交流耦合电容器712进行耦合。基线漂移减轻电路740和770连接到位于两个终端电阻器725和727的耦合点或中心抽头的共同参考节点728。基线漂移减轻电路740和770还连接到偏置电压的公共源极730。
图8示出了本发明实施例提供的一种包括用于减轻基线漂移的电子电路的集成电路810。可以在单个微芯片封装或潜在地以预封装形式提供集成电路810,作为包括多个集成电路的半导体管芯或晶片。集成电路操作性地耦合到此处作为差分传输线而示出的传输线815,该传输线可以在远端耦合到发送器电路805,所述发送器电路805与所述传输线可能处于同一个印刷电路板800上,也可能出于所述印刷电路板800外。集成电路810包括一个或多个片上交流耦合电容器820和825,用于减轻基线漂移的一个或多个电路830和835跨越该片上交流耦合电容器820和825相连。这类电路如此处本文别处所述。尽管示出了用于减轻基线漂移的两个交流耦合电容器和电路,但在一些实施例中,如果使用了单端传输线,则可以仅包括单个交流耦合电容器和电路,用于减轻基线漂移。集成电路可以包括各种其他功能,包括信号接收、处理,以及如本领域的技术人员容易理解的各种其它操作。可以在集成电路内部或集成电路外部生成用于控制电路中包含的、用于减轻基线漂移的同步开关对的时钟信号。还可以提供集成电路的离散部件版本。例如,在一个替代实施例中,可以在芯片外提供交流耦合电容器820和825。
需要说明的是,可以采用各种方式调整此处所述的电路。例如,采样电容器电路可以包括单个电容器或多个电容器的网络。又例如,可以串联多个采样电容器电路,以时钟驱动开关将每个采样电容器耦合到下一个采样电容器,以便经由一系列步骤将电荷从输入端传递到输出端。再例如,分离的开关,例如,连接在采样电容器的公共侧的两个开关,可以集成到单刀双掷开关,该单刀双掷开关可以用于在切换事件之间引入保护时间。
尽管已经参考本发明的特定特征和实施例描述了本发明,但是明显在不脱离本发明的情况下可以制定本发明的各种修改和组合。因此,说明书和附图仅仅被视为由所附权利要求书界定的本技术的说明,并且预期涵盖落于本发明的范围内的任何和所有修改、变体、组合或等效物。
Claims (16)
1.一种电子电路装置,其特征在于,包括:
第一对同步开关,用于交替打开和闭合,以响应第一时钟信号变化,从而对所述电子电路装置的输入电压进行采样;
第二对同步开关,用于交替打开和闭合,以响应第二时钟信号变化,其中,禁止所述第一对同步开关与所述第二对同步开关同时闭合,从而将输出电压传输到所述电子电路装置的信号输出端,其中,所述输出电压对应于所述输入电压的电平转换版本;
采样电容器电路,用于:在所述第一对开关闭合后耦合在信号输入端和参考节点之间,且所述采样电容器电路用于:在所述第二对开关闭合后耦合在所述电子电路装置的偏置电压的源极和所述信号输出端之间。
2.根据权利要求1所述的电子电路装置,其特征在于,所述电子电路装置用于跨越交流耦合传输线相关的高通滤波器而耦合,所述电子电路可用以减轻交流耦合传输线的基线漂移。
3.根据权利要求2所述的电子电路装置,其特征在于,所述偏置电压的源极用于提供共模电压,所述共模电压被选择用于提高操作性地耦合到交流耦合传输线的接收器的性能。
4.根据权利要求1所述的电子电路装置,其特征在于,所述第一时钟信号变化和所述第二时钟信号变化协同用于提供保护时间间隔,在所述保护时间间隔中,所述第一和第二对同步开关均在所述第一和第二对同步开关中的一对同步开关打开后保持打开,所述第一和第二对同步开关均在所述第一和第二对同步开关中的另一对同步开关闭合之前保持打开。
5.根据权利要求1所述的电子电路装置,其特征在于,所述第一时钟信号变化和第二时钟信号变化是从共同时钟信号或单独时钟信号得到的。
6.一种与交流耦合数据传输线相关的电子电路装置,其特征在于,包括:
输入节点和输出节点,用于将所述装置与交流耦合传输线的高通滤波器并行耦合,其中,所述输入节点耦合到所述高通滤波器的信号输入侧,所述输出节点耦合到所述高通滤波器的信号输出侧;
采样电路,用于对所述输入节点上的输入电压进行采样,其中,所述采样电路包括采样电容器,在第一时间间隔可切换地耦合到所述输入节点,在独立于所述第一时间间隔的第二时间间隔可切换地耦合到所述输出节点;
电平转换输出电路,用于从所述采样电路接收所述采样输入电压,以及在所述输出节点上生成并传递输出电压,其中,所述输出电压对应于所述输入电压的电平转换版本,其中,所述电平转换输出电路包括所述采样电容器,在所述采样电容器电路耦合到所述输出节点后,与偏置电压的源极可切换地耦合串联。
7.根据权利要求6所述的电子电路装置,其特征在于,所述采样电路用于对参考电压相对的输入节点上的输入电压进行采样。
8.根据权利要求6所述的电子电路装置,其特征在于,所述采样电路用于对所述输入电压进行采样,作为所述输入节点和差分传输线端接电阻器对的交流地或中心抽头之间的电压差。
9.根据权利要求6所述的电子电路装置,其特征在于,所述电子电路装置设置在用于通过交流耦合数据传输线操作性地耦合到附加电路的集成电路装置内。
10.根据权利要求9所述的电子电路装置,其特征在于,所述高通滤波器是所述集成电路装置内置的电容器。
11.一种用于促进跨越交流耦合数据链路的高通滤波器的信号耦合的方法,所述高通滤波器将所述交流耦合链路的接收器部分与所述交流耦合链路的发送器部分分离,其特征在于,所述方法包括:
采用第一电路部分对所述发送器部分的输入电压进行采样;
采用操作性地耦合到所述第一电路部分的第二电路部分,传递所述接收器部分的输出电压,其中,所述输出电压对应于所述输入电压的电平转换版本;
其中,所述对输入电压进行采样包括:在存储部件的第一端子和所述发送器部分之间以及在存储部件的第二端子和参考电压处的节点之间形成第一临时耦合,其中,所述存储部件用于在所述第一临时耦合上示出并保持所述存储部件中的电压;
所述传递所述接收器部分的输出电压包括:在所述存储部件的第一端子和所述接收器部分之间以及在所述存储部件的第二端子和给定偏置电压下保持的偏置节点之间形成第二临时耦合,其中,所述第二临时耦合在所述第一临时耦合切断之后形成。
12.根据权利要求11所述的方法,其特征在于,所述存储部件为电容器。
13.根据权利要求11所述的方法,其特征在于,以预定频率重复进行所述对输入电压进行采样和所述传递输出电压。
14.根据权利要求13所述的方法,其特征在于,使用采样电容器存储采样输入电压对应的电荷,其中,选择所述采样电容器的电容C和所述预定频率f中的一个或两个,使得1/(Cf)>10MΩ。
15.根据权利要求11所述的方法,其特征在于,通过经由交替耦合到所述第一电路部分和所述第二电路部分的采样电容器对电荷的传送,所述输出电压至少部分地与所述输入电压相关。
16.根据权利要求15所述的方法,其特征在于,所述采样电容器的两个相对端子在第一时间间隔耦合到所述第一电路部分,在独立于所述第一时间间隔的第二时间间隔耦合到所述第二电路部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/603,605 US9503251B2 (en) | 2015-01-23 | 2015-01-23 | Method and apparatus for mitigation of baseline wander on an AC coupled link |
US14/603,605 | 2015-01-23 | ||
PCT/CN2015/096703 WO2016115947A1 (en) | 2015-01-23 | 2015-12-08 | Method and apparatus for mitigation of baseline wander on ac coupled link |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107210983A CN107210983A (zh) | 2017-09-26 |
CN107210983B true CN107210983B (zh) | 2020-09-11 |
Family
ID=56416396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580074119.6A Active CN107210983B (zh) | 2015-01-23 | 2015-12-08 | 一种用于减轻交流耦合链路上基线漂移的方法和装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9503251B2 (zh) |
EP (1) | EP3248345B1 (zh) |
CN (1) | CN107210983B (zh) |
WO (1) | WO2016115947A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI557528B (zh) * | 2014-10-03 | 2016-11-11 | 円星科技股份有限公司 | 電壓產生電路 |
US10505542B2 (en) * | 2018-03-20 | 2019-12-10 | Texas Instruments Incorporated | Integrated circuit with level shifter |
TWI725327B (zh) * | 2018-07-19 | 2021-04-21 | 智原科技股份有限公司 | 用來進行基線漂移修正之裝置 |
JP7449258B2 (ja) * | 2021-03-25 | 2024-03-13 | 日本電信電話株式会社 | 接続回路および通信インターフェース |
JP7440447B2 (ja) | 2021-03-25 | 2024-02-28 | 日本電信電話株式会社 | 接続回路および通信インターフェース |
US11824530B2 (en) * | 2021-08-03 | 2023-11-21 | AyDeeKay LLC | Low latency, broadband power-domain offset-correction signal level circuit implementation |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5847548A (en) * | 1997-09-26 | 1998-12-08 | Lucent Technologies Inc. | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same |
US6646982B1 (en) * | 2000-03-07 | 2003-11-11 | Juniper Networks, Inc. | Redundant source synchronous busses |
US6946986B2 (en) * | 2002-12-19 | 2005-09-20 | International Business Machines Corporation | Differential sampling circuit for generating a differential input signal DC offset |
US7408395B2 (en) | 2003-05-01 | 2008-08-05 | Hyperband Communication, Inc. | Circuits and methods for fast-settling signal alignment and DC offset removal |
US7477087B2 (en) * | 2006-06-14 | 2009-01-13 | Analog Devices, Inc. | Switch-capacitor techniques for level-shifting |
US7720141B2 (en) * | 2006-09-05 | 2010-05-18 | Advanced Micro Devices, Inc. | Decision feedback restore of DC signals in a receiver |
US7961817B2 (en) * | 2006-09-08 | 2011-06-14 | Lsi Corporation | AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation |
US7884317B2 (en) | 2007-01-03 | 2011-02-08 | Leco Corporation | Base line restoration circuit |
US8326255B2 (en) * | 2008-09-24 | 2012-12-04 | Sony Ericsson Mobile Communications Ab | Biasing arrangement, electronic apparatus, biasing method, and computer program |
US8461896B2 (en) * | 2010-11-29 | 2013-06-11 | Advanced Micro Devices, Inc. | Compensating for wander in AC coupling data interface |
US8319579B2 (en) * | 2010-11-29 | 2012-11-27 | Advanced Micro Devices, Inc. | Passive filter and AC coupler receiver interface |
US9602315B2 (en) * | 2014-12-12 | 2017-03-21 | Intel Corporation | Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction |
-
2015
- 2015-01-23 US US14/603,605 patent/US9503251B2/en active Active
- 2015-12-08 CN CN201580074119.6A patent/CN107210983B/zh active Active
- 2015-12-08 WO PCT/CN2015/096703 patent/WO2016115947A1/en active Application Filing
- 2015-12-08 EP EP15878615.2A patent/EP3248345B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160218854A1 (en) | 2016-07-28 |
WO2016115947A1 (en) | 2016-07-28 |
EP3248345A1 (en) | 2017-11-29 |
CN107210983A (zh) | 2017-09-26 |
US9503251B2 (en) | 2016-11-22 |
EP3248345A4 (en) | 2018-05-30 |
EP3248345B1 (en) | 2019-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107210983B (zh) | 一种用于减轻交流耦合链路上基线漂移的方法和装置 | |
EP2798742B1 (en) | Forwarded clock jitter reduction | |
JP5600237B2 (ja) | 集積回路 | |
US20120146705A1 (en) | Control-voltage of pass-gate follows signal | |
US9679509B2 (en) | Positive feedback enhanced switching equalizer with output pole tuning | |
CN107438986B (zh) | 可编程高速均衡器及相关方法 | |
US6696890B2 (en) | Differential signal transfer circuit | |
EP3062454B1 (en) | Optical link clock receiver | |
US8810301B1 (en) | System and method for level shifting signals with adjustably controlled frequency response | |
KR101164308B1 (ko) | 출력 회로 | |
US6657484B1 (en) | System and method for decoupling capacitance for an integrated circuit chip | |
EP2963820B1 (en) | High voltage driver | |
US11489515B2 (en) | Clock filter with negative resistor circuit | |
US6703884B2 (en) | System and method for distributing a reference clock in an integrated circuit using filtered power supply line | |
EP3076548B1 (en) | Injection locked clock receiver | |
WO2023034332A1 (en) | Method and apparatus for low latency charge coupled decision feedback equalization | |
US7944245B2 (en) | Pulse filtering module circuit, system, and method | |
US7026804B2 (en) | Sample and hold circuit | |
US7573326B2 (en) | Forwarded clock filtering | |
CN106330140B (zh) | 相位内插器及时脉与数据恢复电路 | |
US20230179174A1 (en) | Area efficient n-path filter | |
CN106559060A (zh) | 工艺‑电压‑温度(pvt)不变连续时间均衡器 | |
Wang et al. | A novel current-mode incremental signaling for high-speed parallel links in 0.13/spl mu/m CMOS | |
JPWO2016170844A1 (ja) | 通信装置、および、通信装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |