CN107209721A - 对本地及非本地存储器的自适应存储器存取 - Google Patents

对本地及非本地存储器的自适应存储器存取 Download PDF

Info

Publication number
CN107209721A
CN107209721A CN201680008369.4A CN201680008369A CN107209721A CN 107209721 A CN107209721 A CN 107209721A CN 201680008369 A CN201680008369 A CN 201680008369A CN 107209721 A CN107209721 A CN 107209721A
Authority
CN
China
Prior art keywords
access
memory
patterns
local
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680008369.4A
Other languages
English (en)
Other versions
CN107209721B (zh
Inventor
克里斯托弗·爱德华·科布
埃里希·詹姆士·普罗恩德克
屠嘉晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107209721A publication Critical patent/CN107209721A/zh
Application granted granted Critical
Publication of CN107209721B publication Critical patent/CN107209721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Debugging And Monitoring (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

监视处理器对存储器的存取。所述监视包含识别所述存取是对本地存储器或非本地存储器。基于所述监视，将所述处理器从非本地存储器存取模式切换到本地存储器存取模式。

Description

对本地及非本地存储器的自适应存储器存取
技术领域
本申请案大体上涉及处理器存储器管理。
背景技术
便携式计算装置(诸如，无线电话及个人数字助理(PDA))不断地要求增加数据存储容量及处理速度。举例来说，无线电话可同时地充当数字相机、多媒体文件播放器及便携式游戏播放器。与增加功能性及性能要求同时地，可用电池体积在减小，例如，归因于便携式装置较小及/或体积被其它硬件占据。
一种用于缩减功率的已知常规技术是将计算装置配置为可切换到低功率或“本地存储器存取模式(local memory access mode)”，其中可将存取约束到本地存储器。在本地存储器存取模式中，可允许处理核心仅存取一组较低功率的本地资源(例如，紧密地耦接到处理核心的本地存储器)，而非能够存取所有可用存储器及装置资源。
然而，常规技术响应于特定“模式切换(mode switch)”命令而切换到本地存储器存取模式。因此，在不存在此模式切换命令的情况下，外部存储器及其它装置资源可保持电源开启，而不管未被使用。另外，当在本地存储器存取模式中时，可需要快速地存取电源切断的外部存储器或其它装置资源。然而，在接收到明确模式切换命令以前，尝试执行那个存取可造成页面错误。
发明内容
此【发明内容】识别一些实例方面的特征及方面，且不为所公开主题的独占式或穷尽性描述。在此【发明内容】中包含还是从此【发明内容】省略特征或方面并不被预期为指示此等特征的相对重要性。描述额外特征及方面，且对于所述领域的技术人员而言，在阅读以下详细描述且查看形成其部分的图式后，所述额外特征及方面就将变得显而易见。
公开可提供处理器的存储器存取模式的切换的方法。根据一或多个方面，一种方法中的实例操作可包含监视存储器的存取，且所述监视的结果可指示所述存取是对本地存储器还是对非本地存储器。根据一或多个方面，一种方法中的实例操作可包含响应于所述监视存储器的所述存取而将所述处理器从本地存储器存取模式及非本地存储器存取模式中的一者切换到所述本地存储器存取模式及所述非本地存储器存取模式中的另一者。
公开实例设备，且根据一或多个方面，所述实例设备可提供处理器的存储器存取模式的自动基于规则的切换。在一方面中，实例特征可包含存储体，且所述存储体可经配置以存储切换规则。在一方面中，所述切换规则可包括用于将所述处理器的所述存取模式从本地存储器存取(LP)模式及非本地存储器存取(NP)模式中的一者切换到所述LP模式及所述NP模式中的另一者的规则。根据一或多个方面，实例特征可包含存储器存取历史/统计记录，且所述存储器存取历史/统计记录可经配置为与所述处理器存取存储器相关联地予以更新。在一方面中，所述更新可反映所述存取是对本地存储器还是对非本地存储器。在一方面中，实例特征还可包含切换决策逻辑，且所述切换决策逻辑可耦接到所述存储体且耦接到所述存储器存取历史记录。在一方面中，所述切换决策逻辑可经配置以至少部分地基于所述切换规则及所述存储器存取历史记录而将所述处理器的所述存取模式从所述LP模式及所述NP模式中的一者切换到所述LP模式及所述NP模式中的另一者。
根据一或多个方面的实例设备可包含用于监视存储器的存取的装置，其中所述监视的结果可指示存储器的所述存取是对本地存储器还是对非本地存储器，或此两者。在一方面中，实例特征还可包含用于响应于所述监视存储器的所述存取而将所述处理器从本地存储器存取模式及非本地存储器存取模式中的一者切换到所述本地存储器存取模式及所述非本地存储器存取模式中的另一者的装置。
根据一或多个方面的一种非暂时性计算机可读媒体的实例可包括代码，所述代码在由处理器执行时可致使所述处理器监视存储器的存取，其中所述监视的结果可指示存储器的所述存取是对本地存储器还是对非本地存储器，且那个代码可致使所述处理器响应于所述监视存储器的所述存取而将处理器系统的存取模式从本地存储器存取模式及非本地存储器存取模式中的一者切换到所述本地存储器存取模式及所述非本地存储器存取模式中的另一者。
附图说明
呈现随附图式以辅助对方面的描述，且提供所述随附图式是仅仅出于说明目的而非对其进行任何限制。
图1展示根据各种方面的一个实例自适应存取模式存储器存取处理器的块示意图。
图2展示根据各种方面的在非本地存储器存取模式与本地存储器存取模式之间切换的一个过程中的实例操作的逻辑流程(参考图1的块示意图)。
图3展示根据各种方面的一个实例个人通信及计算装置的功能示意图。
具体实施方式
在有关于特定例示性方面的以下描述及相关图式中公开本发明的方面。可在不脱离本发明的范围的情况下设计出替代方面。在某些所描述实例实施中，识别各种组件结构及操作部分可取自已知常规技术且接着根据一或多个方面而布置的例子。在此等例子中，省略已知常规组件结构及/或操作部分的内部细节以帮助避免对本发明概念的潜在混淆。
本文中所使用的术语仅出于描述特定方面的目的，且并不旨在限制本发明的范围。
词语“例示性”在本文中用以意味“充当实例、例子或说明”。未必将在本文中被描述为“例示性”的任何方面认作比其它方面优选或有利。同样地，术语“本发明的方面”并不要求本发明的所有实施例都包含所论述的特征、优点或操作模式。
如本文中所使用，单数形式“一(a/an)”及“所述”旨在也包含复数形式，除非上下文另有清楚指示。应理解，术语“包括(comprises/comprising)”及/或“包含(includes/including)”在用于本文中时指定所陈述的特征、整数、步骤、操作、组件及/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、组件、组件及/或其群组的存在或添加。
某些方面是在操作及步骤方面予以描述，例如，在各种设计及制造过程中或关于所述各种设计及制造过程。应理解，除了在另有明确陈述或从特定上下文清楚的例子中以外，此等操作及步骤的所描述次序仅出于实例的目的，且未必限制实际上可根据各种例示性方面而应用的操作或步骤的次序。
另外，参考流程图来描述各种过程中的操作。应理解，流程图未必意味由一个块展示的操作在由另一块展示的操作开始后就终止或不能继续。
某些方面是在实例操作、步骤、动作以及操作、步骤及动作的序列方面予以描述，所述操作、步骤及动作可由(例如)计算装置或计算装置的组件执行或控制。所述领域的技术人员在阅读本发明后就应理解，此等操作、步骤、动作、序列及其其它组合可由特定电路(例如，专用集成电路(ASIC))执行或控制、由一或多个处理器所执行的程序指令执行，或由此两者的组合执行。
因此，此等人员应了解，操作、步骤、动作、序列及其其它组合可完全地体现在存储有一组对应计算机指令的任何形式的计算机可读存储媒体内，所述计算机指令在执行时可致使关联处理器直接地或间接地执行本文中所描述的操作、步骤、动作、序列及其它组合。因此，本发明的各种方面可以许多不同形式予以体现，所有所述形式被预期为在所要求主题的范围内。
图1展示根据各种方面的自适应存储器存取模式处理器100的一个实例的一个功能框图。应理解，图1的块表示逻辑功能且并不限制实施此等功能的硬件架构或布置。出于简洁起见，词组“自适应存储器存取模式”将在此描述中被缩写为“APMA”。应理解，“APMA”在此描述中不具有除了为“自适应存储器存取模式”的缩写以外的涵义。
参看图1，APMA处理器100可包含可为(例如)ARMTM或其它相似架构微处理器核心的指令执行电路(在下文中为“处理器”)102，或能够执行计算机可执行指令的任何其它可编程状态机(图1中未展示)。用于处理器102的计算机可执行指令可存储在存储器资源中，所述存储器资源包含(例如)紧密地耦接到处理器102的本地存储器106，及可经由(例如)总线104而连接的远程存储器108。应理解，在“本地存储器”106及“远程存储器”108的上下文中，“本地”及“远程”可涵盖功能近接指定，其中“本地存储器”及“远程存储器”106两者都未被定位成分别略微接近于或远离于处理器102。举例来说，本地存储器106及远程存储器108可与处理器102等距，但本地存储器106可(例如)经由专用总线(图1中未特定地展示)耦接到处理器102。
参看图1，在一方面中，本地存储器106及远程存储器108的寻址可经由翻译后援缓冲器(TLB)110。TLB 110可包含经配置以存储多个虚拟页面翻译条目150的内容可寻址存储器(CAM)(图1中未单独地展示)。在一方面中，根据常规技术，虚拟页面翻译条目150可包括虚拟地址(图1中可见，但未单独地编号)及物理地址(图1中可见，但未单独地编号)。在一方面中，虚拟页面翻译条目150可进一步包括“本地/非本地”旗标字段152，旗标字段152保持指示虚拟页面条目中的物理地址在本地存储器(例如，本地存储器106)还是非本地存储器(例如，远程存储器108)中的本地/非本地旗标。除了本地/非本地旗标字段152以外，TLB110的结构及操作还可根据已知常规TLB技术，且因此省略进一步详细描述。
在一方面中，补充或代替TLB 110，处理器102可具有直接地址产生能力，即，物理地址的直接输出，如由从处理器102到总线104的替代逻辑路径112所表示。
在一方面中，APMA处理器100可包含可经指派或配置以存储旗标的寄存器114，所述旗标指示APMA处理器100是在其本地存储器(在下文中被称为“LP”)存取模式中或在其非本地存储器(在下文中被称为“NP”)存取模式中。寄存器114将在下文中被称作“存储器存取模式寄存器”114。旗标可被称作“存储器存取模式旗标”。
在一方面中，APMA处理器100可包含LP/NP基于规则的切换模块116。根据各种方面，LP/NP基于规则的切换模块116可经配置以监视处理器103的操作(例如，存储器存取)且将LP/NP切换规则应用于监视以在LP存取模式与NP存取模式之间选择性地切换APMA处理器。LP/NP基于规则的切换模块116可提供仅使用基于命令的或其它特定事件(例如，活动超时)控制切换不可得到的适应性，以及其它特征及益处。
在一方面中，LP/NP基于规则的切换模块116可包括经配置以检测总线104上的存储器存取且确定所述存取是对本地存储器(例如，本地存储器106)还是对非本地存储器(例如，远程存储器108)的存取检测及本地/非本地映像118。另外，LP/NP基于规则的切换模块116可包括经配置以将时间戳应用于由存取检测及本地/非本地映像118检测的存储器存取的存取事件定时器120。在一个替代方面中，存取检测及本地/非本地映像118可经配置以通过接收旗标(诸如虚拟页面翻译条目150的本地/非本地旗标字段152中的旗标)来确定存取是对本地存储器还是非本地存储器。
参看图1，在一方面中，LP/NP基于规则的切换模块116可包括存储器存取历史/统计记录122，其可经配置以存储存储器存取历史(图1中不明确地可见)及存储器存取统计(图1中不明确地可见)。存储在存储器存取历史/统计记录122中的实例存储器存取历史可包含(例如)如由本地/非本地映像118所检测及由存取事件定时器120加时间戳的存储器存取的记录。存储在存储器存取历史/统计记录122中的存储器存取统计可进一步包含与APMA102的存储器存取模式的优选切换相关的统计参数。存储器存取历史/统计记录122可(例如)基于或包含或反映如由本地/非本地映像118及存取事件定时器120所检测的存储器存取的滑动窗历史。在一方面中，LP/NP基于规则的切换模块116或其它逻辑可经配置以确定存储器存取的特性及度量，且因此更新存储器存取历史/统计记录122。此等特性及度量的实例可包含(例如)但不限于存储器存取的频率及数量，以及存储器存取是对本地存储器或非本地存储器的相对数量及频率。在一另外方面中，代替存储器存取的上述滑动窗历史或除了存储器存取的上述滑动窗历史以外，LP/NP基于规则的切换模块116还可经配置以在历史/统计记录122中维持存储器存取的特性及度量的执行中计算。
参看图1，在一方面中，LP/NP基于规则的切换模块116可包含经指派或专用于存储NP/LP切换规则的存储体资源。图1展示NP/LP切换规则存储体124作为此等存储体资源的一个实例。在一方面中，NP/LP切换规则存储体124可经配置以存储NP到LP切换规则。在一另外方面中，NP/LP切换规则存储体124可经配置以存储LP到NP切换规则。应理解，由NP/LP切换规则存储体124存储的NP到LP切换规则及(如果包含)LP到NP切换规则的配置可为应用特定的。举例来说，在一方面中，NP到LP切换规则可包含活动超时规则。举例来说，活动超时规则可规定LP/NP基于规则的切换模块116在无存储器存取的连续时间间隔超过给定超时持续时间(图1中不明确地可见)的情况下从NP模式切换到LP模式。监视此等时间间隔的功能性可包含在存取事件定时器120中。活动超时规则仅为可使用的NP到LP切换规则的一个实例。在阅读本发明之后面临特定应用的所属领域的技术人员可易于以在无不当实验的情况下适应于那个特定应用的方式来配置各种替代及额外NP到LP切换规则或LP到NP切换规则。因此省略对特定NP-LP切换规则的进一步详细描述。
继续参考图1，在一方面中，LP/NP基于规则的切换模块116可包括NP/LP切换决策逻辑126。在一方面中，所包括的NP/LP切换决策逻辑126可经配置以在将切换规则应用于存储器存取历史或应用于存储器存取统计或此两者后就或至少部分地基于将切换规则应用于存储器存取历史或应用于存储器存取统计或此两者而将APMA处理器100的存取模式从NP模式及LP模式中的一者切换到此等存取模式中的另一者。在一个实例中，在一方面中，NP/LP切换决策逻辑126可经配置以将存储在NP/LP切换规则存储体124中的NP-LP切换规则应用于存储器存取历史/统计记录122中维持的存储器存取历史或存储器存取统计或此两者。在一相关方面中，NP/LP切换决策逻辑126可经配置以在确定存储器存取的特性及度量符合切换决策阈值(图1中不单独地可见)后就或至少部分地基于确定存储器存取的特性及度量符合切换决策阈值(图1中不单独地可见)而将APMA处理器100的存取模式从NP模式及LP模式中的一者切换到此等存取模式中的另一者。切换决策阈值可(例如)由存储在NP/LP切换规则存储体124中的NP-LP切换规则建立。在一方面中，NP/LP切换决策逻辑126可经配置以包含在存取模式寄存器114中设置存储器存取模式旗标以指示切换到存取模式(switched-to access mode)。在一相关方面中，NP/LP切换决策逻辑126可经配置以从存取模式寄存器114接收存储器存取模式旗标，或接收识别存取模式的其它信息。在一另外方面中，NP/LP切换决策逻辑126或其它逻辑(图1中未必可见)可经配置以具备或(例如)基于存取模式寄存器114中的存储器存取模式旗标来选择在LP模式中操作时的LP到NP切换规则，及在NP模式中操作时的NP到LP切换规则。在一方面中，选择可经配置以基于(例如)存取模式寄存器114中的存储器存取模式旗标而来自NP/LP切换规则存储体124。
在一方面中，LP/NP基于规则的切换模块116可经配置以在无自动基于规则的LP到NP存取模式切换的情况下提供自动基于规则的NP到LP存取模式切换。在另一方面中，LP/NP基于规则的切换模块116可经配置以在无自动基于规则的NP到LP存取模式切换的情况下提供自动基于规则的LP到NP存取模式切换。在另一方面中，LP/NP基于规则的切换模块116可经配置以提供自动基于规则的NP到LP切换及自动基于规则的LP到NP切换两者。
在一方面中，NP/LP切换决策逻辑126可经配置以接收外部命令，例如，图1中可见的外部模式切换命令127。举例来说，外部模式切换命令127可包含用以将NP/LP切换决策逻辑126切换到LP存取模式或NP存取模式中的特定存取模式的命令(图1中不单独地可见)。举例来说，外部模式切换命令127可包含指示NP/LP切换决策逻辑126维持目前LP存取模式或NP存取模式而不顾存储器存取历史/统计记录122的命令(图1中不单独地可见)。
在一方面中，NP/LP切换规则存储体124可经配置成使得NP到LP切换规则或LP到NP切换规则或此两者可(例如)通过处理器102而可编程。在一另外方面中，NP/LP切换规则存储体124可经配置为通过外部命令(诸如图1所展示的实例“NP-LP规则更新”128)而可编程。在可附加到或代替NP/LP切换规则存储体124的上述可编程性特征的方面中，可在制造时间安装NP到LP切换规则或LP到NP切换规则或此两者。
LP/NP基于规则的切换模块116的上述块在图1中以图形方式被表示为单独块，这是出于将实例操作描述为一序列组件动作及实例互依性的目的。应理解，作为单独块的图1的表示并不被预期为限制LP/NP基于规则的切换模块116或APMA处理器100的任何其它块的硬件或组合硬件-软件实施的架构。举例来说，在一方面中，处理器102可经配置以包含可实施LP/NP基于规则的切换模块116的所描述块的所有或各种组合及子组合的电路系统(图1中不明确地可见)。
图2展示根据一或多个方面的在NP模式与LP模式之间切换的一个过程中的实例操作的一个流程200(其将参考图1的APMA处理器100予以描述)。应理解，参考图1的块示意图而对流程200的描述并不旨在将流程200的性能限于APMA处理器100或任何其它特定处理器。
将假设APMA处理器100在202处的开始状态处于NP模式而描述流程200。流程200可继续进行到204且产生(例如，在总线104上)地址以存取(例如)本地存储器106或远程存储器108中的一者。在204处产生地址时的操作可包括(例如)：处理器102产生虚拟地址；TLB110寻找匹配虚拟页面翻译条目150；及TLB 110将对应物理地址置放在总线104上。然而，TLB 110的操作仅为在204处产生地址的一个实例。作为说明，在204处产生地址可包括：处理器102直接地产生物理地址(例如，图1的替代逻辑路径112)且将其置放在总线104上。
在204处产生存储器地址后，流程200就可沿着两个流程路径继续进行。流程路径中的一者可包括在206处使用在204处产生的地址来存取存储器(例如，本地存储器106及远程存储器108中的一者)，接着返回到204以产生另一存储器地址。在204处产生地址之后，两个流程路径中的另一者可包括在208处监视存储器存取以反映与在204处产生的地址相关联的在206处的存取，接着在210处将NP到LP切换规则应用于经更新监视。在212处，流程200可接着确定在210处将NP到LP切换规则应用于监视的结果是否会展示符合给定NP到LP切换条件或阈值。在一方面中，此为符合多个给定NP到LP切换条件或阈值当中的任一者的逻辑“或(OR)”，或满足符合条件或阈值的联合的逻辑“及(AND)”，或此两者。在一方面中，NP到LP切换条件或阈值可集成到NP到LP切换规则中。在212处确定不符合NP到LP切换条件或阈值后，流程就可返回到202处的“开始”。在212处确定符合一或多个NP到LP切换条件或阈值后，流程200就可继续进行(如由来自确定212的“是”所展示)到214且将APMA处理器100从NP模式切换到LP模式。在一方面中，将APMA处理器100从NP模式切换到LP模式时的操作可包含设置模式寄存器，例如，在存取模式寄存器114中设置存取模式旗标，以反映所述切换。
继续参看图2，在一方面中，在APMA处理器100在214处切换到LP模式之后，在216处可存在存储器存取的另一监视。参看图1及2，在一方面中，在切换到LP模式后，由APMA处理器100进行的存储器存取就可限于本地存储器106。关于216处的监视的配置，在一方面中，所述监视可经配置以检测被确定为或根据经验数据而已知为与APMA处理器100要求切换回到NP模式或从切换回到NP模式获得系统益处的概率相关联的LP模式存储器存取的特性。
在与(例如)在216处监视存储器存取的更新(图2中不单独地可见)相关联的方面中，流程可继续进行到218且执行基于216处的监视来估计APMA处理器100要求切换到NP模式的概率的操作。流程200可接着继续进行到220且确定在218处估计的概率是否符合用于将APMA处理器100切换到NP模式的给定阈值。在一方面中，如由来自230的“是”分支所展示，如果220处的操作确定在218处估计的概率符合给定阈值，那么流程200可继续进行到222且将APMA处理器100切换到NP模式。在222处的切换之后，流程可返回到202处的“开始”。另一方面，如果220处的操作确定在218处估计的概率不符合给定阈值，那么流程200可返回到216且继续监视LP模式存储器存取。
参看图2，在一方面中，在208处监视存储器存取操作可包括(例如)在224处确定在204处产生的地址是对本地存储器(例如，本地存储器106)还是对非本地存储器(例如，远程存储器108)。在一方面中，224处的确定可通过本地/非本地映射(诸如针对图1的存取检测及本地/非本地映像118所描述)而执行。在另一方面中，224处的确定可使用存储器位置旗标，例如，可具备在204处产生的地址的上述本地/非本地旗标字段152。在一方面中，208处的监视中的操作可进一步包括在226处对与在204处产生的地址相关联的存取加时间戳。时间戳可(例如)由图1的LP/NP基于规则的切换模块116的存取事件定时器120执行。
继续参看图2，208处的监视中的操作可进一步包括在228处更新存取历史/统计记录以反映与在204处产生的地址相关联的存取。228处的更新可反映206处的存取是对本地存储器还是非本地存储器，且在一方面中，可反映226处的时间戳。在228处更新存取历史/统计记录可(例如)包含更新存储器存取历史/统计记录122中的存储器存取历史或存取统计或此两者。在一方面中，在228处更新存取历史/统计记录可包含更新存储器存取的频率及数量，以及存储器存取是对本地存储器或非本地存储器的相对数量及频率，如参考存储器存取历史/统计记录122所描述。
在一方面中，208处的监视中的操作可包含更新以反映未产生地址的时间间隔。举例来说，在230处，超时定时器可运用给定超时从最近存储器存取以来已流逝的通知来更新存取历史/统计记录。参看图1，230处的超时定时器的操作可(例如)由存取事件定时器120的定时器特征(图1中不单独地可见)执行。在一方面中，224处的超时定时器可经配置以确定相对于204处的非本地地址产生的超时。举例来说，230处的超时定时器可经配置以在给定超时从在224处已检测到最近非本地存取以来流逝后就在228处更新存取历史/统计记录。举例来说，此特征可检测处理器102上的线程尚未要求存取非本地存储器的时段。超时发生的实例包含但不限于未使用智能电话的时间间隔，例如，通知推送的接收。在另一方面中，230处的超时定时器的操作可经配置以在检测到无非本地存储器存取的给定持续时间后就直接地将APMA处理器100切换到LP模式。举例来说，参看图1，可将直接超时通知线(图1中不明确地可见)从存取事件定时器120提供到LP/NP切换决策逻辑126。
图3说明个人通信及计算装置300的一个实例，如本文中所描述，个人通信及计算装置300可经配置以支持或提供包括参考图1的APMA处理器100所描述的特征及功能性的设备。参看图3，个人通信及计算装置300可包含系统总线302，及耦接到系统总线302的一或多个CPU 304。CPU 304可包括(例如)一或多个处理器306及一或多个高速缓存存储器308。处理器306可由(例如)诸如但不限于一或多个ARM型处理装置(图3中不单独地可见)的一或多个可编程计算装置实施。处理器06可能够作为主控装置而执行。处理器306可(例如)经由系统总线302而相互耦接到各种主控及受控装置。根据常规通信协议，CPU 304可通过经由系统总线302来交换地址、控制及数据信息而与此等其它装置通信。尽管图3中未绘示，但可提供多个系统总线302。在具有多个系统总线302的实例中，每一系统总线302可构成一不同网状架构。
参看图3，CPU 304可将总线事物请求传达到存储器系统312的存储器控制器310，其是作为受控装置的一个实例。参看图1及3，在一个方面中，CPU 304可对应于图1的处理器102。CPU 304可经配置以包含实施处理器102、本地存储器106及LP/NP基于规则的切换模块116的电路系统(图3中不明确地可见)及/或计算机可执行代码(图3中不明确地可见)。存储器系统312可实施远程存储器108或形成远程存储器108的部分。
参看图3，其它主控及受控装置的实例可包含一或多个输入装置314、一或多个输出装置316、一或多个网络接口装置318及一或多个显示控制器320。输入装置314(如果被使用)可包含任何类型的输入装置，包含但不限于输入按键、开关、语音处理器及其类似者。输出装置316(如果被使用)可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示器及其类似者。网络接口装置318(如果被使用)可为经配置以允许将数据交换到网络322及从网络322交换数据的任何类型的网络接口装置。网络322可为任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网络(LAN)、广域网(WLAN)及因特网。网络接口装置318可经配置以支持任何类型的所要通信协议。
继续参看图3，CPU 304还可经配置以经由系统总线302来存取显示控制器320以控制被发送到一或多个显示器324的信息。显示控制器320可将信息发送到显示器324以(例如)经由一或多个视频处理器326予以显示。视频处理器326可(例如)将待显示的信息处理成适合于显示器324的格式。显示器324(如果被使用)可包含任何类型的显示器，例如，有源或无源液晶显示器(LCD)、等离子显示器及阴极射线管(CRT)。
前述所公开装置及功能性可经设计及配置到存储在计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等等)中。一些或所有此等文件可被提供到基于此等文件来制造装置的制造处置者。所得产品包含半导体晶片，其接着被切割成半导体裸片且封装成半导体芯片。接着在上文所描述的装置中使用所述芯片。
所述领域的技术人员应了解，可使用多种不同科技及技术中的任一者来表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿以上描述所参考的数据、指令、命令、信息、信号、位、符号及芯片。
另外，所述领域的技术人员应了解，结合本文中所公开的方面而描述的各种说明性逻辑块、模块、电路及算法步骤可被实施为电子硬件、计算机软件或此两者的组合。计算机软件可包含非暂时性计算机可读媒体，其包括在由处理器执行时可致使处理器根据所描述方面来执行步骤及相关操作的指令。为了清楚地说明硬件与软件的可互换性，上文已大体上在功能性方面描述各种说明性组件、块、模块、电路及步骤。此功能性被实施为硬件还是软件取决于特定应用及强加于总系统的设计约束。所述领域的技术人员可针对每一特定应用而以不同方式来实施所描述功能性，但不应将此等实施决策解译为造成脱离本发明的范围。
本文中所描述的各种方法、序列及/或算法可(例如)直接地以硬件、以由处理器执行的软件模块或以此两者的组合予以实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或此项技术中所知的任何其它形式的存储媒体中。例示性存储媒体耦接到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成整体。
虽然前述公开内容展示本发明的说明性实例及应用，但应注意，在不脱离如由所附权利要求书界定的本发明的范围的情况下，可在本文中进行各种改变及修改。所要求方法中叙述的功能、步骤及/或动作无需以任何特定次序执行。另外，尽管可以单数形式描述或要求特征，但除非明确地陈述限于单数形式，否则预期复数形式。

Claims (28)

1.一种切换处理器的存储器存取模式的方法，其包括
监视存储器的存取，其中所述监视的结果指示所述存取是对本地存储器还是对非本地存储器；及
响应于所述监视存储器的所述存取而将所述处理器从本地存储器存取(LP)模式及非本地存储器存取(NP)模式中的一者切换到所述LP模式及所述NP模式中的另一者。
2.根据权利要求1所述的切换处理器的存储器存取模式的方法，其中所述监视存储器的所述存取包含更新存储器存取历史。
3.根据权利要求2所述的切换处理器的存储器存取模式的方法，其中切换所述过程是至少部分地基于将切换规则应用于所述存储器存取历史。
4.根据权利要求3所述的切换处理器的存储器存取模式的方法，其中将所述切换规则应用于所述存储器存取历史包括从存储器检索所述切换规则。
5.根据权利要求4所述的切换处理器的存储器存取模式的方法，其中所述方法进一步包括更新所述切换规则。
6.根据权利要求2所述的切换处理器的存储器存取模式的方法，其中监视存储器的所述存取包含将时间戳应用于存储器的存取，且其中更新所述存储器存取历史反映所述时间戳。
7.根据权利要求1所述的切换处理器的存储器存取模式的方法，其中监视存储器的所述存取包括检测时间间隔，其中所述时间间隔没有所述本地存储器的存取，或没有所述非本地存储器的存取，或没有此两者。
8.根据权利要求7所述的切换处理器的存储器存取模式的方法，其中将所述处理器切换到所述NP节点及所述LP模式中的所述另一者至少部分地基于所述检测时间间隔的结果。
9.根据权利要求7所述的切换处理器的存储器存取模式的方法，其中将所述处理器切换到所述NP模式及所述LP模式中的所述另一者至少部分地基于指示时间间隔超过给定超时极限的所述检测时间间隔的结果。
10.根据权利要求9所述的切换处理器的存储器存取模式的方法，其进一步包括响应于在没有所述存储器的存取的情况下检测到超过给定超时持续时间的时间间隔而产生直接超时通知，且其中所述方法进一步包括响应于所述直接超时通知而将所述处理器从所述NP模式切换到所述LP模式。
11.根据权利要求1所述的切换处理器的存储器存取模式的方法，其中当所述处理器是在所述NP模式中时，监视存储器的所述存取包括确定存储器的所述存取是对所述本地存储器还是对所述非本地存储器，及更新存储器存取历史记录以指示所述确定的结果。
12.根据权利要求11所述的切换处理器的存储器存取模式的方法，其中将所述处理器从所述NP模式切换到所述LP是至少部分地基于将NP到LP切换规则应用于所述存储器存取历史记录。
13.根据权利要求11所述的切换处理器的存储器存取模式的方法，其中所述存取存储器包括产生地址及与所述地址相关联的存储器位置旗标，其中所述存储器位置旗标指示所述地址是到所述本地存储器还是到所述非本地存储器，且其中所述确定存储器的所述存取是对所述本地存储器还是对所述非本地存储器是基于所述存储器位置旗标。
14.根据权利要求1所述的切换处理器的存储器存取模式的方法，其进一步包括：
基于所述监视所述存储器的存取的结果来估计要求将所述处理器切换到所述NP模式及所述LP模式中的所述另一者的概率，且其中所述切换至少部分地基于所述估计的结果。
15.根据权利要求1所述的切换处理器的存储器存取模式的方法，其进一步包括：
当在所述LP模式中时，基于所述监视所述存储器的存取的结果来估计要求将所述处理器切换到所述NP模式的概率，且其中所述切换至少部分地基于所述估计的结果。
16.根据权利要求1所述的切换处理器的存储器存取模式的方法，其中将所述处理器从所述LP模式及所述NP模式中的一者切换到所述LP模式及所述NP模式中的所述另一者包括将模式寄存器设置到指示所述处理器被切换到所述LP模式及所述NP模式当中的哪一者的值。
17.根据权利要求16所述的切换处理器的存储器存取模式的方法，其中切换到所述LP模式及所述NP模式中的所述另一者可包含基于所述模式寄存器中的所述值而在于所述NP模式中操作时将NP到LP切换规则选择为经选择切换规则且在于所述NP模式中操作时将LP到NP切换规则选择为经选择切换规则，且其中所述切换到所述NP模式及所述NP模式中的所述另一者至少部分地基于将所述经选择切换规则应用于所述监视的结果。
18.根据权利要求16所述的切换处理器的存储器存取模式的方法，其进一步包括更新所述LP到NP切换规则，或更新所述NP到LP切换规则，或更新此两者。
19.一种用于自动基于规则的切换处理器的存储器存取模式的设备，其包括：
存储体，其中所述存储体经配置以存储切换规则，其中所述切换规则包括用于将所述处理器的所述存取模式从本地存储器存取(LP)模式及非本地存储器存取(NP)模式中的一者切换到所述LP模式及所述NP模式中的另一者的规则；
存储器存取历史/统计记录，其中所述存储器存取历史/统计记录经配置为与所述处理器存取存储器相关联地予以更新，其中所述更新反映所述存取是对本地存储器还是对非本地存储器；及
切换决策逻辑，其中所述切换决策逻辑耦接到所述存储体且耦接到所述存储器存取历史记录，且其中所述切换决策逻辑经配置以至少部分地基于所述切换规则及所述存储器存取历史记录而将所述处理器的所述存取模式从所述LP模式及所述NP模式中的一者切换到所述LP模式及所述NP模式中的所述另一者。
20.根据权利要求19所述的设备，其进一步包括本地/非本地映像，其中所述本地/非本地映像经配置以接收与所述处理器存取所述本地存储器及所述非本地存储器相关联的地址，且经进一步配置以响应于所述地址而确定所述存取是对所述本地存储器还是对所述非本地存储器。
21.根据权利要求19所述的设备，其进一步包括存取事件定时器，其中所述存取事件定时器经配置以将时间戳应用于由所述处理器对所述本地存储器进行的存取或由所述处理器对所述非本地存储器进行的存取或此两者，且更新所述存储器存取历史记录以反映所述时间戳。
22.根据权利要求21所述的设备，其中所述存取事件定时器经配置以响应于所述处理器不进行存取的时间间隔具有超过超时的持续时间而产生直接超时通知。
23.根据权利要求22所述的设备，其中所述切换决策逻辑经进一步配置以响应于所述直接超时通知而将所述处理器从所述NP模式及所述LP模式中的一者切换到所述NP模式及所述LP模式中的所述另一者。
24.根据权利要求19所述的设备，其中存取事件定时器经配置以在所述处理器是在所述NP模式中时确定所述处理器不存取所述非本地存储器的时间间隔，且经配置以响应于所述时间间隔具有超过超时的持续时间而产生直接超时通知，且其中所述切换决策逻辑经进一步配置以响应于所述直接超时通知而将所述处理器从所述NP模式切换到所述LP模式。
25.根据权利要求19所述的设备，其中所述切换决策逻辑经进一步配置以接收外部模式切换命令，且作为响应，根据所述外部模式切换命令来切换所述处理器的所述存取模式。
26.一种用于自动基于规则的切换处理器的存储器存取模式的设备，其包括：
用于监视存储器的存取的装置，其中所述监视的结果指示存储器的所述存取是对本地存储器还是对非本地存储器；及
用于响应于所述监视存储器的所述存取而将所述处理器从本地存储器存取模式及非本地存储器存取模式中的一者切换到所述本地存储器存取模式及所述非本地存储器存取模式中的另一者的装置。
27.根据权利要求26所述的设备，其进一步包括：
用于至少部分地基于所述监视所述本地存储器的存取或所述非本地存储器的存取或此两者的结果来估计要求将所述处理器切换到所述LP模式及所述NP模式中的所述另一者的概率的装置，且
其中所述用于将所述处理器切换到所述LP模式及所述NP模式中的所述另一者的装置经配置以至少部分地基于所述经估计概率来执行所述切换。
28.一种包括代码的非暂时性计算机可读媒体，所述代码在由处理器执行时致使所述处理器：
监视存储器的存取，其中所述监视的结果指示存储器的所述存取是对本地存储器还是对非本地存储器；及
响应于所述监视存储器的所述存取而将处理器系统的存取模式从本地存储器存取模式及非本地存储器存取模式中的一者切换到所述本地存储器存取模式及所述非本地存储器存取模式中的另一者。
CN201680008369.4A 2015-02-20 2016-02-01 对本地及非本地存储器的自适应存储器存取 Active CN107209721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/627,433 US9658793B2 (en) 2015-02-20 2015-02-20 Adaptive mode translation lookaside buffer search and access fault
US14/627,433 2015-02-20
PCT/US2016/015973 WO2016133682A1 (en) 2015-02-20 2016-02-01 Adaptive memory access to local and non-local memories

Publications (2)

Publication Number Publication Date
CN107209721A true CN107209721A (zh) 2017-09-26
CN107209721B CN107209721B (zh) 2020-10-23

Family

ID=55447112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008369.4A Active CN107209721B (zh) 2015-02-20 2016-02-01 对本地及非本地存储器的自适应存储器存取

Country Status (6)

Country Link
US (1) US9658793B2 (zh)
EP (1) EP3230875B1 (zh)
JP (1) JP2018506122A (zh)
CN (1) CN107209721B (zh)
TW (1) TWI617918B (zh)
WO (1) WO2016133682A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9858201B2 (en) * 2015-02-20 2018-01-02 Qualcomm Incorporated Selective translation lookaside buffer search and page fault
US10387336B2 (en) 2017-03-24 2019-08-20 Micron Technology, Inc. Memory protection based on system state
KR20200129776A (ko) * 2019-05-10 2020-11-18 삼성전자주식회사 재전송 공격에 대한 방어책을 포함하는 메모리 시스템의 구동 방법 및 이를 수행하는 메모리 시스템

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58200359A (ja) * 1982-05-18 1983-11-21 Sony Corp メモリ−選択回路
JPH01134546A (ja) * 1987-11-19 1989-05-26 Nec Corp 演算処理装置
US5067077A (en) * 1983-09-22 1991-11-19 Fujitsu Limited Single chip microcomputer having unauthorized memory space access protection
JPH07302222A (ja) * 1994-05-10 1995-11-14 Sanyo Electric Co Ltd 外部プログラムメモリを有するプロセッサ
US20040064655A1 (en) * 2002-09-27 2004-04-01 Dominic Paulraj Memory access statistics tool
CN1536494A (zh) * 2003-04-10 2004-10-13 联发科技股份有限公司 存取微处理器外部存储器的方法
CN1716227A (zh) * 2004-06-30 2006-01-04 富士通株式会社 操作装置及操作装置控制方法、程序和计算机可读介质
CN1908916A (zh) * 2005-08-01 2007-02-07 贺劲 一种基于新型存储层次结构的电子计算机
WO2007059085A2 (en) * 2005-11-15 2007-05-24 Montalvo Systems, Inc. Small and power-efficient cache that can provide data for background dma devices while the processor is in a low-power state
CN101114207A (zh) * 2007-08-03 2008-01-30 东南大学 一种实现片上影子堆栈存储器的方法及其电路
US20100293342A1 (en) * 2007-04-10 2010-11-18 Morfey Alistair G Data processing apparatus
US20110093654A1 (en) * 2009-10-20 2011-04-21 The Regents Of The University Of Michigan Memory control
WO2011112523A2 (en) * 2010-03-08 2011-09-15 Hewlett-Packard Development Company, L.P. Data storage apparatus and methods
JP2011186731A (ja) * 2010-03-08 2011-09-22 Brother Industries Ltd 電子回路、その制御方法及び画像形成装置
WO2013095559A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Power conservation by way of memory channel shutdown

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3012227A (en) * 1956-09-26 1961-12-05 Ibm Signal storage system
US4200915A (en) * 1978-04-05 1980-04-29 Allen-Bradley Company Program loader for programmable controller
EP0297931B1 (en) * 1987-06-29 1995-12-13 Digital Equipment Corporation Bus adapter unit for digital data processing system
US5113511A (en) * 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
US5386563A (en) * 1992-10-13 1995-01-31 Advanced Risc Machines Limited Register substitution during exception processing
US5809563A (en) 1996-11-12 1998-09-15 Institute For The Development Of Emerging Architectures, Llc Method and apparatus utilizing a region based page table walk bit
US5996051A (en) * 1997-04-14 1999-11-30 Advanced Micro Devices, Inc. Communication system which in a first mode supports concurrent memory acceses of a partitioned memory array and in a second mode supports non-concurrent memory accesses to the entire memory array
US6412056B1 (en) 1997-10-01 2002-06-25 Compac Information Technologies Group, Lp Extended translation lookaside buffer with fine-grain state bits
JPH11282746A (ja) * 1998-03-03 1999-10-15 Internatl Business Mach Corp <Ibm> Ｄｒａｍアクセス方法およびｄｒａｍコントロ−ラ
JP3922859B2 (ja) * 1999-12-28 2007-05-30 株式会社リコー 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
EP1182561B1 (en) 2000-08-21 2011-10-05 Texas Instruments France Cache with block prefetch and DMA
EP1182570A3 (en) 2000-08-21 2004-08-04 Texas Instruments Incorporated TLB with resource ID field
EP1182568A3 (en) 2000-08-21 2004-07-21 Texas Instruments Incorporated TLB operation based on task-id
US6766433B2 (en) * 2001-09-21 2004-07-20 Freescale Semiconductor, Inc. System having user programmable addressing modes and method therefor
JP4166466B2 (ja) * 2001-12-19 2008-10-15 ソニー株式会社 無線通信システム及び無線通信方法、無線通信装置及びその制御方法、並びにコンピュータ・プログラム
US6799257B2 (en) * 2002-02-21 2004-09-28 Intel Corporation Method and apparatus to control memory accesses
US7143203B1 (en) * 2002-04-26 2006-11-28 Advanced Micro Devices, Inc. Storage device control responsive to operational characteristics of a system
US7146469B2 (en) * 2002-10-24 2006-12-05 Sony Corporation Method, apparatus, and system for improving memory access speed
JP4945053B2 (ja) 2003-03-18 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置、バスインターフェース装置、およびコンピュータシステム
WO2005003962A2 (de) * 2003-06-24 2005-01-13 Robert Bosch Gmbh Verfahren zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit sowie entsprechende prozessoreinheit
US7412581B2 (en) * 2003-10-28 2008-08-12 Renesas Technology America, Inc. Processor for virtual machines and method therefor
EP1736887A3 (fr) 2005-05-31 2009-04-22 Stmicroelectronics Sa Repertoire de pages memoire
KR100663864B1 (ko) * 2005-06-16 2007-01-03 엘지전자 주식회사 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US7516274B2 (en) 2005-11-15 2009-04-07 Sun Microsystems, Inc. Power conservation via DRAM access reduction
US7653789B2 (en) 2006-02-01 2010-01-26 Sun Microsystems, Inc. Multiprocessor system that supports both coherent and non-coherent memory accesses
US7882307B1 (en) 2006-04-14 2011-02-01 Tilera Corporation Managing cache memory in a parallel processing environment
US20080147977A1 (en) * 2006-07-28 2008-06-19 International Business Machines Corporation Design structure for autonomic mode switching for l2 cache speculative accesses based on l1 cache hit rate
US8601234B2 (en) 2007-11-07 2013-12-03 Qualcomm Incorporated Configurable translation lookaside buffer
US9244855B2 (en) 2007-12-31 2016-01-26 Intel Corporation Method, system, and apparatus for page sizing extension
US8639245B2 (en) * 2009-06-08 2014-01-28 Qualcomm Incorporated Method and apparatus for updating rules governing the switching of virtual SIM service contracts
US8719547B2 (en) * 2009-09-18 2014-05-06 Intel Corporation Providing hardware support for shared virtual memory between local and remote physical memory
KR20130002046A (ko) 2011-06-28 2013-01-07 삼성전자주식회사 멀티 코어를 포함하는 저장 장치의 전력 관리 방법
WO2013118188A1 (en) * 2012-02-10 2013-08-15 Hitachi, Ltd. Storage system and method thereof for migrating data with cache bypass
JP5734492B1 (ja) * 2014-05-08 2015-06-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11656874B2 (en) * 2014-10-08 2023-05-23 Nxp Usa, Inc. Asymmetrical processor memory architecture
US9858201B2 (en) 2015-02-20 2018-01-02 Qualcomm Incorporated Selective translation lookaside buffer search and page fault

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58200359A (ja) * 1982-05-18 1983-11-21 Sony Corp メモリ−選択回路
US5067077A (en) * 1983-09-22 1991-11-19 Fujitsu Limited Single chip microcomputer having unauthorized memory space access protection
JPH01134546A (ja) * 1987-11-19 1989-05-26 Nec Corp 演算処理装置
JPH07302222A (ja) * 1994-05-10 1995-11-14 Sanyo Electric Co Ltd 外部プログラムメモリを有するプロセッサ
US20040064655A1 (en) * 2002-09-27 2004-04-01 Dominic Paulraj Memory access statistics tool
CN1536494A (zh) * 2003-04-10 2004-10-13 联发科技股份有限公司 存取微处理器外部存储器的方法
CN1716227A (zh) * 2004-06-30 2006-01-04 富士通株式会社 操作装置及操作装置控制方法、程序和计算机可读介质
CN1908916A (zh) * 2005-08-01 2007-02-07 贺劲 一种基于新型存储层次结构的电子计算机
WO2007059085A2 (en) * 2005-11-15 2007-05-24 Montalvo Systems, Inc. Small and power-efficient cache that can provide data for background dma devices while the processor is in a low-power state
US20100293342A1 (en) * 2007-04-10 2010-11-18 Morfey Alistair G Data processing apparatus
CN101114207A (zh) * 2007-08-03 2008-01-30 东南大学 一种实现片上影子堆栈存储器的方法及其电路
US20110093654A1 (en) * 2009-10-20 2011-04-21 The Regents Of The University Of Michigan Memory control
WO2011112523A2 (en) * 2010-03-08 2011-09-15 Hewlett-Packard Development Company, L.P. Data storage apparatus and methods
JP2011186731A (ja) * 2010-03-08 2011-09-22 Brother Industries Ltd 電子回路、その制御方法及び画像形成装置
WO2013095559A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Power conservation by way of memory channel shutdown

Also Published As

Publication number Publication date
WO2016133682A1 (en) 2016-08-25
TWI617918B (zh) 2018-03-11
TW201643725A (zh) 2016-12-16
JP2018506122A (ja) 2018-03-01
EP3230875A1 (en) 2017-10-18
CN107209721B (zh) 2020-10-23
US9658793B2 (en) 2017-05-23
EP3230875B1 (en) 2021-03-31
US20160246534A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
EP3629165A1 (en) Accelerated resource allocation techniques
EP2805243B1 (en) Hybrid write-through/write-back cache policy managers, and related systems and methods
CN103597784B (zh) 用于动态地创建和服务便携式计算装置的交换结构内和跨所述交换结构的主装置-从属装置对的方法和系统
EP3690663A1 (en) Application cleaning method and apparatus, storage medium and electronic device
CN107209721A (zh) 对本地及非本地存储器的自适应存储器存取
CN104049712B (zh) 用于计算机系统的功率管理方法和系统
CN109284305A (zh) 一种数据的更新方法、装置及系统
CN107087053B (zh) 一种屏幕背光控制方法及移动终端
CN106030452B (zh) 计算系统的备用电源管理
CN108337358A (zh) 应用清理方法、装置、存储介质及电子设备
CN101467117B (zh) 通过多个功率总线在电路功能中节省功率
CN107209540A (zh) 对计算设备上的热修复进行管理
CN103930874A (zh) 使用经调度资源组转变通过对便携式计算装置的工作负载估计而节省功率
KR101868389B1 (ko) 선택적인 트랜슬레이션 룩어사이드 버퍼 탐색 및 페이지 오류
CN106528290A (zh) 移动终端的资源调度方法及移动终端
CN107071059A (zh) 分布式缓存服务实现方法、装置、终端、服务器及系统
CN109716292A (zh) 在块原子数据流架构中提供存储器相依性预测
CN109117242A (zh) 虚拟机垃圾回收调优方法、装置、电子设备及存储介质
CN107463435A (zh) 应用进程优先级管理方法、装置、存储介质及电子设备
CN109716293A (zh) 在基于处理器的系统中使用融合处理器核心执行分布式分支预测
CN104160346B (zh) 用于节能地控制设备的方法和装置
CN107943537B (zh) 应用清理方法、装置、存储介质及电子设备
CN101655734B (zh) 具省电状态控制的电脑与其控制方法
CN104077249A (zh) 运算处理设备、信息处理设备及控制信息处理设备的方法
CN108255282A (zh) 一种终端进程管理方法及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant