CN107209479A

CN107209479A - 用于控制表的操作的电子电路

Info

Publication number: CN107209479A
Application number: CN201680007173.3A
Authority: CN
Inventors: 菲利普·J·普尔; 马库斯·埃尔温·安嫩; 刘丹
Original assignee: Microdul AG
Current assignee: Microdul AG
Priority date: 2015-02-13
Filing date: 2016-02-15
Publication date: 2017-09-26
Anticipated expiration: 2036-02-15
Also published as: US20180032035A1; JP6668363B2; EP3256912A1; JP2018505415A; WO2016128578A1; US10353345B2; CN107209479B

Abstract

一种用于控制具有模拟指针(3)的表的操作的电子表电路，包括：集成电路(1)，其包括在连接至非易失性存储器的控制逻辑中实现的控制功能，该非易失性存储器包含要发送至寄存器和要发送至表的外围构件(3)的数据值；石英晶体(11)，其为集成电路(1)提供时钟基准频率；以及连接装置，其被布置为使外围构件控制器(21)、石英晶体(11)和处理器能够彼此传送与所述表的操作有关的数据。电子电路还包括具有与可编程存储器连接的处理器的微控制器(2)，其中，所述集成电路(1)包括接口(6)、所述微控制器(2)包括另一接口(26)并且微控制器(2)通过所述接口(6，26)与集成电路(1)连接以允许所述微控制器(2)与所述集成电路(1)间的数据的双向交换。

Description

用于控制表的操作的电子电路

技术领域

本发明涉及用于控制具有模拟指针的表的操作或者控制诸如LED、LCD或电子墨水的其他时间显示装置的操作的电子电路，还涉及在这样的电子电路中使用的集成电路。

背景技术

US 2009/135678(随后被公布为授权专利US8130596 B2)公开了一种用于控制表的操作的电子电路，该表包括用于与表的外围构件交互的处理器。该电路具有初始化装置,该初始化装置允许控制器提供表的外围构件的输入和输出和为表的外围构件提供输入和输出。根据该现有技术的一种方法允许将处理器从被动模式切换到主动模式，由此，主动模式允许处理器执行指令。处理器从表的至少一个外围构件接收中断信号，其中经由连接装置将所述信号发送至处理器；启动处理器，处理器执行与中断信号相关联的指令，并且一旦指令已经被执行，则将处理器再次置为被动模式或者置于待机模式以降低电子表电路的总电力消耗。一种强制性的外围构件是用来执行表功能，驱动指针或者是提供时间的数字显示的系统。

US2013/0303087A1公开了一种将不同的通信元件组合的连接设备平台。该公开内容提及了该连接设备平台包括提供对不同媒体的特别是无线访问的智能表、连接的音乐播放器、智能电话、平板电脑和电子书阅读器。该文献指出智能表正在减少由额外的无线电链路所消耗的电力并且将使得智能表能够使用硬币电池。这些表通常具有丰富的接口并且在表的表面上显示文本。这些设备的用户经常抱怨由于设备的尺寸小而使他们不能读取文本，数字显示不是很优雅，以及他们更喜欢模拟表。该现有技术的图3结合了传统的模拟指针和模拟机芯后的数字显示。

US5,289,452提供了不需要处理器介入的作用于表的外围构件的初始化装置。

EP2541347A2公开了一种具有两个电源域的电子计时电路。通过对应的一个电源将电力提供至每个电源域。针对每个电源域复制计时寄存器。如果计时寄存器中的一个被修改或者如果电源中的一个被关闭并且随后又被打开，则在电源域之间同步计时寄存器。针对系统，计时电路使用单片硅片。复制寄存器以节省电力。然而，每次微处理器唤醒时，微控制器都同步并设置寄存器，其中这个动作会消耗额外的电力。此外，该文献涉及实时时钟RTC。实时时钟不具有电机或电机驱动器并且不是能够驱动表机芯的芯片。

US5,045,988描述了一种隔离的可调频率交流AC逆变器控制，包括参考地电位的低电压微控制器和通过包括光隔离设备的串行数据链路耦合至微控制器的波形发生器。波形发生器在逆变器的直流DC源的负母线电位处浮动。波形发生器在微计算机的控制下产生用于逆变器的开关信号。波形发生器、串行通信电路以及其他支持电路都是单个专用集成电路的一部分。

US 6,047,380涉及用于使用I²C电路和中断的微处理器的微控制器唤醒功能，其中微控制器接收该中断，而该发明通常不用在表芯片中。

发明内容

基于该现有技术，考虑到在正常表操作期间更少的电池电力消耗同时灵活地提供对各种外围功能的支持，本发明的目的是提供一种用于控制具有模拟指针的表或者其他显示装置的改进电子表电路。虽然这里所描述的电路控制模拟指针，但也可以让它基于LED、LCD或者电子墨水控制时间显示的另一种形式。

根据本发明的实施方式的用于控制具有模拟指针的表的操作的电子表电路包括：包括控制功能的第一集成电路(ASIC)，该控制功能在连接至非易失性存储器的控制逻辑中实现，该非易失性存储器包含要发送至寄存器的数据值，其中，所述数据值限定需要的定时和功能参数；石英晶体，其为ASIC提供时钟基准频率；和连接装置，其被布置用于使得寄存器、非易失性存储器和逻辑能够传送与所述表以及驱动器的操作有关的数据值，驱动器驱动表指针或其他低功率表功能，例如闹钟。

电子电路包括：包括控制功能的第一集成电路，该控制功能在与包括一次性可编程(OTP)存储器的非易失性存储器连接的控制逻辑中实现，该非易失性存储器包含要发送至寄存器的数据值；外围构件和连接至所述外围构件的外围构件驱动器，其中，外围构件驱动器被配置为与表的外围构件交互；石英晶体，其为第一集成电路提供时钟基准频率；以及连接装置，其被布置成使得外围构件驱动器、石英晶体、非易失性存储器和控制逻辑能够彼此传送与所述表的操作有关的数据；其中，电子表电路还包括作为第二集成电路的微控制器，其中与包括连接至可编程存储器的微处理器的第一集成电路分开地设置该微控制器，其中，第一电子电路和微控制器均包括可读写寄存器，其中，所述第一集成电路包括接口，所述微控制器包括另一接口并且微控制器通过所述接口与第一集成电路连接，所述接口允许在微控制器与第一集成电路之间进行要从所述寄存器读取的数据和要写入所述寄存器的数据的双向交换。

根据本发明的解决方案避免了使用处理器或CPU或微控制器，但却具有自主的非CPU的解决方案。优点特别在于以下事实：用该解决方案可以使用任何额外的微控制器，虽然如此，普通表功能也能够在最低电力消耗下实现。

接口可以是串行接口，特别是I²C或者SPI接口。也可以是并行接口。I²C接口的优点是通过SCL和SDA连接的具有减少空间需求的简单连接。

第一集成电路的非易失性存储器可以由OTP(一次性可编程)存储器组成。在接口的框架下，逻辑还具有可重写寄存器。

第一电子电路以及微控制器包括用于各个接口的可读写寄存器，特别是用于发送数据和/或时间信息的接口。这个信息特别是可以用于根据来自微控制器的指令在第一电子电路中设置数据和/或时间和/或反之亦然，即，这个信息可以被用于根据来自第一电子电路的指令在微控制器中设置数据和/或时间。该信息还可以包括用于闹钟和/或其他功能的数据。

微控制器和第一电子电路的接口可以连接至用于另外的智能表相关功能、温度、GPS定位、GSM或bluetooth相关功能的另外的外围构件。

此外，电子表电路可以包括条件控制装置，该条件控制装置能够直接地作用于微控制器，尤其是能够作为输出到微控制器的用户关联按钮或传感器。这样的传感器可以经由阈值基于以下信号来提供输出信号：例如充电状态的电池相关信号、例如基于表盘照明的光输入相关信号或者温度相关输入信号。传感器的这个信号是触发信号。这样的触发信号于是影响条件控制装置以作用于微控制器。

额外的条件控制装置还可以包括经由接口从第一集成电路发送至微控制器的指令。将控制装置提供为尤其是第一集成电路内的唤醒指令。

由条件控制装置发出的信号适于将微控制器置于睡眠模式或者唤醒微控制器。

本发明还包括一种集成电路，其包括控制功能，该控制功能在连接至非易失性存储器的控制逻辑中实现，该非易失性存储器包含要被发送至寄存器的数据值和要被发送至外围构件驱动器以与使用上述电子表电路的表的外围构件交互的数据值。

本发明的更多实施方式在从属权利要求中主张。

US 2009/135678使用具有初始化装置的电子表电路来初始化所述控制器，并且使得所述控制器能够独立于处理器和/或非易失性存储器来执行操作，其中能够在无处理器动作的情况下通过发送数据而作用于外围构件控制器以初始化所述控制器。没有说明现有技术的CPU控制什么；而在本发明中，使用独立芯片并且使用芯片中的OTP完成初始化。在另一实施方式中还可以由例如Bluetooth RF芯片中的微控制器的独立微控制器初始化所述独立芯片。

EP 2541347A2提供了重复的寄存器。根据本发明的ASIC具有始终打开的多个单寄存器。然而，由于ASIC在大部分功能中是已知表芯片外加授权了对所述寄存器的访问，因此电力消耗低。

附图说明

下面参考附图描述本发明的优选实施方式，附图是为了说明本发明的优选实施方式的目的而不是限制本发明的目的。在附图中，

图1说明了根据本发明的实施方式的连接的表ASIC系统；

图2示出了根据本发明的实施方式的连接的表集成电路；以及

图3是根据本发明的实施方式的串行接口的信号与时间关系图。

具体实施方式

图1说明了根据本发明的实施方式的连接的表ASIC系统。连接的表ASIC 1驱动标准的模拟表机芯3。模拟机芯的功能能力包括但不限于亚秒级的显示，诸如十分之一秒、秒、分钟、小时、潮汐、月相以及闹钟。典型的表ASIC包括连接至外部石英晶体11的用于生成32’768Hz时钟的振荡器以及内部电路，其中基于由所述电路在表ASIC内生成的频率在针对表机芯电机的连接21上提供精确定时的驱动电流。

连接的表ASIC 1还具有接口6，接口6允许它的寄存器16被诸如微控制器2的外部设备读取和写入。接口6还可以连接至其他设备4以启用另外的功能。

所示的接口6是行业中公知的I²C串行接口。也可以使用其他接口例如SPI(其是另一种串行接口)或者并行接口，但是串行接口具有更少连接的优点，并且这对保持小的表模块面积是重要的。

照例，SDA涉及串行数据线并且SCL涉及串行时钟线。通常的具有100千比特/秒或400千比特/秒的传输速率的7位或10位地址空间足够用于时间和数据相关信息的传输。

在微控制器侧提供另一接口26，该接口必须与ASIC上的接口相同。

取决于ASIC内使用的接口6的类型，诸如SPI或并行接口的其他接口26也可以与ASIC的接口6结合使用。微控制器2的接口26允许它的寄存器36被ASIC 1读取和写入。接口26也可以连接至其它设备4以启用另外的功能。

系统优选地由1.5V的硬币型电池5供电。电池正极5用电源线15和25与连接的表ASIC 1以及微控制器2连接。

微控制器2是通常包含处理器核、存储器以及可编程输入/输出外围设备的通用可编程设备。微控制器2具有唤醒单元14，并且能够被用户用外部按钮或传感器24唤醒或者经由串行接口6被连接的表ASIC系统1唤醒。在接口26与唤醒单元14之间则存在连接。微控制器2还可以自己关闭或者被用户用另一外部按钮或传感器24关闭，或者可以经由串行接口6被连接的表ASIC系统1关闭。在这样的关闭之后，微控制器2处于睡眠模式并且消耗最小电力。

图2中示出的连接的表ASIC系统1包括ASIC 100、串行接口118(在这种情况下是I²C接口102，但是也可以是SPI或其他集成电路接口)、32’768Hz的石英晶体117、用于秒的电机114和用于日期的115，以及用于驱动除了电机以外的功能(例如，用于闹钟的压电电子蜂鸣器)的辅助输出116。

ASIC 100包括：32’768Hz的振荡器101；I²C接口102；非易失性一次性可编程(OTP)存储器103；用于不同表参数的寄存器104；用于调整时间精度的禁止寄存器105；用于将32’768Hz的石英频率分频成用于作为表的操作的几个合适的频率的分频器链106；包含显示的时间值的显示计数器107；包含以秒、分钟、小时、日、月和年(包括关于闰年的信息)表示的实际时间值的基准时间计数器日历108；存储用于闹钟的时间值的闹钟计数器109；控制所有逻辑操作的逻辑块110；用于秒针的电机驱动电路111；用于日期的电机驱动电路112；以及驱动用于其他功能的输出的辅助驱动电路113。非易失性存储器可以包括一次性可编程(OTP)存储器或由一次性可编程(OTP)存储器组成。

图1中的电机驱动器111、112作为说明被示出。如果需要的话，可以添加或者替换额外的电机驱动器。例如，可以添加额外的驱动器以驱动用于计时表的额外的电机。连接的表的构思允许经由I²C接口118通过来自控制器的通信使用OTP设置或者经由表寄存器104设置如电机脉冲宽度、占空比和周期的电机参数。

如图2所示，连接的表的集成电路还可以具有添加至诸如闹钟驱动器或振动器驱动器功能的其他输出116。

I²C接口102允许外部控制器读取和写入表寄存器104和计数器。表闹钟时间计数器109能够触发I²C线上的中断，该中断可用于唤醒图1中的控制器2，进而可以唤醒其他部件例如RF链路(例如蓝牙)或传感器(例如振动器传感器)以启用不同的智能功能，也可以在微控制器2的I²C接口26上寻址该中断。

图3示出了根据本发明的实施方式的串行接口的中断信号与时间关系的图。为了标识I²C总线上的中断，连接的表ASIC100表现的像具有限制功能的I²C主机。通过发送开始状态201并且在时间t_D-STASTO后紧跟着发送停止状态202来用信号传送中断。这在图3中说明。可以不支持另外的I²C主机能力，但这不是强制性的。但是可以将I²C主机能力限制成所提及的I²C主机能力。

表机芯包含集成电路1或100、石英晶体11或117以及用于实现石英表的所有必需的机械特征件。使用如上所述的连接的表ASIC 1使得控制器2能够经由ASIC的相关联的寄存器内容从表机芯3或114或115读取精确的时间或者在表机芯中设置精确的时间。如上所述的连接的表ASIC 1使得控制器2能够在表机芯中设置稍后可以用于唤醒所述控制器2的闹钟。换句话说，主动微控制器2计算用于它对外围构件的下一步动作的设置时间，并且将该时间作为唤醒信号经由串行总线发送至ASIC 1，ASIC 1接收该时间并且被编程为使用该信号在适当的时候唤醒微控制器。另外，微控制器2自动地关闭或——更安全地——ASIC 1对作为唤醒信号的时间的接受被用来通过串行总线将关闭信号发回到微控制器2。这样的功能的示例可以与GSM基站或用于确定位置的GPS单元联系。

由于控制器2通常使用远多于表的“表部件”的电力(例如，控制器2会消耗大概几个微安，而具有驱动器的连接的表ASIC会消耗大概小于一百纳安)，通过在不需要控制器2的时候关闭控制器2可以节省来自电池5的电力。可以借助按钮通过线24打开或关闭控制器2或者通过来自连接的手表ASIC 1的中断经由串行接口6和26打开或关闭控制器2。表机芯可以以与普通石英表相当的电力消耗率连续地操作。

这具有以下优点：

1)当“智能”功能被禁用时，“智能表”或“智能可穿戴设备”的制造者保留表功能。

2)在不需要时，可以通过关闭“智能”功能来降低“智能表”或“智能可穿戴设备”的电力消耗。

3)标准的表机芯已经被研发了很多年以使得实现有吸引力且时尚的设计。“智能”功能可以集成到已经被认为是时尚的设计中。

4)标准的表机芯防水深度达指定水深。

5)连接的表机芯能够借助于允许“智能”功能在预定时间有效地唤醒自己的中断来打开“智能”功能。可替代地，用户可以在需要的时候使用按钮打开控制器。

6)可以使用连接的表来显示或用信号通知智能功能。例如可以是：计步数、计睡眠小时数、指南针、用于来电的振动“静音”闹钟、自动时区调整、气压计以及温度计。

7)系统不限于特定的微控制器2。由于ASIC 1是独立芯片，用户可以自由选择他希望的控制器的类型。

8)连接的表ASIC 1具有以下优点：可以使用非易失性存储器将其配置为独立的表ASIC；或者可以将其配置为控制器以及在需要的时候将其配置为使用控制器。这给制造商提供了灵活性并且削减了其库存中必须具有的ASIC的数量。

9)所描述的连接的表ASIC还具有以下优点：能够驱动日期使得在月的开始/结束时显示正确的日的数字，因为月和年信息是可用的。例如这可以使用用于日期显示的独立电机来实现。

附图标记

1 连接的表ASIC 103 OTP

2 微控制器 104 表寄存器

3 模拟表机芯 105 禁止寄存器

4 另一功能单元 106 分频器

5 电池 107 显示计数器

6 I²C接口 108 基准时间计数器

11 石英晶体 109 闹钟时间计数器

14 唤醒单元 110 逻辑块

15 电源线 111 电机驱动器秒

16 寄存器 112 电机驱动器日期

21 表机芯连接 113 电机驱动器辅助系统

24 唤醒线 114 电机秒

25 电源线 115 电机日期

26 I²C接口 116 辅助电机

36 寄存器 201 开始信号时间

100 连接的表ASIC 202 停止信号时间

101 32kHz振荡器

102 I²C接口

Claims

1.一种用于控制表机芯(3；114，115)的操作的电子表电路，包括：

包括控制功能的第一集成电路(1；100)，所述控制功能在与包括OTP存储器的非易失性存储器连接的控制逻辑中实现，所述非易失性存储器包含要被发送至寄存器(104，105，108和109)的数据值，

外围构件(3；114，115，116)和连接至所述外围构件(3；114，115，116)的外围构件驱动器(21；111，112)，其中，所述外围构件驱动器(21；111，112)被配置成与所述表的所述外围构件(3；114，115，116)交互，

石英晶体(11；117)，为所述第一集成电路(1；100)提供时钟基准频率，以及

连接装置，被布置用于使得所述外围构件驱动器(21；111，112)、所述石英晶体(11；117)、所述非易失性存储器和所述控制逻辑能够彼此传送与所述表的操作有关的数据；

其中，所述电子表电路还包括：作为第二集成电路的微控制器(2)，其中，与包括连接至可编程存储器的微处理器的所述第一集成电路分开地设置所述微控制器(2)，其中，所述第一电子电路(1；100)和所述微控制器(2)包括可读写寄存器(16；36)，其中，所述第一集成电路(1；100)包括接口(6)，所述微控制器(2)包括另一接口(26)并且所述微控制器(2)通过所述接口(6和26)与所述第一集成电路(1；100)连接，所述接口(6和26)允许在所述微控制器(2)与所述第一集成电路(1；100)之间进行要从所述寄存器(16；36)读取的数据和要写入所述寄存器(16；36)的数据的双向交换。

2.根据权利要求1所述的电子表电路，其中，所述接口(6；26)是串行接口，特别是I²C接口。

3.根据权利要求1或2所述的电子表电路，其中，所述第一集成电路的所述非易失性存储器由OTP存储器组成。

4.根据权利要求1至3中任一项所述的电子表电路，其中，用于所述接口(6；26)的所述可读写寄存器(16；36)被设置用于发送数据和/或时间信息，特别是用于根据来自所述微控制器(2)的指令在所述第一集成电路(1；100)中设置或读取数据和/或时间。

5.根据权利要求1至4中任一项所述的电子表电路，其中，所述接口(6；26)连接至用于另外的智能表相关功能的另外的外围构件(4)。

6.根据权利要求1至5中任一项所述的电子表电路，其中，所述电子表电路还包括能够直接地作用(24)于所述微控制器(2)的条件控制装置，所述条件控制装置特别是能够作为用户关联按钮或传感器输出，其中，所述传感器能够可选地提供物理转换信号，例如电池相关触发信号、光输入相关触发信号或者温度相关触发信号。

7.根据权利要求1至5中任一项所述的电子表电路，其中，所述电子表电路还包括能够根据经由所述接口(6；26)从所述第一集成电路(1；100)发送至所述微控制器(2)的指令而作用于所述微控制器(2)的条件控制装置。

8.根据权利要求6或7所述的电子表电路，其中，所述条件控制装置的所述信号被配置成将所述微控制器(2)置于睡眠模式或者唤醒所述微控制器(2)。

9.一种用于表的电子表电路的集成电路(1；100)，包括控制功能，所述控制功能在与包括OTP存储器的非易失性存储器连接的控制逻辑中实现，所述集成电路还包括接口(6；102)和可读写寄存器(16；104，105，108和109)，其中，所述非易失性存储器包含要发送至所述寄存器(16；104，105，108和109)的数据值和要发送至所述表的外围构件(3；114，115，116)的外围构件驱动器(21；111，112)的数据值，以及，被设置为允许通过所述接口(2)和要与根据权利要求1至8中的任一项所述的电子表电路结合使用的所述表的独立的微控制器(2)的关联接口(36)进行要从所述寄存器(16)读取的数据和要写入所述寄存器(16)的数据的双向交换。

10.根据权利要求9所述的集成电路，其中，所述接口(6)是串行接口，特别是I²C接口。

11.根据权利要求9或10所述的集成电路，其中，所述第一集成电路的所述非易失性存储器由OTP存储器组成。