CN107195596B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107195596B
CN107195596B CN201710149951.9A CN201710149951A CN107195596B CN 107195596 B CN107195596 B CN 107195596B CN 201710149951 A CN201710149951 A CN 201710149951A CN 107195596 B CN107195596 B CN 107195596B
Authority
CN
China
Prior art keywords
substrate
semiconductor device
substrate side
conductive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710149951.9A
Other languages
English (en)
Other versions
CN107195596A (zh
Inventor
班文贝
欧坤锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Inc
Original Assignee
Amkor Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amkor Technology Inc filed Critical Amkor Technology Inc
Priority to CN202310741869.0A priority Critical patent/CN116779558A/zh
Publication of CN107195596A publication Critical patent/CN107195596A/zh
Application granted granted Critical
Publication of CN107195596B publication Critical patent/CN107195596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体装置。一种半导体装置，包括：基板，其包括：第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面；中央图案，其在所述第一基板侧面被露出；多个导电贯孔，其连接至所述中央图案并且在所述第二基板侧面被露出；以及边缘图案，其在所述周边基板侧面被露出并且完全地环绕所述基板来延伸；以及半导体晶粒，其耦接至所述第一基板侧面。

Description

半导体装置
技术领域
本发明有关于半导体装置。
背景技术
目前的半导体装置以及其制造方法例如在产生薄型封装上是不足的，其可能会在边缘处遭受到碎裂。现有及传统的方式的进一步限制及缺点对于具有此项技术的技能者而言，透过此种方式与如同在本申请案的其余部分中参考图式所阐述的本发明内容的比较将会变成是明显的。
发明内容
此发明内容的各种特点是提供一种具有强化的边缘保护的薄型半导体装置、以及一种制造其的方法。例如且在无限制下，此发明内容的各种特点提供一种包括一具有一边缘保护的区域的基板的薄型半导体装置、以及一种制造其的方法。
一种半导体装置，包括：基板，其包括：第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面；第一导电层，其在所述第一基板侧面并且包括在所述第一基板侧面的中央图案、以及在所述第一基板侧面而且在所述周边基板侧面的第一边缘图案；以及第二导电层，其在所述第二基板侧面并且电连接至所述第一导电层；半导体晶粒，其包括第一晶粒侧面、与所述第一晶粒侧面相反并且耦接至所述第一基板侧面的第二晶粒侧面、以及多个延伸在所述第一晶粒侧面与所述第二晶粒侧面之间的周边晶粒侧面；以及导电的互连结构，其将所述半导体晶粒电连接至所述中央图案；囊封体，其在所述第一基板侧面上并且至少覆盖所述周边晶粒侧面。进一步地，所述半导体装置包括囊封体，所述囊封体在所述第一基板侧面上并且至少覆盖所述周边晶粒侧面。进一步地，其中所述第二导电层包括导电贯孔，其从所述第一导电层直接延伸至所述第二基板侧面。进一步地，其中所述第一导电层以及所述第二导电层中的一层是直接电镀在所述第一导电层以及所述第二导电层中的另一层上。进一步地，其中所述第一边缘图案包括所述第一导电层的连续的带，其覆盖所述第一基板侧面的整个周边。进一步地，其中所述第二导电层包括在所述周边基板侧面的第二边缘图案。进一步地，其中所述周边基板侧面中的至少一个是完全由所述第一边缘图案以及所述第二边缘图案所构成。进一步地，其中所述第二边缘图案具有不同于所述第一边缘图案的横向的宽度。进一步地，其中所述第二边缘图案比所述第一边缘图案较厚的。进一步地，其中所述第一导电层包括连接器图案，其连接所述中央图案以及所述第一边缘图案。
一种半导体装置，包括：基板，其包括：第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面；中央图案，其在所述第一基板侧面被露出；多个导电贯孔，其连接至所述中央图案并且在所述第二基板侧面被露出；以及边缘图案，其在所述周边基板侧面被露出并且完全地环绕所述基板来延伸；以及半导体晶粒，其耦接至所述第一基板侧面。进一步地，其中所述边缘图案包括多个在所述周边基板侧面的导电层。进一步地，其中所述边缘图案包括：第一导电层，其在所述周边基板侧面并且具有第一宽度；以及第二导电层，其在所述周边基板侧面并且具有不同于所述第一宽度的第二宽度。进一步地，所述半导体装置包括连接图案，所述连接图案包括多个将所述边缘图案连接至所述中央图案的接地线路的线路。进一步地，所述半导体装置包括单一连续的层的模制材料，所述模制材料覆盖以下的每一个的至少一侧表面：所述中央图案、所述多个导电贯孔、以及所述边缘图案。进一步地，其中所述边缘图案在所述基板的整个周边周围形成连续的导电的带。
一种半导体装置，包括：基板，其包括：第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面；第一导电层，其在所述第一基板侧面并且包括：在所述第一基板侧面的中央图案；以及边缘图案的第一部分，其在所述第一基板侧面并且在所述周边基板侧面；以及第二导电层，其在所述第二基板侧面并且包括：导电贯孔，其在所述第二基板侧面并且连接至所述中央图案；以及所述边缘图案的第二部分，其在所述第二基板侧面而且在所述周边基板侧面，并且连接至所述边缘图案的所述第一部分；以及半导体晶粒，其耦接至所述第一基板侧面。进一步地，其中所述第一导电层及第二导电层中的一层是直接电镀在所述第一导电层及第二导电层中的另一层上。进一步地，其中所述基板包括单一连续的介电层，其围绕所述第一导电层及第二导电层的侧表面。进一步地，其中所述周边基板侧面中的至少一个是完全由所述边缘图案所构成。
附图说明
图1是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图2是描绘一种制造图1的范例的半导体装置的范例的方法的流程图。
图3A至3K是描绘在图2中所示的范例的方法的各种特点的横截面图。
图4是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图5是描绘一种制造图4的范例的半导体装置的方法的各种特点的横截面图。
图6是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图7是描绘一种制造图6的范例的半导体装置的方法的各种特点的横截面图。
图8是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图9是描绘一种制造图8的范例的半导体装置的方法的各种特点的横截面图。
图10是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图11是描绘一种制造图10的范例的半导体装置的方法的各种特点的横截面图。
图12是描绘一种制造图10的范例的半导体装置的方法的各种特点的横截面图。
图13是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图14是描绘一种制造图13的范例的半导体装置的方法的各种特点的横截面图。
图15是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图16是描绘一种制造图15的范例的半导体装置的方法的各种特点的横截面图。
图17是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
图18是描绘一种制造图17的范例的半导体装置的方法的各种特点的横截面图。
具体实施方式
以下的讨论是通过提供本发明内容的例子来呈现本发明内容的各种特点。此种例子并非限制性的，并且因此本揭露内容的各种特点的范畴不应该是必然受限于所提供的例子的任何特定的特征。在以下的讨论中，这些措辞“例如”、“譬如”以及“范例的”并非限制性的，并且大致与“举例且非限制性的”、“例如且非限制性的”、及类似者为同义的。
如同在此所利用的，“及/或”是表示在表列中通过“及/或”所加入的项目中的任一个或多个。举例而言，“x及/或y”是表示这三个元素的集合{(x)、(y)、(x,y)}中的任一元素。换言之，“x及/或y”是表示“x及y中的一或两者”。作为另一例子的是，“x、y及/或z”是表示这七个元素的集合{(x)、(y)、(z)、(x,y)、(x,z)、(y,z)、(x,y,z)}中的任一元素。换言之，“x、y及/或z”是表示“x、y及z中的一或多个”。
再者，如同在此所利用的，该术语“在…上”是表示“在…上”以及“直接在…上”(例如，没有介于中间的层)两者。再者，该术语“在…之上”是表示“在…之上”以及“直接在…之上”两者，并且该术语“上方”是表示“上方”以及“正上方”两者。再者，该术语“在…之下”是表示“在…之下”以及“直接在…之下”两者，并且该术语“下方”是表示“下方”以及“正下方”两者。此外，该术语“在…之间”将会在文件中被利用来表示“在…之间”以及“在…之间唯一的项目”。
在此所用的术语只是为了描述特定例子的目的而已，因而并不欲限制本发明内容。如同在此所用的，单数形也包含复数形，除非上下文另有清楚相反的指出。进一步将会理解到的是，当该些术语“包括”、“包含”、“具有”、与类似者用在此说明书时，其指明所述特点、整数、步骤、操作、组件及/或构件的存在，但是并不排除一或多个其它特点、整数、步骤、操作、组件、构件及/或其群组的存在或是添加。
将会了解到的是，尽管该些术语第一、第二等等可被使用在此以描述各种的组件，但是这些组件不应该受限于这些术语。这些术语只是被用来区别一组件与另一组件而已。因此，例如在以下论述的一第一组件、一第一构件或是一第一区段可被称为一第二组件、一第二构件或是一第二区段，而不脱离本发明内容的教示。类似地，各种例如是“上方”、“下方”、“侧边”与类似者的空间的术语可以用一种相对的方式而被用在区别一组件与另一组件。然而，应该了解的是构件可以用不同的方式加以定向，例如一半导体装置可被转向侧边，因而其“顶”表面是水平朝向的，并且其“侧”表面是垂直朝向的，而不脱离本揭露内容的教示。
在图式中，各种的尺寸(例如，层厚度、宽度等等)可能会为了举例说明的清楚起见而被夸大。此外，相同的组件符号被利用以透过各种例子的讨论来指称相似的组件。
根据此发明内容的各种特点，半导体装置可被形成为包括一基板，所述基板则是由一金属图案(例如，铜等等)所形成的，所述金属图案由一介电材料(例如，一模制材料等等)所围绕。所述金属图案例如可以包括一边缘图案部分，其保护所述介电材料的边缘，并且也可以提供电磁干扰(EMI)保护给所述基板。
此发明内容的各种特点例如是提出一种半导体装置，其包含一基板，所述基板具有一第一基板侧面、一与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面。所述基板还可包含一第一导电层，其包括一在所述第一基板侧面的中央图案、以及一在所述第一基板侧面而且在所述周边基板侧面的第一边缘图案。所述基板还可包含一第二导电层，其在所述第二基板侧面并且电连接至所述第一导电层。所述第一导电层以及所述第二导电层例如可以直接被形成在彼此上。所述半导体装置可以进一步包含一半导体晶粒，其包括一第一晶粒侧面、一与所述第一晶粒侧面相反并且耦接至所述第一基板侧面的第二晶粒侧面、以及多个延伸在所述第一晶粒侧面与所述第二晶粒侧面之间的周边晶粒侧面。所述半导体装置还可包含一导电的互连结构，其将所述半导体晶粒电连接至所述中央图案；以及一囊封体，其在所述第一基板侧面上并且至少覆盖所述周边晶粒侧面。此发明内容的各种特点还提出一种用于制造此种半导体装置的方法。
此发明内容的各种特点例如是提出一种半导体装置，其包含一基板，所述基板具有一第一基板侧面、一与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面。所述基板还可包含一中央图案，其在所述第一基板侧面被露出；多个导电贯孔，其连接至所述中央图案并且在所述第二基板侧面被露出；以及一边缘图案，其在所述周边基板侧面被露出并且围绕所述基板。所述半导体装置还可包含一半导体晶粒，其耦接至所述第一基板侧面。此发明内容的各种特点还提出一种用于制造此种半导体装置的方法。
此发明内容的各种特点例如是提出一种半导体装置，其包含一基板，所述基板具有一第一基板侧面、一与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面。所述基板还可包含一第一导电层，其在所述第一基板侧面并且包含一在所述第一基板侧面的中央图案；以及一边缘图案的一第一部分，其在所述第一基板侧面并且在所述周边基板侧面。所述基板可以额外包含一第二导电层，所述第二导电层在所述第二基板侧面并且包含一导电贯孔，其在所述第二基板侧面并且连接至所述中央图案；以及所述边缘图案的一第二部分，其在所述第二基板侧面而且在所述周边基板侧面，并且连接至所述边缘图案的所述第一部分。所述半导体装置可以进一步包含一半导体晶粒，其耦接至所述第一基板侧面。此揭露内容的各种特点还提出一种用于制造此种半导体装置的方法。
此发明内容的各种特点是提出一种半导体装置，其包含一基板，所述基板具有一形成在其的一第一表面的图案区域；以及一穿通区域，其连接至所述图案区域并且延伸至一与所述第一表面相反的第二表面。所述基板还可包含一由一种金属所做成的边缘区域，所述边缘区域是沿着多个设置在所述基板的所述第一表面与所述第二表面之间的侧表面的周边而被形成。所述半导体装置还可包含一半导体晶粒，其被形成在所述基板的所述第一表面之上；一导电的连接构件，其将所述基板以及所述半导体晶粒彼此电连接；以及一或多个囊封体，其是被形成在所述基板的所述第一表面上并且围绕所述半导体晶粒以及所述导电的连接构件。此发明内容的各种特点还提出一种用于制造此种半导体装置的方法。
所述边缘区域例如可以沿着所述基板的侧表面的周边一体地(例如，以一连续的带或是条)加以形成、或是可以利用多个沿着所述基板的侧表面的周边被配置的图案而被形成。所述边缘区域例如可以利用和所述基板的图案区域相同的厚度来加以形成。所述边缘区域例如可以延伸在所述基板的一厚度方向上。所述边缘区域例如可以包含一具有和所述图案区域相同的厚度的第一区域；以及一第二区域，其延伸在一从所述第一区域穿过所述基板的厚度的方向上。所述第一区域的宽度例如可以是不同于所述第二区域的宽度。所述边缘区域例如可以进一步在所述基板的第一及/或第二表面被露出。所述边缘区域例如可以在所述基板的整个侧表面被露出。所述边缘区域例如可以是耦接至所述半导体装置的一或多个接地端子。
所述半导体装置可以进一步包含一或多个从所述边缘区域延伸至所述图案区域的连接区域。所述连接区域例如可以具有和所述图案区域相同的厚度。所述连接区域例如可以从所述边缘区域的一部分(例如，一内部侧面)朝向所述图案区域延伸。所述半导体装置例如可以是经由所述连接区域来连接，以提供一接地或参考信号至所述边缘区域。
此发明内容的各种特点提出一种半导体装置，其包含一基板，所述基板包含一图案区域，其被形成在其的一第一表面；以及一穿通区域，其连接至所述图案区域并且延伸至一与所述第一表面相反的第二表面。所述半导体装置还可包含一半导体晶粒，其被形成在所述基板的所述第一表面之上；一导电的连接构件，其将所述基板以及所述半导体晶粒彼此电连接；以及一囊封体，其被形成在所述基板的所述第一表面上，以围绕所述半导体晶粒以及所述导电的连接构件。所述基板例如可以进一步包含一边缘区域，其是沿着一设置在所述第一表面与所述第二表面之间的侧表面的周边而被形成，其中边缘区域是连接至一接地或参考信号端子。此发明内容的各种特点还提出一种用于制造此种半导体装置的方法。
此发明内容的各种特点提出一种制造一半导体装置的方法，其中所述方法包含在一载体的一表面上形成一图案区域以及一对应于一待被锯开的线的锯开区域；形成一从所述图案区域的至少一部分突出的导电的穿通区域；在所述载体的所述一表面上形成一模制区域；通过移除所述载体以形成一基板(或是其面板)；将一半导体晶粒接合至所述基板的一表面；形成一囊封体以围绕所述半导体晶粒；以及通过沿着所述锯开线锯开(或者是单粒化)以分开所述基板以及囊封体。此发明内容的各种特点还提出一种产生自此种方法(例如是在所述方法的各种阶段及/或在所述方法的完成时)的半导体装置。
所述锯开区域例如可以是由和所述图案区域相同的金属所形成的。所述锯开区域例如可以被形成具有和所述图案区域相同的高度(例如是在所述载体之上)、或是可被形成具有和所述穿通区域相同的高度。所述锯开区域例如可以包含一具有和所述图案区域相同的高度的第一区域、以及一从所述第一区域突出的第二区域。所述第一区域的宽度例如可以是不同于所述第二区域的宽度。所述锯开例如可以沿着所述锯开区域的中心来加以执行。一从所述锯开区域延伸至所述图案区域的连接区域也可被形成。
本发明内容的各种范例的特点现在将会在所附的图式的背景下加以呈现。
图1是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。
所述范例的半导体装置100例如可以包括一基板110、一半导体晶粒120、一导电的连接构件130、一囊封体140、以及一导电球体150。
所述范例的基板110例如可以包括一第一基板侧面(例如，一顶端侧面)、一与所述第一基板侧面相反的第二基板侧面(例如，一底部侧面)、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面(例如，横向的侧面)。
所述范例的基板110例如可以包括一在所述第一基板侧面的中央图案111(例如，一导电的图案)。所述中央图案111在此也可以被称为一图案区域111。例如，所述中央图案111(例如，其一第一或顶端侧面)可以在所述第一基板侧面被露出。所述中央图案111的第一(或顶端)侧面例如可以是与所述第一基板侧面共平面的，但是也可以在各种的范例实施方式中从所述第一基板侧面延伸及/或凹陷在所述第一基板侧面中。如同在此论述的，所述中央图案111的各种侧面(例如，横向的侧面、一底部侧面的全部或是至少一部分、等等)可以被所述介电材料或介电层114所覆盖，而所述中央图案111的第一侧面(例如，顶端侧面)从所述介电层114被露出。
所述中央图案111例如可以包括一导电层(例如，一金属层、一铜层、等等)或是其一部分。所述半导体晶粒120例如可以在所述中央图案111之上被安装至所述基板110，并且电连接至所述中央图案111。
所述范例的基板110例如可以包括一在所述第二基板侧面的导电贯孔112。所述导电贯孔112在此也可以被称为一穿通部分。例如，所述导电贯孔112(例如，其一第二或底部侧面)可以在所述第二基板侧面被露出。所述导电贯孔112的第二(或是底部)侧面例如可以是与所述第二基板侧面共平面的，但是在各种的范例实施方式中还可以从所述第二基板侧面延伸、及/或凹陷在所述第二基板侧面中。如同在此论述的，所述导电贯孔112的各种侧面(例如，横向的侧面、一顶端侧面的全部或是至少一部分等等)可以被所述介电层114所覆盖，而所述导电贯孔112的第二侧面(例如，底部侧面)从所述介电层114被露出。
所述导电贯孔112例如可以包括一导电层(例如，一金属层、一铜层、等等)或是其一部分。所述导电贯孔112例如可以包括一延伸穿过所述基板110的导电路径。在一范例的实施方式中，所述导电贯孔112可以连接至所述中央图案111，并且从所述中央图案111直接延伸至所述第二基板侧面。尽管所述范例的导电贯孔112被展示为以笔直的侧面来笔直地延伸穿过所述基板110，但是所述导电贯孔112(或是其一或多个部分)还可以横向地延伸(例如，在一大致平行于所述第一及第二基板侧面的方向上)。注意到的是，如同在图1中所示，所述基板110一般可以包括多个导电贯孔112。
所述中央图案111例如可以包括导电贯孔112连接到的一第一部分111a(例如，在所述第一部分111a之下)、以及导电贯孔112并未连接到的一第二部分111b。
所述范例的基板110例如可以在所述外围基板侧面包括一边缘图案113(例如，一导电的边缘图案)。所述边缘图案113的各种范例的配置在此被呈现。在图1中，所述边缘图案113在所述第一基板侧面的整个周边周围，在所述第一基板侧面而被露出。再者，所述边缘图案113在所述基板110的整个周边周围，在所述外围基板侧面而被露出。注意到的是，在各种的范例实施方式中，所述边缘图案113可以在所述周边周围被分段(例如，成为多个具有间隙在其之间的金属图案)，而不是连续的(例如，被配置为单一带或是线路)。所述边缘图案113例如可以包括一导电层(例如，一金属层、铜层等等)或是其一部分。
在一范例的实施方式中，所述中央图案111可包括一第一导电层的一第一部分，并且所述边缘图案113可包括所述第一导电层的一第二部分。在所述范例实施方式中，所述导电贯孔112可包括一第二导电层，其在一不同于所述第一导电层的处理操作中被形成。然而，注意到的是，此种不同的处理操作可以是相同类型的处理操作，因而即使是在分开的处理操作中被形成，所述第一导电层及第二导电层也可包括相同的材料。
注意到的是，所述边缘图案113可以是和所述中央图案111间隔开及/或电性隔离的，但并非必要是如此的。如同在各种的范例实施方式中所呈现的，所述边缘图案113可以电连接至所述中央图案111。所述边缘图案113例如可以是接地的(或者是耦接至一参考电压)。此种接地例如可以提供电磁干扰(EMI)屏蔽。此外，如同在此论述的，所述边缘图案113可以在一锯开或是其它单粒化制程中提供保护给所述基板110，例如是防止或降低在单粒化期间所形成的裂缝的发生。
所述范例的基板110例如可以包括一介电层114。所述介电层114在此也可以被称为一模制结构或是一模制区域114。所述介电层114可包括各种特征的任一种，其非限制性的例子在此加以提供。所述介电层114例如可以包括一或多层的各种模制材料(例如，树脂、聚合物、聚合物复合材料(例如是具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或是具有填充物的聚合物)等等)的任一种。同样例如的是，所述介电层114可包括一或多层的各种介电材料的任一种，例如无机介电材料(例如，Si3N4、SiO2、SiON、等等)及/或有机介电材料(例如，聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、一苯酚树脂、环氧树脂、等等)。在图1所示的范例的装置100中，所述介电层114只包括单一连续的层的模制树脂或是模制化合物。
所述介电层114例如可以覆盖所述中央图案111以及导电贯孔112的横向的侧面(或是表面)。再者，所述介电层114例如可以覆盖所述边缘图案113的横向的侧面的至少一部分。在一范例的实施方式中，所述介电层114可以覆盖所述边缘图案113的面向所述基板110的内部的横向的侧面，此留下所述边缘图案113的从所述基板110面向外的横向的侧面被露出。所述介电层114例如可以将所述基板110的各种构件保持在一起，并且在各种的导体之间内部地提供电性隔离。
所述范例的装置100可包括一耦接至所述基板110的第一侧面(例如，顶端侧面)的半导体晶粒120。所述半导体晶粒120可包括各种类型的集成电路芯片(例如，一般用途的处理器、数字信号处理器、音频及/或视讯处理器、内存装置、电源管理单元、网络处理器、射频电路、无线基频系统、传感器、特殊应用集成电路等等)的任一种。
所述半导体晶粒120例如可以包括一第一晶粒侧面(例如，一顶端侧面)、一第二晶粒侧面(例如，一底部侧面)、以及多个延伸在所述第一侧面与所述第二侧面之间的外围(或是横向的)晶粒侧面。所述半导体晶粒120可包括一被形成在所述第二晶粒侧面上的导电的构件121(或是复数个导电的构件121)，以用于输入及/或输出电性信号。所述导电的构件121例如可以包括各种导电材料(例如，铝、铜、银、金、钛、镍、铬、钨、其合金等等)的任一种。所述导电的构件121例如可以是透过一被形成在所述晶粒120的第二晶粒侧面上的介电层(例如，一钝化层)而被露出。此种介电层例如可以保护所述晶粒120的下面的半导体材料(例如，硅等等)。所述半导体晶粒120的此种第二晶粒侧面例如可以包括所述晶粒120的一主动侧。
所述导电的构件121可包括各种物理特征的任一种。例如，所述导电的构件121可包括一导电的垫(例如，一焊垫等等)、一导电柱(或是柱体)或是导线、一导电的结构等等。
所述导电的构件121例如可以利用各种类型的连接的任一种来机械式及/或电性连接至所述中央图案111。例如，所述连接可包括一直接的金属到金属的接合(例如，Cu至Cu接合等等)、焊料接合、环氧树脂接合等等。在一范例的实施方式中，一导电的连接构件130可被利用以提供在所述导电的构件121与中央图案111之间的连接。所述导电的连接构件130可包括各种特征的任一种。例如，所述导电的连接构件130可包括焊料(例如，一在所述导电的构件121上的焊料盖或尖端、所述导电的构件121的一回焊的部分、一回焊的焊料膏、等等)。同样例如的是，所述导电的连接构件130可包括一导电的凸块(例如，一晶粒凸块、一晶圆凸块、一焊料盖、等等)及/或其一可回焊的部分。所述导电的连接构件130亦可包括铜柱的晶圆凸块，其可包括一铜柱，所述铜柱可以具有一被形成在所述铜柱上的焊料盖或是焊料尖端。所述导电的连接构件130可包括各种材料(例如，焊料、锡、铜、银、铅、环氧树脂等等)的任一种或是多种。
尽管未明确地在图1中展示，在一种其中所述半导体晶粒120的正面或是主动侧面对并且附接至所述基板110的覆晶的配置中，一种不同于所述囊封体140的底胶填充材料可被形成在所述半导体晶粒120与所述基板110之间(例如，围绕所述导电的连接构件130等等)。此种底胶填充材料可包括一毛细管底胶填充、一预先施加的底胶填充、一非导电膏等等。如同在图1中所示，一模制的底胶填充材料例如可以在一形成在此论述的囊封体140的模制的制程期间加以形成。
在一种其中所述半导体晶粒120的背面或是非主动侧被附接至所述基板110的半导体装置的配置中，所述导电的连接构件130可包括一延伸在所述晶粒120的导电的构件121与所述导电的图案111之间的引线接合的导线(例如，金、银、铜、铝、其合金等等)。在此种配置中，所述半导体晶粒120可以利用一黏着剂(例如，一晶粒附接膜、一膏、一液体等等)来机械式地耦接至所述基板110。
所述范例的半导体装置100例如可以在所述基板110以及所述半导体晶粒120上包括一囊封体140。所述囊封体140例如可以覆盖所述第一(或顶端)基板侧面的一部分或全部、所述半导体晶粒120的外围或横向的晶粒侧面、所述半导体晶粒120的第一(或顶端)晶粒侧面、所述半导体晶粒120的第二(或底部)晶粒侧面、所述导电的构件121的侧表面、所述导电的连接构件130的侧表面等等。
所述囊封体140可包括各种材料的任一种的特征。例如，所述囊封体140可包括树脂、聚合物、聚合物复合材料(例如是具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或是具有填充物的聚合物)、等等中的一或多种。同样例如的是，所述囊封体140可以是一模制化合物、或是可包括在此论述的有机及/或无机介电材料的任一种的一或多种。所述囊封体140例如可以保护所述半导体装置100的各种构件以与外部的状况隔开。注意到的是，尽管所述囊封体140被展示为覆盖所述半导体晶粒120的一第一晶粒侧面(例如，一顶端侧面)，但是此种晶粒侧面可以替代地从所述囊封体140加以露出。例如，所述囊封体140的一顶表面可以是与所述半导体晶粒120的一顶表面共平面的，所述半导体晶粒120的顶表面可以透过一在所述囊封体140中的孔等等而被露出。
所述范例的半导体装置100可包括一导电的互连结构150、或是多个导电的互连结构150。一般而言，所述导电的互连结构150可被利用以电性及/或机械式地将所述范例的半导体装置100附接至另一部件(例如，附接至另一电子装置、一种多装置的封装的一封装基板、一主板等等)。所述导电的互连结构150例如是提供电性信号(例如，数字信号、模拟信号、电源信号、等等)可以被传递往返所述装置100所透过的一路径。
所述导电的互连结构150(例如，一封装互连结构等等)可包括各种类型的导电的互连结构(例如，导电球体、焊料球、导电的凸块、焊料凸块、导线、引线、垫、接点栅格数组(LGA)的接点等等)的任一种的特征。例如，在图1所示的范例的装置100包括一球格数组(BGA)配置，其中所述导电的互连结构150包括配置成一个多维的数组的导电球体150。在另一范例的实施方式中，所述导电的互连结构150在一种接点栅格数组(LGA)配置中包括裸接点。所述导电的互连结构150可包括各种材料(例如，锡、铜、银、铅、其合金等等)的任一种。
在图1所示的例子中，所述导电的互连结构150包括一导电球体150，其被接合到所述导电贯孔112的一在所述基板110的第二侧面被露出的部分。如同在此所解说的，所述导电球体150可以在没有介于中间的金属下直接被接合至所述导电贯孔112、可被接合到形成在所述导电贯孔112上的凸块底部金属化、等等。于是，所述导电贯孔112可以电连接至所述导电球体150。
图2是描绘一种制造图1的范例的半导体装置100的范例的方法200的流程图。图3A至图3K是描绘在图2中所示的范例的方法200的各种特点的横截面图。现在将会至少一起参照到图2以及图3A至3K来讨论。
所述范例的方法200在步骤210可以包括形成一第一导电层。此种形成的一个例子被提供在图3A。一晶种层11被形成在一载体10的一顶表面上。所述载体10可包括各种特征的任一种。例如，所述载体10可被塑形为一矩形板或是面板、被塑形为条状以容纳一个一维的半导体装置的数组、被塑形为多维的数组状以容纳一个多维的半导体装置的数组、被塑形为一圆形的晶圆、等等。所述载体10可包括各种材料的任一种。例如，所述载体10可包括金属、玻璃、半导体材料等等。所述晶种层11可包括各种材料(例如，铜、银、金、铝、钨、钛、镍、钼等等)的任一种。所述晶种层11可以利用各种技术(例如，溅镀或其它物理气相沉积(PVD)技术、化学气相沉积(CVD)、无电的电镀、电解的电镀等等)的任一种来予以施加。
在施加所述晶种层11之后，一第一导电层可以在所述晶种层11上被图案化。例如，一临时的屏蔽(未显示)可被形成在所述晶种层11的其上将不会形成所述第一导电层的部分上，并且所述第一导电层接着可被形成(例如，通过电镀)在所述晶种层11的通过所述屏蔽而被露出的区域上。所述第一导电层可包括各种导电材料(例如，铜、银、金、镍、铝、钛、钨、铬、其合金等等)的任一种。所述临时的屏蔽可以通过利用一种光阻材料以及微影制程来加以形成。
注意到的是，所述第一导电层可以通过除了电镀之外的制程来加以形成。例如，所述第一导电层可以通过无电的电镀、化学气相沉积(CVD)、溅镀或物理气相沉积(PVD)、电浆气相沉积、印刷、等等来加以形成。在此种例子中，所述晶种层11可以被形成、或是可以不被形成。
所述第一导电层例如可以形成所述中央图案111(例如，如同在此论述的第一部分111a以及第二部分111b)以及所述边缘图案113。例如，所述第一导电层可被形成在一锯开区域113'中，在锯开之后，所述锯开区域113'将会产生所述边缘图案113。如此形成的锯开区域113'例如可以是具有一或多个平行及/或垂直的带的形状，其例子在此加以提出。
注意到的是，所述中央图案111以及边缘图案113(例如，其在此时点被形成在锯开区域113'中)可以同时被形成，例如是在同一个电镀操作或是其它的形成方式中。然而，此并不需要是如此的。例如，所述中央图案111以及边缘图案113可以在个别的屏蔽/电镀操作中被形成、可以利用不同类型的形成制程、不同的材料等等来加以形成。
所述范例的方法200在步骤220可以包括形成一第二导电层。此种形成的一个例子被提供在图3B。一第二导电层可被图案化在步骤210所形成的第一导电层(或是其部分)上。例如，所述第二导电层可被形成在所述导电的图案111的第一部分111a上(或是在其部分上)，但是可以不被形成在所述导电的图案111的第二部分111b上。尽管未显示在图2以及图3A-3K的例子中，但是如同在此别处所呈现的，所述第二导电层也可被形成在所述锯开区域113'的第一导电层(或是其部分)上。
例如，一临时的屏蔽(未显示)可被形成在步骤210所形成的第一导电层的部分上。例如，一临时的屏蔽可被形成在所述锯开区域113'之处的第一导电层上、在所述导电的图案111的第二部分111b上、以及在所述导电的图案111的第一部分111a的将不会形成所述第二导电层的部分上，并且所述第二导电层接着可被形成(例如，通过电镀)在所述第一导电层的通过所述屏蔽而被露出的区域上。所述第二导电层可包括各种导电材料(例如，铜、银、金、镍、铝、钛、钨、铬、其合金等等)的任一种。所述第二导电层例如可以包括和所述第一导电层相同的材料、或是由和所述第一导电层相同的材料所构成的。
再者，所述第二导电层例如可以利用一和用于所述第一导电层的形成相同的类型的制程来加以形成，但是此并不需要是如此的。例如，所述第二导电层可以通过电镀、无电的电镀、化学气相沉积(CVD)、溅镀或物理气相沉积(PVD)、电浆气相沉积、印刷等等来加以形成。
所述第二导电层例如可以形成所述导电贯孔112(或是多个导电贯孔112)。例如，所述导电贯孔112可以直接(例如，在无介于中间的层下)被形成在所述中央图案111的第一部分111a上，但是其它金属层也可以插置在所述导电贯孔112与所述中央图案的第一部分111a之间。在图1、图2及图3A至图3K所示的例子中，所述中央图案111的第一部分111a的宽度(例如，横向或水平的宽度)大于所述导电贯孔112的宽度。然而，此并不需要是如此的。例如，所述第一部分111a以及导电贯孔112的宽度可以是相同的、或者所述第一部分111a的宽度可以是小于所述导电贯孔112的宽度。
此外，在图1、图2及图3A至图3K所示的例子中，所述第二导电层(并且因此所述导电贯孔112)的厚度(例如，垂直的厚度)可以是大于所述第一导电层(并且因此所述中央图案111的第一部分111a)的厚度。然而，此并不需要是如此的。例如，所述第二导电层的厚度可以是小于、或是等于所述第一导电层的厚度。
注意到的是，尽管在此提出的例子大致展示两个导电层的形成(例如，在步骤210及220)，但是此发明内容的范畴并不限于此。例如，任意数量的此种导电层都可被形成(例如，一层、三层等等)。
所述范例的方法200在步骤230可以包括形成一介电层。此种形成的一个例子被提供在图3C。所述介电层114在此也可以被称为一模制层。
所述介电层114可包括各种特征的任一种，其非限制性的例子在此加以提供。例如，所述介电层114可包括一或多层的各种模制材料(例如，树脂、聚合物、聚合物复合材料(例如是具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或是具有填充物的聚合物)等等)的任一种。同样例如的是，所述介电层114可包括一或多层的各种介电材料的任一种，例如无机介电材料(例如，Si3N4、SiO2、SiON、等等)及/或有机介电材料(例如，聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、一苯酚树脂、环氧树脂等等)。在图1、图2及图3A至图3K所示的范例实施方式中，所述介电层只包括单一连续的模制树脂层。
所述介电层114例如可以覆盖所述中央图案111以及所述导电贯孔112的横向的侧面(或是表面)。再者，所述介电层114例如可以覆盖所述边缘图案113的横向的侧面的至少一部分。在一范例的实施方式中，所述介电层114可以覆盖所述边缘图案113的面向所述基板110的内部的横向的侧面，其留下所述边缘图案113的从所述基板110面向外的横向的侧面被露出。所述介电层114也可以覆盖所述晶种层11、中央图案111、被形成在所述锯开区域113'中的导体、导电贯孔112、载体10等等的上表面(例如，在图3C中所示的方位上)。在图3C所示的例子中，所述介电层114被形成为具有一平行于所述载体10的一上表面的平坦均匀的上表面，并且其具有一在所述载体10之上的高度是大于所述导电贯孔112在所述载体之上的高度(例如，其因此完全地覆盖所述导电贯孔112)。所述介电层114例如可以将所述基板110的各种构件保持在一起，并且在各种的导体之间提供内部的电性隔离。
尽管未显示在图3C中，但是在一范例的实施方式中，所述介电层114可以用一种让所述导电贯孔112的端面被露出的方式(例如，利用密封的模制、利用膜辅助的模制等等)来加以形成。步骤230可包括用各种方式的任一种来形成所述介电层114，其非限制性的例子在此加以提供。例如，步骤230可包括通过压缩模制、转移模制、液体囊封体模制、真空迭层、膏印刷、膜辅助的模制、印刷、旋转涂覆、喷雾涂覆、烧结、热氧化、电浆气相沉积(PVD)、化学气相沉积(CVD)等等来形成所述介电层114。注意到的是，尽管步骤230被呈现为在单一形成的制程中形成单一连续的介电层114，但是在其它范例实施方式中，多个介电层可被形成(例如，在所述导电层的形成之后、混入所述导电层的形成等等)。
所述范例的方法200在步骤240可以包括移除所述介电层114的一部分、或是薄化所述介电层114。此种薄化的一个例子被提供在图3D(例如，相较于图3C)。步骤240例如可以包括薄化所述介电层114以露出所述导电贯孔112的端面(例如，在图3D中的导电贯孔112的顶表面)。例如，所述导电贯孔112的露出的端面可以是与所述介电层114的表面共平面的。在其它的范例实施方式中，所述导电贯孔112的端面可以延伸超出所述介电层114(或是凹陷在其之内)。
步骤240可包括用各种方式(例如，机械式研磨及/或化学蚀刻/抛光等等)的任一种来薄化所述介电层114。注意到的是，在一种其中所述介电层114并未在步骤230被形成以覆盖所述导电贯孔112的末端的范例的实施方式中，步骤240可被跳过。
所述范例的方法200在步骤250可以包括移除所述载体以及所述晶种层。此种移除的一个例子被提供在图3E。
步骤250可包括用各种方式的任一种来移除所述载体10，其非限制性的例子在此加以提供。例如，步骤250可包括通过机械式研磨及/或化学蚀刻来移除所述载体10。步骤250例如可以包括通过施加热以及机械力，从一热可剥离的黏着剂来移除所述载体10。同样例如的是，步骤250可包括从所述基板的面板110'的其余部分剥除所述载体10。
步骤250可包括用各种方式的任一种来移除所述晶种层11，其非限制性的例子在此加以提供。例如，步骤250可包括化学蚀刻所述晶种层11。同样例如的是，步骤250可包括利用机械式研磨以及化学蚀刻的一组合来移除所述晶种层11。注意到的是，步骤250可包括利用一相同的蚀刻制程、或是利用一种多阶段的蚀刻制程(例如，利用不同的化学品及/或其它制程条件)，以移除所述载体10(及/或其一部分)以及所述晶种层11。注意到的是，在一种其中一晶种层并未被利用在所述制程中的范例的实施方式中，所述晶种层的移除并不需要加以执行。
在所述载体10以及所述晶种层11的移除之后，所述中央图案111的一表面以及被形成在所述锯开区域113'中的导体可以从所述介电层114被露出。此种露出的表面大致可以是与所述介电层114的一表面(例如，在图3D中的此种构件的下表面、以及在图3E中的此种构件的上表面)共平面的，但并非必要是如此的。例如，此种被露出的导体表面可以是在所述介电层114中凹陷的(例如，透过一蚀刻制程)。在另一范例的实施方式中，所述载体10及/或晶种层11(及/或一些的介电层114)的移除可以用所述中央图案111以及被形成在所述锯开区域113'中的导体的表面从所述介电层114突出的此种方式来加以执行。
步骤250的一范例输出的基板的面板110'被展示在图3E。注意到的是，此种基板的面板110'包括多个在图1中所示的基板110。所述范例的基板的面板110'可包括各种配置的任一种。例如，所述基板可被塑形为一矩形板或是面板、被塑形为条状以容纳一个一维的半导体装置的数组、被塑形为多维的数组状以容纳一个多维的半导体装置的数组、被塑形为一圆形的晶圆等等。
图3E展示相对于在图3A至3D中所示的各种结构反转的基板的面板110'。此朝向将会被利用于剩余的图3E至图3K。此朝向是为了举例说明的便利性而被展示，并且非意谓一定是指出在各种的制造操作期间所利用的朝向。在图3E所示的范例的朝向中，所述中央图案111以及被形成在所述锯开区域113'中的导体(其最终将会产生所述边缘图案113)在所述介电层114的顶端侧面被露出，并且所述导电贯孔112在所述介电层114的底部侧面被露出。
所述范例的方法200在步骤260可以包括附接一半导体晶粒。此种附接的一例子被提供在图3F。
所述半导体晶粒120例如可以包括一第一晶粒侧面(例如，一顶端侧面)、一第二晶粒侧面(例如，一底部侧面)、以及多个延伸在所述第一晶粒侧面与所述第二晶粒侧面之间的外围(或是横向的)晶粒侧面。所述半导体晶粒120可包括各种类型的集成电路芯片(例如，一般用途的处理器、数字信号处理器、音频及/或视讯处理器、内存装置、电源管理单元、网络处理器、射频电路、无线基频系统、传感器、特殊应用集成电路等等)的任一种。
所述半导体晶粒120可包括一被形成在所述第二晶粒侧面上的导电的构件121(或是多个导电的构件121)，以用于输入及/或输出电性信号。所述导电的构件121例如可以包括各种导电材料(例如，铝、铜、银、金、钛、镍、铬、钨、其合金等等)的任一种。所述导电的构件121例如可以穿过一被形成在所述晶粒120的第二晶粒侧面上的介电层(例如，一钝化层)而被露出。此种介电层例如可以保护所述晶粒120的下面的半导体材料(例如，硅等等)。所述半导体晶粒120的此种第二晶粒侧面例如可以包括所述晶粒120的一主动侧。
所述导电的构件121可包括各种物理特征的任一种。例如，所述导电的构件121可包括一导电的垫(例如，一焊垫、等等)、一导电柱(或是柱体)或导线、一导电的结构等等。
步骤260例如可以包括将所述半导体晶粒120耦接至所述中央图案111，其例如包含所述中央图案111的第一部分111a连接至所述导电贯孔112、并且所述中央图案111的第二部分111b并未连接至所述导电贯孔112。步骤260可包括用一如图所示的覆晶的方式、用一种引线接合的方式、等等以将所述半导体晶粒120耦接至所述中央图案111。
步骤260例如可以包括利用各种类型的连接的任一种，以机械式及/或电性连接所述半导体晶粒120的导电的构件121至所述中央图案111。例如，所述连接可包括一直接的金属到金属的接合、焊料接合、环氧树脂接合、等等。在一范例的实施方式中，步骤260可包括利用一导电的连接构件130以提供在所述导电的构件121与所述中央图案111之间的连接。所述导电的连接构件130可包括各种特征的任一种。例如，所述导电的连接构件130可包括焊料(例如，一在所述导电的构件121上的焊料盖或是尖端、所述导电的构件121的一回焊的部分、一回焊的焊料膏等等)。同样例如的是，所述导电的连接构件130可包括一导电的凸块(例如，一晶粒凸块、一晶圆凸块、一焊料盖等等)及/或其一可回焊的部分。所述导电的连接构件130可包括各种材料(例如，焊料、锡、铜、银、铅、环氧树脂等等)的任一种或是多种。
尽管未明确地展示在图2及图3F中，在一种其中所述半导体晶粒120的正面或是主动侧是面对并且附接至所述基板110的覆晶的配置中，所述范例的方法200(例如，在步骤260)可包括在所述半导体晶粒120与基板的面板110'之间(例如，围绕所述导电的连接构件130等等)形成一底胶填充。此种底胶填充例如可以包括毛细管底胶填充、其在所述半导体晶粒120的附接期间利用一预先施加的底胶填充或是一非导电膏等等。如同在此论述的，一种模制的底胶填充材料可被形成(例如，在步骤270的一形成在此论述的囊封体140的模制的制程期间)。
在一种其中所述半导体晶粒120的背面或是非主动侧被附接至所述基板的面板110'的半导体装置配置中，所述导电的连接构件130可包括一延伸在所述晶粒120的导电的构件121与所述导电的图案111之间的引线接合的导线(例如，金、银、铜、铝、其合金等等)。在此种配置中，所述半导体晶粒120可以利用一黏着剂(例如，一晶粒附接膜、一膏、一液体等等)来机械式地耦接至所述基板的面板110'。
尽管图3F只有展示两个例如是在对应于个别的半导体装置的个别的区域附接至所述基板的面板110'的半导体晶粒120，但应了解的是任意数量的半导体装置都可被形成在所述基板的面板110'上。还注意到的是，每一个如同在此论述的半导体装置都可包括多个半导体晶粒及/或被动构件。
所述范例的方法200在步骤270可以包括囊封。此种囊封的一个例子被提供在图3G。
所述囊封体140例如可以覆盖所述半导体晶粒120的第一(或是顶端)基板侧面、外围或是横向的晶粒侧面的任一个或是全部、所述半导体晶粒120的第一(或是顶端)晶粒侧面、所述半导体晶粒120的第二(或是底部)晶粒侧面、所述导电的构件121的侧表面、所述导电的连接构件130的侧表面等等。所述囊封体140例如可以包括一平行于所述基板的面板110'的第一表面(例如，顶表面)的第一表面(例如，一顶表面)，其在相隔所述基板的面板110'一段大于所述半导体晶粒120的任一个或是所有的表面的距离处。例如，所述囊封体140可以是比所述半导体晶粒120厚的、比从所述基板的面板110'到所述半导体晶粒120的顶端晶粒表面的距离厚的等等。
所述囊封体140可包括各种材料的任一种的特征。例如，所述囊封体140可包括树脂、聚合物、聚合物复合材料(例如是具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或是具有填充物的聚合物)等等中的一或多种。同样例如的是，所述囊封体140可包括在此论述的有机及/或无机介电材料的任一种的中的一或多种。所述囊封体140例如可以保护所述半导体装置100的各种构件与外部的状况隔开。
步骤270可包括用各种方式的任一种来执行所述囊封，其非限制性的例子在此加以提供。例如，步骤270可包括通过压缩模制、转移模制、液体囊封体模制、真空迭层、膏印刷、膜辅助的模制等等来执行所述囊封。同样例如的是，步骤270可包括通过印刷、旋转涂覆、喷雾涂覆、烧结、热氧化、电浆气相沉积(PVD)、化学气相沉积(CVD)等等的囊封。
所述范例的方法200在步骤280可以包括形成互连结构。此种形成的一个例子被提供在图3H。
一般而言，所述导电的互连结构150可被利用以将所述范例的半导体装置100电性及/或机械式地附接至另一部件(例如，附接至另一电子装置、一种多装置的封装的一封装基板、一主板等等)。所述导电的互连结构150例如是提供电性信号(例如，数字信号、模拟信号、电源信号等等)可以被传递往返所述装置100所透过的一路径。
所述导电的互连结构150(例如，一封装互连结构等等)可包括各种类型的导电的互连结构(例如，导电球体、焊料球、导电的凸块、焊料凸块、导线、引线、垫、接点栅格数组(LGA)的接点等等)的任一种的特征。例如，在图1所示的范例的装置100包括一种球格数组(BGA)配置，其中所述导电的互连结构150包括配置成一个多维的数组的导电球体150。在另一范例的实施方式中，所述互连结构150在一种接点栅格数组(LGA)配置中包括裸接点。所述导电的互连结构150可包括各种材料(例如，锡、铜、银、铅、其合金等等)的任一种。
步骤280可包括用各种方式的任一种来形成所述导电的互连结构150，其非限制性的例子在此加以提供。在图3H所示的例子中，所述导电的互连结构150包括一导电球体150，其被接合到所述导电贯孔112的一在所述基板的面板110'的第二侧面(例如，在图3H中的下方的侧面)被露出的部分。在此种例子中，步骤280可包括将一预先形成的导电球体150附接(例如，焊接、回焊等等)至所述导电贯孔112。作为另一例子的是，步骤280可包括施加一焊料膏至所述导电贯孔112，并且接着回焊所述被施加的膏，以形式所述导电球体150(或是凸块)。再者，步骤280例如可以包括通过向上电镀所述导电的互连结构150来形成所述互连结构150(例如，作为一柱、柱体等等)。步骤280例如可以额外包括通过附接一导线、柱体、柱、或是此种类型的各种结构的任一种至所述导电贯孔112来形成所述互连结构150。
注意到的是，在各种的范例实施方式中，步骤280可包括在所述导电贯孔112与导电的互连结构150之间形成凸块底部金属化。在一范例的实施方式中，步骤280可包括形成一种凸块底部金属化(UBM)结构，其是通过例如是溅镀以形成一层的钛(Ti)或钛-钨(TiW)、例如是通过溅镀以在所述钛或钛-钨层上形成一层的铜(Cu)、以及例如是通过电镀以在所述铜层上形成一层的镍(Ni)。继续所述例子，步骤280接着例如可以包括通过电镀以在所述UBM结构的镍层上形成一种无铅的焊料材料，其中所述无铅的焊料材料具有一组成物的重量1％到4％的银(Ag)，并且所述组成物的重量的剩余部分是锡(Sn)。
所述范例的方法200在步骤290可以包括单粒化。此种单粒化的一个例子被提供在图3I、图3J及图3K。步骤290可包括用各种方式的任一种来执行此种单粒化，其非限制性的例子在此加以提供。此种单粒化例如可以从一面板的此种封装来产生个别的半导体装置的封装。
步骤290例如可以沿着在所述锯开区域113'中的一单粒化线(例如，在所述图中标示为“锯开”)来执行所述单粒化。图3I展示在单粒化之前的一面板的半导体装置120的一范例的俯视图。如同在此论述的，在单粒化之前，所述半导体装置120可以在一基板的面板110'上被配置成一个一维的数组、或是配置成一个多维的数组。所述锯开区域113'以及因此的单粒化线可被形成为一种网格配置，例如其中列与行界定个别的半导体装置100。
所述锯(例如，锯刀、雷射或是其它导引能量的装置、刀具、切片机(nibbler)等等)例如可以具有一窄于所述锯开区域113'的切割宽度。在此种情形中，如同在图1中所示，所述边缘图案113保留自被形成在所述锯开区域113'中的在所述单粒化期间未被毁坏或移除的导体的部分。参照回图1，所述剩余的边缘图案113可以从所述第一(或是顶端)基板表面以及从所述外围(或是横向的)基板表面而被露出，并且可以完全地延伸围绕所述基板110的周边。
所述边缘图案113提供各种的益处。例如，所述边缘图案113在单粒化期间提供保护给所述基板110(例如，在单粒化期间防止或减低所述基板110的介电层114的碎裂)，并且还可被利用作为一电磁的屏蔽(例如，在一种其中所述边缘图案113接地的配置中)。
如同在此论述的，所述中央图案111以及边缘图案113的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。类似地，所述导电贯孔112的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。一个其中所述导体的表面相对于所述介电层114的对应的表面凹陷的例子被展示在图3K。所述导体(例如，所述中央图案111、边缘图案113、及/或导电贯孔112)的任一个可以替代地从所述介电层114的对应的表面来延伸。
在另一范例的实施方式中，所述边缘图案可以用一种方式是类似于其中所述中央图案111的第一部分111a耦接至图1-图3K的范例的半导体装置100的导电贯孔112的方式来耦接至一导体。此一个例子被展示在图4-图5。
图4是描绘根据本发明内容的各种特点的一种范例的半导体装置200的横截面图。所述范例的半导体装置200例如可以与在此关于图1-图3K所展示及论述的范例的半导体装置100共享任一个或是所有的特征。图5是描绘一种制造图4的范例的半导体装置200的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-图3K所展示及论述的范例的方法200共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。
在图1所示且/或如同通过在图2-图3K中所示的范例的方法200制造的范例的半导体装置100中，所述边缘图案113并未从所述基板110的第一(或顶端)侧面延伸至所述基板110的第二(或是底部)侧面。然而，在图4所示的范例的半导体装置200中，所述边缘图案213从所述基板110的第一(或顶端)侧面延伸至所述基板110的第二(或是底部)侧面。
所述范例的边缘图案213例如可以包括一第一部分213a。如同图1的范例的半导体装置100的边缘图案113，所述边缘图案213的第一部分213a例如可以是被形成为一和所述中央图案111相同的第一导电层的部分。例如，参照回图2，步骤210可包括形成所述中央图案111以及所述边缘图案213的第一部分213a。所述边缘图案213的第一部分213a例如可以具有一和所述中央图案111相同的厚度(例如，在图4-图5中的垂直距离)，且/或可包括和所述中央图案111相同的材料。
再者，所述范例的边缘图案213例如可以包括一第二部分213b。所述第二部分213b例如可以是被形成为一和所述导电贯孔112相同的第二导电层的部分。例如，参照回图2，步骤220可包括形成所述导电贯孔112以及所述边缘图案213的第二部分213b。所述边缘图案213的第二部分213b例如可以具有一和所述导电贯孔112相同的厚度(例如，在图4-5中的垂直距离)，且/或可包括和所述导电贯孔112相同的材料。
在图4-5所示的例子中，所述边缘图案213的第一部分213a的宽度(例如，横向的宽度)可以是大于所述第二部分213b的宽度(例如，横向的宽度)。于是，在所述单粒化(例如，在步骤290，并且沿着在图5的锯开区域213'中的单粒化线(标示为“锯开”))之后，所述边缘图案213的第一部分213a将会比所述边缘图案213的第二部分213b延伸一段较大的距离到所述基板110的内部中。
如同所述边缘图案213的第一部分213a，所述边缘图案213的第二部分213b可以完全地延伸围绕所述基板110的周边。例如，所述边缘图案213可以完全地构成所述基板110的外围(或是横向的)侧面。
所述边缘图案213提供各种的益处。例如，所述边缘图案213在单粒化期间提供保护给所述基板110(例如，在单粒化期间防止或减低所述介电层114的碎裂)。例如，在单粒化期间(例如，在步骤290，并且沿着图5的单粒化线)，所述切割可能发生只穿过被形成在所述锯开区域213'的导电材料，并且因此未接触所述介电层114。再者，所述所产生的边缘图案213可被利用作为一电磁的屏蔽(例如，在一种其中所述边缘图案213接地的配置中)。相对于图1-图3K的边缘图案113，图4-图5的边缘图案213可以完全地构成所述基板110的外围(或是横向的)侧面，其提供强化的电磁的屏蔽。
如同在此关于其它的范例实施方式所论述的，所述中央图案111以及所述边缘图案213的第一部分213a的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。类似地，所述导电贯孔112以及所述边缘图案213的第二部分213a的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。一种其中所述导体的表面相对于所述介电层114的对应的表面凹陷的范例实施方式被展示在图5。所述导体的任一个(例如，所述中央图案111、所述边缘图案213的第一部分2l3a、所述边缘图案213的第二部分213b、及/或所述导电贯孔112)都可以替代地从所述介电层114的对应的表面来延伸。
在另一范例的实施方式中，相对于图4-图5的范例的半导体装置200，所述边缘图案可包括一均匀的宽度(例如，横向或水平的宽度)。此一个例子被展示在图6-图7。
图6是描绘根据本发明内容的各种特点的一种范例的半导体装置300的横截面图。所述范例的半导体装置300例如可以与在此关于图1-图3K所展示及论述的范例的半导体装置100及/或与在此关于图4-图5所展示及论述的范例的半导体装置200共享任一个或是所有的特征。图7是描绘一种制造图6的范例的半导体装置300的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-图3K所展示及论述的范例的方法200及/或与在此关于图5所展示及论述的范例的方法、等等共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。
在图4中所示且/或如同通过在图2-3K及图5中所示的范例的方法200制造的范例的半导体装置200中，所述边缘图案213的第一部分213a是比所述边缘图案213的第二部分213b较宽的(例如，横向或是水平地较宽的)。然而，在图6所示的范例的半导体装置300中，所述边缘图案313从所述基板310的第一(或顶端)侧面至延伸所述基板310的第二(或是底部)侧面，并且具有一固定的宽度。
尽管未明确地描绘在图6中，但是所述范例的边缘图案313例如可以包括一第一部分。如同图4的范例的半导体装置200的边缘图案213的第一部分213a，所述边缘图案313的第一部分例如可以是被形成为一和所述中央图案111相同的第一导电层的部分。例如，参照回图2，步骤210可包括形成所述中央图案111以及所述边缘图案313的第一部分。所述边缘图案313的第一部分例如可以具有一和所述中央图案111相同的厚度(例如，在图6-图7中的垂直距离)，且/或可包括和所述中央图案111相同的材料。
再者，所述范例的边缘图案313例如可以包括一第二部分。所述边缘图案313的第二部分例如可以是被形成为一和所述导电贯孔112相同的第二导电层的部分。例如，参照回图2，步骤220可包括形成所述导电贯孔112以及所述边缘图案313的第二部分。所述边缘图案313的第二部分例如可以具有一和所述导电贯孔112相同的厚度(例如，在图6-图7中的垂直距离)，且/或可包括和所述导电贯孔112相同的材料。
注意到的是，在一替代的实施方式中，所述范例的边缘图案313可以在单一制造操作中被形成为单一连续的导体(例如，与在步骤210的第一导电层以及在步骤220的第二导电层分开地加以形成)。还注意到的是，在其中所述边缘图案313包括多个分开被形成的部分的范例的情节中，在部分至部分的接口处例如是由于制造的变异而可能会有些微的不连续，但是此仍然在此揭露内容的范畴内。
在图6-图7所示的例子中，所述边缘图案313(例如，作为单一连续的导体、作为一第一部分以及一第二部分、等等)的宽度(例如，横向的宽度)可以是固定的。于是，在所述单粒化(例如，在步骤290，并且沿着在图7的锯开区域313'中的单粒化线(标示为“锯开”))之后，所述边缘图案313将会延伸一段固定的距离到所述基板310的内部中。
所述边缘图案313例如可以完全地延伸围绕所述基板310的周边。例如，所述边缘图案313可以完全地构成所述基板310的外围(或是横向的)侧面。
所述边缘图案313提供各种的益处。例如，所述边缘图案313在单粒化期间提供保护给所述基板310(例如，在单粒化期间防止或减低所述介电层114的碎裂)。例如，在单粒化期间(例如，在步骤290，并且沿着图7的单粒化线)，所述切割可能发生只穿过被形成在所述锯开区域313'的导电材料，并且因此未接触所述介电层114。再者，所述所产生的边缘图案313可被利用作为一电磁的屏蔽(例如，在一种其中所述边缘图案313接地的配置中)。相对于图1-图3K的边缘图案113，图6-图7的边缘图案313可以完全地构成所述基板310的外围(或是横向的)侧面，其提供强化的电磁的屏蔽。
如同在此关于其它的范例实施方式所论述的，所述中央图案111以及所述边缘图案313的第一部分(或是顶端)的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。类似地，所述导电贯孔112以及所述边缘图案313的第二部分(或是底端)的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。一种其中所述导体的表面相对于所述介电层114的对应的表面凹陷的范例实施方式被展示在图7。所述导体的任一个(例如，所述中央图案111、所述边缘图案313的第一部分、所述边缘图案313的第二部分、及/或所述导电贯孔112)都可以替代地从所述介电层114的对应的表面来延伸。
在另一范例的实施方式中，相对于图4-图5的范例的半导体装置200，所述边缘图案的一第一部分可包括一比所述边缘图案的一第二部分较小的宽度(例如，横向或水平的宽度)。此一个例子被展示在图8-图9。
图8是描绘根据本揭露内容的各种特点的一种范例的半导体装置400的横截面图。所述范例的半导体装置400例如可以与在此关于图1-图7所展示及论述的范例的半导体装置100、200及/或300共享任一个或是所有的特征。图9是描绘一种制造图8的范例的半导体装置400的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-图3K所展示及论述的范例的方法200、与在此关于图5所展示及论述的范例的方法、及/或与在此关于图7所展示及论述的范例的方法、等等共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。
在图4中所示且/或如同通过在图2-图3K及图5中所示的范例的方法制造的范例的半导体装置200中，所述边缘图案213完全地延伸在所述基板110的第一(或顶端)侧面至所述基板110的第二(或是底部)侧面之间。所述范例的边缘图案213包括一第一(或是顶端)部分213a以及一第二(或是底部)部分213b，其中所述第一部分213a的宽度(例如，一横向或水平的宽度)大于所述第二部分213b的宽度(例如，一横向或水平的宽度)。然而，所述范例的半导体装置400包括一边缘图案413，其中一第一(或是顶端)部分413a具有一宽度(例如，一横向或水平的宽度)小于一第二(或是底部)部分413b的宽度。
所述范例的边缘图案413例如可以包括一第一部分413a。如同图1的范例的半导体装置100的边缘图案113，所述边缘图案413的第一部分413a例如可以是被形成为一和所述中央图案111相同的第一导电层的部分。例如，参照回图2，步骤210可包括形成所述中央图案111以及所述边缘图案413的第一部分413a。所述边缘图案413的第一部分413a例如可以具有一和所述中央图案111相同的厚度(例如，在图8-图9中的垂直距离)，且/或可包括和所述中央图案111相同的材料。
再者，所述范例的边缘图案413例如可以包括一第二部分413b。所述第二部分413b例如可以是被形成为一和所述导电贯孔112相同的第二导电层的部分。例如，参照回图2，步骤220可包括形成所述导电贯孔112以及所述边缘图案413的第二部分413b。所述边缘图案413的第二部分413b例如可以具有一和所述导电贯孔112相同的厚度(例如，在图8-图9中的垂直距离)，且/或可包括和所述导电贯孔112相同的材料。
在图8-图9所示的例子中，所述边缘图案413的第一部分413a的宽度(例如，横向的宽度)可以是小于所述第二部分413b的宽度(例如，横向的宽度)。于是，在所述单粒化(例如，在步骤290，并且沿着在图9的锯开区域413'中的单粒化线(标示为“锯开”))之后，所述边缘图案413的第一部分413a将会比所述边缘图案413的第二部分413b延伸一段较小的距离到所述基板410的内部中。
如同所述边缘图案413的第一部分413a，所述边缘图案413的第二部分413b可以完全地延伸围绕所述基板410的周边。例如，所述边缘图案413可以完全地构成所述基板410的外围(或是横向的)侧面。
所述边缘图案413提供各种的益处。例如，所述边缘图案413在单粒化期间提供保护给所述基板410(例如，在单粒化期间防止或减低所述介电层114的碎裂)。例如，在单粒化期间(例如，在步骤290，并且沿着图9的锯开区域413a的单粒化线(标示为“锯开”))，所述切割可能发生只穿过被形成在所述锯开区域413a的导电材料，并且因此未接触所述介电层114。再者，所述边缘图案413可被利用作为一电磁的屏蔽(例如，在一种其中所述边缘图案413接地的配置中)。如同图4-图5的边缘图案213，图8-图9的边缘图案413可以完全地构成所述基板410的外围(或是横向的)侧面，其提供强化的电磁的屏蔽。
如同在此关于其它的范例实施方式所论述的，所述中央图案111以及所述边缘图案413的第一部分413a的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。类似地，所述导电贯孔112以及所述边缘图案413的第二部分413b的露出的表面可以是与所述介电层114的对应的表面共平面的，但并非必要是如此的。一种其中所述导体的表面相对于所述介电层114的对应的表面凹陷的例子被展示在图9。所述导体的任一个(例如，所述中央图案111、所述边缘图案413的第一部分413a、所述边缘图案413的第二部分413b、及/或所述导电贯孔112)都可以替代地从所述介电层114的对应的表面来延伸。
如同在此论述的，一边缘图案可以连接至接地或是其它参考电压。一般而言，一边缘图案可以耦接至所述半导体装置的任何信号。在各种的范例实施方式中，在此论述的半导体装置(例如，半导体装置100、200、300、400等等)的任一个都可包括一将所述中央图案电连接至所述边缘图案的连接图案。此种实施方式的许多例子现在将会加以提出。
图10是描绘根据本发明内容的各种特点的一种范例的半导体装置500的横截面图。所述范例的半导体装置500例如可以与在此关于图1-图9所展示及论述的范例的半导体装置100、200、300及/或400共享任一个或是所有的特征。图11及图12是描绘一种制造图10的范例的半导体装置500的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-图3K所展示及论述的范例的方法200共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。尤其，以下的讨论将会主要聚焦在所述范例的半导体装置500及制造其的方法、与在此关于图1-图3K所展示及论述的范例的半导体装置100及制造其饿方法之间的差异上。
所述范例的半导体装置500包括一边缘图案513。此种边缘图案513例如可以与在此关于图1-3K所展示及论述的范例的半导体装置100的边缘图案113共享任一个或是所有的特征。例如，如同所述边缘图案113，所述边缘图案513可包括一被形成在所述锯开区域513'中的导电层(如同在图11中所示)的在此种区域于单粒化期间被锯开之后的剩余物。
所述范例的半导体装置500还包括一连接图案515(或是多个连接图案515)，其延伸并且电连接在所述中央图案111与边缘图案513之间。在一范例的实施方式中，所述中央图案111、连接图案515、以及边缘图案513可以在一相同的导电层形成操作中(例如，在图2-图3K的范例的方法200的步骤210)加以形成。如同在图10-12中所示，所述连接图案515(或是其部分)可以水平地延伸在所述中央图案111与所述边缘图案513之间。
例如，所述中央图案111、连接图案515、以及边缘图案513可包括一相同的厚度(例如，在图10-11中的一垂直的厚度)，且/或由一种相同的材料所做成的。尽管所述中央图案111、连接图案515、以及边缘图案513在图10-图11中为了举例说明的清楚起见，在此种组件连接之处是以离散的区段被呈现，但是此种组件可被形成为单一连续的(或是一体的)部件。
图12展示一范例的面板510'的半导体装置的俯视图，其中被形成在所述锯开区域513'中的导体通过具有一数组或格子形式的连接图案515来耦接至所述中央图案。尽管未被展示，但是所述连接图案515可包括一系列位在所述半导体装置100的每一个的整个周边周围的导体，并且其延伸在所述中央图案111(例如，所述中央图案111的一外部的部分)与所述锯开区域513'的导体之间，例如作为连接所述中央图案111至所述锯开区域513'(或是边缘图案513)的辐条(spoke)。
如图所示，所述边缘图案513可以通过所述连接图案515、中央图案111、以及导电贯孔112来电耦接至一互连结构150。在一范例的实施方式中，此种互连结构150(或是复数个类似连接的互连结构150)可以是接地的，例如用以强化由所述边缘图案513所提供的电磁干扰保护。
另一范例实施方式被展示在图13-图14中。图13是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。所述范例的半导体装置600例如可以与在此关于图1-图12所展示及论述的范例的半导体装置100、200、300、400及/或500共享任一个或是所有的特征。图14是描绘一种制造图13的范例的半导体装置600的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-3K所展示及论述的范例的方法200共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。尤其，以下的讨论将会主要聚焦在所述范例的半导体装置600与在此关于图4所展示及论述的范例的半导体装置200之间、以及在其个别的制造方法之间的差异上。
所述范例的半导体装置600包括一边缘图案613。此种边缘图案613例如可以与在此关于图4-5所展示及论述的范例的半导体装置200的边缘图案213共享任一个或是所有的特征。例如，如同所述边缘图案213，所述边缘图案613可包括一被形成在所述锯开区域613'中的导电层(如同在图14中所示)的在此种区域于单粒化期间被锯开之后的剩余物。
所述范例的半导体装置600还包括一连接图案615(或是多个连接图案615)，其延伸并且电连接在所述中央图案111与所述边缘图案613之间。在一范例的实施方式中，所述中央图案111、连接图案615、以及边缘图案613(或是其一第一部分613a)可以在一相同的导电层形成操作中(例如，在图2-图3K的范例的方法200的步骤210)加以形成。如同在图13-14中所示，所述连接图案615(或是其部分)可以水平地延伸在所述中央图案111与所述边缘图案613之间。此还描绘在图12中。
例如，所述中央图案111、连接图案615、以及边缘图案613(或是其一第一部分613a)可包括一相同的厚度(例如，在图13-14中一垂直的厚度)，且/或是由一种相同的材料所做成的。尽管所述中央图案111、连接图案615、以及边缘图案613(或是其一第一部分613a)在图13-图14中为了举例说明的清楚起见，在此种组件连接之处是以离散的区段被呈现，但是此种组件可被形成为单一连续的(或是一体的)部件。
如图所示，所述边缘图案613可以通过所述连接图案615、中央图案111、以及导电贯孔112来电耦接至一互连结构150。在一范例的实施方式中，此种互连结构150(或是多个类似连接的互连结构150)可以是接地的，例如用以强化由所述边缘图案613所提供的电磁干扰保护。
另一范例实施方式被展示在图15-16中。图15是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。所述范例的半导体装置700例如可以与在此关于图1-图14所展示及论述的范例的半导体装置100、200、300、400、500及/或600共享任一个或是所有的特征。图16是描绘一种制造图15的范例的半导体装置700的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-3K所展示及论述的范例的方法200共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。尤其，以下的讨论将会主要聚焦在所述范例的半导体装置700与在此关于图6所展示及论述的范例的半导体装置300之间、以及在其个别的制造方法之间的差异上。
所述范例的半导体装置700包括一边缘图案713。此种边缘图案713例如可以与在此关于图6-7所展示及论述的范例的半导体装置300的边缘图案313共享任一个或是所有的特征。例如，如同所述边缘图案313，所述边缘图案713可包括一被形成在所述锯开区域713'中的导电层的在此种区域于单粒化期间被锯开之后的剩余物。
所述范例的半导体装置700亦包括一连接图案715(或是多个连接图案715)，其延伸并且电连接在所述中央图案111与所述边缘图案713之间。在一范例的实施方式中，所述中央图案111、连接图案715、以及边缘图案713(或是其一第一部分)可以在一相同的导电层形成操作中(例如，在图2-图3K的范例的方法200的步骤210)加以形成。如同在图15-图16中所示，所述连接图案715(或是其部分)可以水平地延伸在所述中央图案111与所述边缘图案713之间。此还描绘在图12中。
例如，所述中央图案111、连接图案715、以及边缘图案713(或是其一第一部分)可包括一相同的厚度(例如，在图15-图16中的一垂直的厚度)，且/或是由一相同的材料所做成的。尽管所述中央图案111、连接图案715、以及边缘图案713(或是其的一第一部分)在图15-图16中为了举例说明的清楚起见，在此种组件连接之处是以离散的区段被呈现，但是此种组件可被形成为单一连续的(或是一体的)部件。
如图所示，所述边缘图案713可以通过所述连接图案715、中央图案111、以及导电贯孔112来电耦接至一互连结构150。在一范例的实施方式中，此种互连结构150(或是多个类似连接的互连结构150)可以是接地的，例如是用以强化由所述边缘图案713所提供的电磁干扰保护。
另一范例实施方式被展示在图17-18中。图17是描绘根据本发明内容的各种特点的一种范例的半导体装置的横截面图。所述范例的半导体装置800例如可以与在此关于图1-图16所展示及论述的范例的半导体装置100、200、300、400、500、600及/或700共享任一个或是所有的特征。图18是描绘一种制造图17的范例的半导体装置800的方法的各种特点的横截面图。所述范例的方法例如可以与在此关于图2-3K所展示及论述的范例的方法200共享任一个或是所有的特征。以下的讨论将会主要聚焦在与在此所提出的其它范例实施方式的差异。尤其，以下的讨论将会主要聚焦在所述范例的半导体装置800与在此关于图8所展示及论述的范例的半导体装置400之间、以及在其个别的制造方法之间的差异上。
所述范例的半导体装置800包括一边缘图案813。此种边缘图案813例如可以与在此关于图8-图9所展示及论述的范例的半导体装置400的边缘图案413共享任一个或是所有的特征。例如，如同所述边缘图案413，所述边缘图案813可包括一被形成在所述锯开区域813'(如同在图18中所示)中的导电层的在此种区域于单粒化期间被锯开之后的剩余物。
所述范例的半导体装置800还包括一连接图案815(或是多个连接图案815)，其延伸并且电连接在所述中央图案111与所述边缘图案813之间。在一范例的实施方式中，所述中央图案111、连接图案815、以及边缘图案813(或是其一第一部分813a)可以在一相同的导电层形成操作中(例如，在图2-图3K的范例的方法200的步骤210)加以形成。如同在图17-18中所示，所述连接图案815(或是其部分)可以水平地延伸在所述中央图案111与所述边缘图案813之间。此也描绘在图12中。
例如，所述中央图案111、连接图案815、以及边缘图案813(或是其一第一部分813a)可包括一相同的厚度(例如，在图17-图18中的一垂直的厚度)，且/或是由一相同的材料所做成的。尽管所述中央图案111、连接图案815、以及边缘图案813(或是其一第一部分813a)在图17-18中为了举例说明的清楚起见，在此种组件连接之处是以离散的区段被呈现，但是此种组件可被形成为单一连续的(或是一体的)部件。
如图所示，所述边缘图案813可以通过所述连接图案815、中央图案111、以及导电贯孔112来电耦接至一互连结构150。在一范例的实施方式中，此种互连结构150(或是多个类似连接的互连结构150)可以是接地的，例如是用以强化由所述边缘图案813所提供的电磁干扰保护。
总之，此发明内容的各种特点提供一种具有强化的边缘保护的薄型半导体装置、以及一种制造其的方法。例如且在无限制下，此发明内容的各种特点提供一种包括一具有一边缘保护的区域的基板的薄型半导体装置、以及一种制造其的方法。尽管先前的内容已经参考某些特点及例子来加以叙述，但是将会被熟习此项技术者理解到可以做成各种的改变，并且等同物可加以取代，而不脱离本揭露内容的范畴。此外，可以做成许多修改以将一特定的情况或材料调适至本揭露内容的教示，而不脱离其范畴。因此，所欲的是本发明内容不受限于所揭露的特定的例子，而是本发明内容将会包含落入所附的权利要求书的范畴内的所有的例子。

Claims (19)

1.一种半导体装置，其特征在于，包括：
基板，其包括：
第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及多个延伸在所述第一基板侧面与所述第二基板侧面之间的周边基板侧面；
中央导电图案，其在所述第一基板侧面处；
边缘结构，位于所述多个周边基板侧面处，其中所述边缘结构包括：
经单粒化周边表面，其完全围绕所述基板的周边延伸；
第一导电层，其在所述第一基板侧面处而且在所述多个周边基板侧面的第一周边基板侧面处；以及
第二导电层，其在所述第二基板侧面处并且直接连接至所述第一导电层；以及
介电层，其横向围绕所述中央导电图案；
其中，所述边缘结构的所述第一导电层沿着所述第一基板侧面延伸并且从所述介电层横向延伸第一距离，并且其中所述边缘结构的所述第二导电层沿着所述第二基板侧面延伸并且从所述介电层横向延伸第二距离，所述第二距离与所述第一距离不同；
半导体晶粒，其包括：
第一晶粒侧面；
第二晶粒侧面，其与所述第一晶粒侧面相反，所述第二晶粒侧面耦接至所述第一基板侧面；
多个周边晶粒侧面，其延伸在所述第一晶粒侧面与所述第二晶粒侧面之间；以及
导电的互连结构，其将所述半导体晶粒电连接至所述中央导电图案。
2.如权利要求1所述的半导体装置，其特征在于，包括囊封体，所述囊封体在所述第一基板侧面上并且至少覆盖所述周边晶粒侧面和所述第二晶粒侧面。
3.如权利要求1所述的半导体装置，其特征在于，包括导电贯孔，其从所述中央导电图案直接延伸至所述第二基板侧面。
4.如权利要求1所述的半导体装置，其特征在于，所述第一导电层以及所述第二导电层中的一层是直接电镀在所述第一导电层以及所述第二导电层中的另一层上。
5.如权利要求1所述的半导体装置，其特征在于，包括所述第一导电层的连续的带环绕所述多个周边基板侧面的整个周边。
6.如权利要求1所述的半导体装置，其特征在于，所述第二导电层在所述第一周边基板侧面处露出。
7.如权利要求6所述的半导体装置，其特征在于，所述第一周边基板侧面是完全由所述边缘结构的所述经单粒化周边表面中的一个或多个所构成。
8.如权利要求6所述的半导体装置，其特征在于，所述边缘结构的所述第二导电层比所述边缘结构的所述第一导电层较厚。
9.如权利要求1所述的半导体装置，其特征在于，包括连接器图案，其连接所述中央导电图案以及所述边缘结构。
10.如权利要求6所述的半导体装置，其特征在于，包括：
囊封体，其直接接触并且覆盖至少所述多个周边晶粒侧面；
其中，所述囊封体的相应外周边表面与所述边缘结构的相应外周边表面共平面。
11.一种半导体装置，其特征在于，包括：
基板，其包括：
第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及延伸在所述第一基板侧面与所述第二基板侧面之间的多个周边基板侧面；
中央导电图案，其在所述第一基板侧面处露出；
边缘结构，其在所述多个周边基板侧面处露出，其中所述边缘结构包括多个经单粒化周边侧面，所述多个经单粒化周边侧面完全围绕由所述多个周边基板侧面限定的基板周边延伸；以及
介电层，其横向围绕所述中央导电图案；以及
半导体晶粒，其耦接至所述第一基板侧面；
其中，所述边缘结构包括在所述多个周边基板侧面的第一周边基板侧面处露出的第一导电层和第二导电层；
其中，所述第一导电层从所述第一周边基板侧面延伸并且沿着所述第一基板侧面延伸第一距离；以及
其中，所述第二导电层从所述第一周边基板侧面延伸并且沿着所述第二基板侧面延伸第二距离，所述第二距离比所述第一距离短。
12.如权利要求11所述的半导体装置，其特征在于，包括多个线路，其将所述边缘结构连接至所述中央导电图案的接地线路。
13.如权利要求11所述的半导体装置，其特征在于，所述介电层包括单一连续的层的模制材料，所述模制材料接触和覆盖以下的每一个的至少一侧表面：所述中央导电图案以及所述边缘结构。
14.如权利要求11所述的半导体装置，其特征在于，所述边缘结构形成完全围绕在所述基板周边的连续的导电的带。
15.如权利要求11所述的半导体装置，其特征在于，所述第一导电层的经单粒化周边侧面与所述第二导电层的相应经单粒化周边侧面共平面。
16.一种半导体装置，其特征在于，包括：
基板，其包括：
第一基板侧面、与所述第一基板侧面相反的第二基板侧面、以及延伸在所述第一基板侧面与所述第二基板侧面之间的多个周边基板侧面；
第一导电层，其在所述第一基板侧面并且包括：
中央导电图案，其在所述第一基板侧面处；以及
边缘结构的第一部分，其在所述第一基板侧面处并且在所述多个周边基板侧面的第一周边基板侧面处，其中，所述边缘结构的所述第一部分具有第一横向宽度；以及
第二导电层，其在所述第二基板侧面处并且包括：
所述边缘结构的第二部分，其在所述第二基板侧面处，并且包括与所述边缘结构的所述第一部分的下侧直接接触的上侧，其中所述第二部分具有与所述第一横向宽度不同的第二横向宽度；以及
介电层，其横向围绕所述中央导电图案；以及
半导体晶粒，其耦接至所述基板；以及
其中，所述边缘结构包括完全包围所述多个周边基板侧面的经单粒化周边。
17.如权利要求16所述的半导体装置，其特征在于，所述第一导电层是直接电镀在所述第二导电层上。
18.如权利要求16所述的半导体装置，其特征在于，所述基板包括单一连续的介电层，其接触和围绕所述第一导电层的侧表面及所述第二导电层的侧表面。
19.如权利要求16所述的半导体装置，其特征在于，所述第一周边基板侧面是完全由所述边缘结构的所述经单粒化周边所构成。
CN201710149951.9A 2016-03-14 2017-03-14 半导体装置 Active CN107195596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310741869.0A CN116779558A (zh) 2016-03-14 2017-03-14 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/069,416 2016-03-14
US15/069,416 US10340213B2 (en) 2016-03-14 2016-03-14 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310741869.0A Division CN116779558A (zh) 2016-03-14 2017-03-14 半导体装置

Publications (2)

Publication Number Publication Date
CN107195596A CN107195596A (zh) 2017-09-22
CN107195596B true CN107195596B (zh) 2023-06-23

Family

ID=59787090

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310741869.0A Pending CN116779558A (zh) 2016-03-14 2017-03-14 半导体装置
CN201720247767.3U Active CN206619592U (zh) 2016-03-14 2017-03-14 半导体装置
CN201710149951.9A Active CN107195596B (zh) 2016-03-14 2017-03-14 半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202310741869.0A Pending CN116779558A (zh) 2016-03-14 2017-03-14 半导体装置
CN201720247767.3U Active CN206619592U (zh) 2016-03-14 2017-03-14 半导体装置

Country Status (4)

Country Link
US (3) US10340213B2 (zh)
KR (2) KR20170106888A (zh)
CN (3) CN116779558A (zh)
TW (3) TWI777295B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340213B2 (en) 2016-03-14 2019-07-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US10741523B2 (en) 2018-10-11 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
CN110678056B (zh) * 2019-09-27 2020-12-15 深圳市西陆光电技术有限公司 新型电子屏蔽膜及方法
CN111613613A (zh) * 2020-06-30 2020-09-01 青岛歌尔智能传感器有限公司 双面封装结构及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586011A (en) * 1994-08-29 1996-12-17 At&T Global Information Solutions Company Side plated electromagnetic interference shield strip for a printed circuit board
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
CN206619592U (zh) * 2016-03-14 2017-11-07 艾马克科技公司 半导体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US6782440B2 (en) * 2000-07-26 2004-08-24 T.N.S. Holdings, Inc. Resource locking and thread synchronization in a multiprocessor environment
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN101930969B (zh) * 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件
TWI401752B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 晶片封裝結構之製造方法
KR20110138945A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
KR100986664B1 (ko) * 2010-07-05 2010-10-11 이충해 교류용 발광 다이오드 발광 장치
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US9312218B2 (en) * 2011-05-12 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
US8772929B2 (en) * 2011-11-16 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package for three dimensional integrated circuit
TWI525760B (zh) * 2011-12-19 2016-03-11 先進封裝技術私人有限公司 基板結構、半導體封裝件及半導體封裝件之製造方法
US9870946B2 (en) * 2013-12-31 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and method of forming same
JP2015141904A (ja) 2014-01-27 2015-08-03 アルプス電気株式会社 電子回路モジュール及びその製造方法
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586011A (en) * 1994-08-29 1996-12-17 At&T Global Information Solutions Company Side plated electromagnetic interference shield strip for a printed circuit board
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
CN206619592U (zh) * 2016-03-14 2017-11-07 艾马克科技公司 半导体装置

Also Published As

Publication number Publication date
US11114369B2 (en) 2021-09-07
TW202247373A (zh) 2022-12-01
TW202115842A (zh) 2021-04-16
CN206619592U (zh) 2017-11-07
KR20170106888A (ko) 2017-09-22
KR20240058061A (ko) 2024-05-07
US20190326206A1 (en) 2019-10-24
US11923280B2 (en) 2024-03-05
TW201737433A (zh) 2017-10-16
US20170263543A1 (en) 2017-09-14
TWI713171B (zh) 2020-12-11
TWI777295B (zh) 2022-09-11
CN116779558A (zh) 2023-09-19
US20210398888A1 (en) 2021-12-23
US10340213B2 (en) 2019-07-02
CN107195596A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
KR102586078B1 (ko) 반도체 디바이스 및 그 제조 방법
US11948808B2 (en) Semiconductor device and manufacturing method thereof
US11063001B2 (en) Semiconductor device and method of manufacturing thereof
CN107195596B (zh) 半导体装置
US7799602B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US10903183B2 (en) Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
TWI538150B (zh) 半導體裝置及形成具有圍繞半導體晶粒之導體材料的電磁干擾防護層之方法
US9082806B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US20120049334A1 (en) Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US20110042798A1 (en) Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars
US10804217B2 (en) EMI shielding for flip chip package with exposed die backside
TWI803859B (zh) 半導體裝置及在膜層上形成系統級模組封裝之方法
TW202402121A (zh) 半導體裝置及雙重屏蔽的方法
TW202410328A (zh) 使用重新分佈層形成模組級封裝結構的半導體裝置及方法
TW202410381A (zh) 半導體裝置及用於部分電磁干擾屏蔽的方法
TW202406089A (zh) 半導體裝置和使用電磁干擾吸收金屬棒的方法
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
CN117594568A (zh) 半导体装置和使用重分布层形成封装内模块结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant