CN107195533A - 一种基于GaN水平纳米线交叉结的多端电子器件制备方法 - Google Patents

一种基于GaN水平纳米线交叉结的多端电子器件制备方法 Download PDF

Info

Publication number
CN107195533A
CN107195533A CN201710333926.6A CN201710333926A CN107195533A CN 107195533 A CN107195533 A CN 107195533A CN 201710333926 A CN201710333926 A CN 201710333926A CN 107195533 A CN107195533 A CN 107195533A
Authority
CN
China
Prior art keywords
substrate
electronic device
method based
device preparation
knot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710333926.6A
Other languages
English (en)
Other versions
CN107195533B (zh
Inventor
何苗
王志成
黄波
丛海云
郑树文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN201710333926.6A priority Critical patent/CN107195533B/zh
Publication of CN107195533A publication Critical patent/CN107195533A/zh
Application granted granted Critical
Publication of CN107195533B publication Critical patent/CN107195533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于GaN水平纳米线交叉结的多端电子器件制备方法，将衬底清洗、蒸镀金属薄膜后；在HVPE设备中翻转衬底，使衬底上蒸镀有金属薄膜的一面向下并且与下方石墨盘之间设置有一定间隙，通过VLS方法在衬底上生长纳米线交叉结；然后经过王水处理、光刻和退火处理形成欧姆接触。本发明通过在蒸镀有金属薄膜的一面与石墨盘之间设置一定间隙，保证气流通常，同时能控制生成的水平GaN纳米线交叉结与衬底紧密相连，无需进行转移，增强器件性能稳定性，并且在后续制作过程中只需要使用普通光刻，制备成本低。本发明作为一种基于GaN水平纳米线交叉结的多端电子器件制备方法可广泛应用于微电子领域。

Description

一种基于GaN水平纳米线交叉结的多端电子器件制备方法
技术领域
本发明涉及微电子领域，尤其是一种基于GaN水平纳米线交叉结的多端电子器件制备方法。
背景技术
由于传统光电子器件都是建立在平面薄膜工艺上，其进一步发展受到了很大的制约。这最大的问题在于，薄膜上外延生长时与衬底的晶格失配及热失配将会给生长的材料带来大量的位错与缺陷。跟传统的平面结构相比，纳米线由于维度的降低，表现出很多优异的性能。由于其小尺寸效应，纳米柱或纳米线结构能较好得使应力弛豫来适应晶格失配问题；且比表面积较平面结构大，位错比较容易向纳米柱侧壁弯曲而得以终止；因此可以得到无位错晶体。位错密度的减小，最终可以提高器件的性能。另一方面，由于维度的显著减少，III-氮化物纳米线也为未来器件及系统的尺寸缩小提供了可行的方法。一维体系的纳米材料是可以有效传输电子和光学激子的最小维度结构，也是纳米机械器件和纳米电子器件的最基本结构单元。GaN材料作为重要的半导体材料，其优良特性使得GaN纳米线在微纳光电器件、光电探测器件、电子器件、环境和医学等领域具有更广泛的潜在应用前景，现如今人们通过利用MOCVD、MBE等昂贵生长设备已经能够成功制备出高质量的GaN纳米线，并且能够应用于光电探测器和场效应晶体管等光电子器件。
通过缩小电子器件的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去几十年里，微电子工业发展一直遵循摩尔定律。目前微电子工业领域工艺水平越来越来高，电子产品的集成度要求也越来越高。
一维的纳米结构具有比表面积大、单晶结构的特点，因此一维纳米结构成为构造新型纳米光电器件的构筑单元。高晶体质量的一维GaN纳米线具有高载流子迁移率、高热和化学稳定性。相对于薄膜结构，一维纳米结构具有更少的缺陷，材料质量更好。
到目前为止，大量不同形貌和有趣结构的GaN纳米或微米材料已成功地合成，如纳米线、纳米带、纳米管等。GaN材料是一种宽禁带直接带隙化合物半导体材料，禁带宽度为3.4eV，其优良特性使得GaN纳米线能够应用于微纳光电器件、光电探测器件、电子器件、环境和医学等领域。而且它在器件尺寸的不断缩小，低能耗方面有显著优势。
目前半导体纳米线交叉结的获得都是通过控制材料的生长方向，一方面在三维空间中存在极小的概率使得部分纳米线能够相互接触，从而获得不同结构的交叉结，另一方面在三维立体空间获得的纳米线交叉结需要经过一定的切割转移到衬底上才能实现应用。
由于在三维立体空间通过随机接触获得的半导体纳米线交叉结的尺寸都很小，一般的纳米线长度都在几微米左右，而且在切割转移过程中还会对其进一步损害，这就限制了其以后的应用，所以现在都是利用昂贵的电子束曝光或聚焦离子束工艺在纳米线交叉结端口制作电极从而实现器件制作以及应用。
发明内容
为了解决上述技术问题，本发明的目的是：提供一种基于与衬底紧密结合的GaN水平纳米线交叉结的多端电子器件制备方法。
本发明所采用的技术方案是：一种基于GaN水平纳米线交叉结的多端电子器件制备方法，包括有以下步骤：
将衬底进行有机清洗和无机清洗；
使用真空镀膜机在衬底表面蒸镀金属薄膜；
在HVPE设备中翻转衬底，使衬底上蒸镀有金属薄膜的一面向下并且与下方石墨盘之间设置有一定间隙，通过VLS方法在衬底上生长纳米线交叉结；
将生长有纳米线交叉结的衬底经过王水处理；
在经过王水处理的衬底上光刻电极图案；
使用真空镀膜机在光刻有电极图案衬底上蒸镀金属；
对衬底进行退火处理形成欧姆接触。
进一步，所述衬底为蓝宝石衬底。
进一步，将衬底进行有机清洗和无机清洗的步骤具体为：将衬底放进4:1的硫酸、双氧水中浸泡4min，取出后用去离子水冲洗两遍；将衬底放入丙酮溶液中80℃超声清洗10min，接下来再放入乙醇溶液中80℃超声清洗10min，取出后用去离子水冲洗两遍。
进一步，使用真空镀膜机在衬底表面蒸镀的金属薄膜为2nm/2nm的Ni/Au。
进一步，通过VLS方法在衬底上生长纳米线交叉结时，衬底上蒸镀有金属薄膜的一面与石墨盘之间设置有1mm间隙。
进一步，通过VLS方法在衬底上生长纳米线交叉结的生长条件：温度为980℃，GaCl流量为10sccm，NH3流量为10sccm，时间为4min。
进一步，将生长有纳米线交叉结的衬底经过王水处理的步骤具体为：衬底放入王水中浸泡30s。
进一步，在经过王水处理的衬底上光刻电极图案的具体步骤为：通过匀胶、曝光、显影工序在生长有纳米线交叉结的衬底上光刻电极图案。
进一步，使用真空镀膜机在光刻有电极图案衬底上蒸镀的金属为50nm/300nm的Ti/Au。
进一步，对衬底进行退火处理形成欧姆接触的条件：温度为250℃，时间为15min。
本发明的有益效果是：本发明通过在蒸镀有金属薄膜的一面与石墨盘之间设置一定间隙，保证气流通常，同时能控制水平纳米线交叉结在二维平面的生长，生成的水平GaN纳米线交叉结与衬底紧密相连，无需进行转移，增强器件性能稳定性，并且纳米线尺寸在几十微米以上，在后续的器件制作过程中无需使用昂贵的电子束光刻方法，只需要使用普通光刻就可以实现电极制作和器件应用，制备成本低。
附图说明
图1为本发明方法的步骤流程图；
图2为常规方法生长纳米线时石墨盘和衬底相对位置示意图；
图3为常规方法生长的纳米线示意图；
图4为本发明方法生长纳米线时石墨盘和衬底相对位置示意图；
图5为本发明方法第一具体实施例生长的纳米线示意图；
图6为本发明方法第二具体实施例生长的纳米线示意图；
图7为本发明方法第一具体实施例制备的器件结构示意图；
图8为本发明方法第二具体实施例制备的器件结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明：
参照图1，一种基于GaN水平纳米线交叉结的多端电子器件制备方法，包括有以下步骤：
将衬底进行有机清洗和无机清洗；
使用真空镀膜机在衬底表面蒸镀金属薄膜；
在HVPE(Hydride Vapor Phase Epitaxy)设备中翻转衬底，使衬底上蒸镀有金属薄膜的一面向下并且与下方石墨盘之间设置有一定间隙，通过VLS(Vapor Liquid Solid)方法在衬底上生长纳米线交叉结；
常规方法如图2所示，当衬底放置于石墨盘上时，衬底上蒸镀有金属薄膜的一面向上，如图中阴影部分所示，而在生长的纳米线如图3所示，不仅难以获得需要的纳米线交叉结，而且需要对生成的纳米线交叉结进行转移，转移还需要花费大量精力和财力，在转移过程中很容易损坏。
本发明方法中，在HVPE设备中翻转衬底，如图4所示，衬底上蒸镀有金属薄膜的一面向下，如图中阴影部分所示；金属薄膜与石墨盘之间的间隙能使气源流畅通过，同时使纳米线与衬底紧密结合，配合对纳米线在二维平面上生长方向的控制，能够大规模的获得所需要的纳米线交叉结，例如通过减少GaCl气体流量来改变生长环境中的V/III比，故而催化剂组成能够影响液态金属催化剂液滴的界面能，从而达到控制纳米线的生长方向。与常规制备方法相比，本发明方法还节省了转移步骤，同时，在二维空间生长的纳米线结的尺寸都在几十微米以上，故而在后续的器件制作过程中无需使用昂贵的电子束光刻方法，只需要使用普通光刻就可以实现电极制作和器件应用。
将生长有纳米线交叉结的衬底经过王水处理；
在经过王水处理的衬底上光刻电极图案；
使用真空镀膜机在光刻有电极图案衬底上蒸镀金属；
对衬底进行退火处理形成欧姆接触。
进一步作为优选的实施方式，所述衬底为蓝宝石衬底。
进一步作为优选的实施方式，将衬底进行有机清洗和无机清洗的步骤具体为：将衬底放进4:1的硫酸、双氧水中浸泡4min，取出后用去离子水冲洗两遍；将衬底放入丙酮溶液中80℃超声清洗10min，接下来再放入乙醇溶液中80℃超声清洗10min，取出后用去离子水冲洗两遍。
进一步作为优选的实施方式，使用真空镀膜机在衬底表面蒸镀的金属薄膜为2nm/2nm的Ni/Au。
进一步作为优选的实施方式，通过VLS方法在衬底上生长纳米线交叉结时，衬底上蒸镀有金属薄膜的一面与石墨盘之间设置有1mm间隙；将间隙设置为1mm能够在是气源流畅通过的情况下，将生长的纳米线控制在二维平面空间中，使之被的纳米线交叉结与衬底紧密结合。
进一步作为优选的实施方式，通过VLS方法在衬底上生长纳米线交叉结的生长条件：温度为980℃，GaCl流量为10sccm，NH3流量为10sccm，时间为4min。
进一步作为优选的实施方式，将生长有纳米线交叉结的衬底经过王水处理的步骤具体为：衬底放入王水中浸泡30s。
进一步作为优选的实施方式，在经过王水处理的衬底上光刻电极图案的具体步骤为：通过匀胶、曝光、显影工序在生长有纳米线交叉结的衬底上光刻电极图案。
进一步作为优选的实施方式，使用真空镀膜机在光刻有电极图案衬底上蒸镀的金属为50nm/300nm的Ti/Au。
进一步作为优选的实施方式，对衬底进行退火处理形成欧姆接触的条件：温度为250℃，时间为15min。
作为本发明第一具体实施例，如图5所示，利用HVPE设备在蒸镀有金属薄膜的蓝宝石衬底上生长水平纳米线X型结，通过普通光刻制作电极L、U、R、D后的多端电子器件结构如图6所示。
作为本发明第二具体实施例，如图7所示，利用HVPE设备在蒸镀有金属薄膜的蓝宝石衬底上生长水平纳米线T型结，通过普通光刻制作电极后的多端电子器件结构如图8所示。
以图8所示的T型纳米线结多端电子器件为例，可将其应用于混频，例如在电极L和R两端分别输入不同的正弦信号：
其中AL＝AR＝100mV、fL＝1MHz、fR＝9MHz。
可在T端测试信号最强的三个峰值分别在1、9、10MHz处，次强峰值都出现在与fL和fR的相关频率。
除以上实施例外，本发明利用普通光刻方法制作电极形成的多端电子器件能够广泛应用于信号的混频、倍频、相位差检测等
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可以作出种种的等同变换或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于，包括有以下步骤：
将衬底进行有机清洗和无机清洗；
使用真空镀膜机在衬底表面蒸镀金属薄膜；
在HVPE设备中翻转衬底，使衬底上蒸镀有金属薄膜的一面向下并且与下方石墨盘之间设置有一定间隙，通过VLS方法在衬底上生长纳米线交叉结；
将生长有纳米线交叉结的衬底经过王水处理；
在经过王水处理的衬底上光刻电极图案；
使用真空镀膜机在光刻有电极图案衬底上蒸镀金属；
对衬底进行退火处理形成欧姆接触。
2.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：所述衬底为蓝宝石衬底。
3.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：将衬底进行有机清洗和无机清洗的步骤具体为：将衬底放进4:1的硫酸、双氧水中浸泡4min，取出后用去离子水冲洗两遍；将衬底放入丙酮溶液中80℃超声清洗10min，接下来再放入乙醇溶液中80℃超声清洗10min，取出后用去离子水冲洗两遍。
4.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：使用真空镀膜机在衬底表面蒸镀的金属薄膜为2nm/2nm的Ni/Au。
5.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：通过VLS方法在衬底上生长纳米线交叉结时，衬底上蒸镀有金属薄膜的一面与石墨盘之间设置有1mm间隙。
6.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于，通过VLS方法在衬底上生长纳米线交叉结的生长条件：温度为980℃，GaCl流量为10sccm，NH3流量为10sccm，时间为4min。
7.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：将生长有纳米线交叉结的衬底经过王水处理的步骤具体为：衬底放入王水中浸泡30s。
8.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：在经过王水处理的衬底上光刻电极图案的具体步骤为：通过匀胶、曝光、显影工序在生长有纳米线交叉结的衬底上光刻电极图案。
9.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：使用真空镀膜机在光刻有电极图案衬底上蒸镀的金属为50nm/300nm的Ti/Au。
10.根据权利要求1所述的一种基于GaN水平纳米线交叉结的多端电子器件制备方法，其特征在于：对衬底进行退火处理形成欧姆接触的条件：温度为250℃，时间为15min。
CN201710333926.6A 2017-05-12 2017-05-12 一种基于GaN水平纳米线交叉结的多端电子器件制备方法 Active CN107195533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710333926.6A CN107195533B (zh) 2017-05-12 2017-05-12 一种基于GaN水平纳米线交叉结的多端电子器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710333926.6A CN107195533B (zh) 2017-05-12 2017-05-12 一种基于GaN水平纳米线交叉结的多端电子器件制备方法

Publications (2)

Publication Number Publication Date
CN107195533A true CN107195533A (zh) 2017-09-22
CN107195533B CN107195533B (zh) 2019-07-19

Family

ID=59873627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710333926.6A Active CN107195533B (zh) 2017-05-12 2017-05-12 一种基于GaN水平纳米线交叉结的多端电子器件制备方法

Country Status (1)

Country Link
CN (1) CN107195533B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107881554A (zh) * 2017-10-18 2018-04-06 中国科学院半导体研究所 在衬底上生长GaN平面纳米线的方法
CN110095490A (zh) * 2019-04-17 2019-08-06 北京工业大学 一种检测四针状氧化锌晶须电导特性的器件及方法
CN113308741A (zh) * 2020-12-28 2021-08-27 中国科学院福建物质结构研究所 一种氮化镓单晶材料、其制备方法及应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101220466A (zh) * 2007-12-14 2008-07-16 中国科学院上海微系统与信息技术研究所 钨辅助热退火制备氮化镓纳米线的制备方法
US20110198561A1 (en) * 2010-02-16 2011-08-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN102259833A (zh) * 2011-05-24 2011-11-30 黄辉 一种基于纳米线交叉互联的纳米线器件制备方法
US8314429B1 (en) * 2009-09-14 2012-11-20 Soraa, Inc. Multi color active regions for white light emitting diode
CN103107065A (zh) * 2011-11-15 2013-05-15 黄辉 一种基于纳米线有序排列的纳米线器件制备方法
CN103898506A (zh) * 2014-04-23 2014-07-02 西安电子科技大学 基于m面GaN上的极性AlN纳米线材料及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101220466A (zh) * 2007-12-14 2008-07-16 中国科学院上海微系统与信息技术研究所 钨辅助热退火制备氮化镓纳米线的制备方法
US8314429B1 (en) * 2009-09-14 2012-11-20 Soraa, Inc. Multi color active regions for white light emitting diode
US20110198561A1 (en) * 2010-02-16 2011-08-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device
CN102259833A (zh) * 2011-05-24 2011-11-30 黄辉 一种基于纳米线交叉互联的纳米线器件制备方法
CN103107065A (zh) * 2011-11-15 2013-05-15 黄辉 一种基于纳米线有序排列的纳米线器件制备方法
CN103898506A (zh) * 2014-04-23 2014-07-02 西安电子科技大学 基于m面GaN上的极性AlN纳米线材料及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107881554A (zh) * 2017-10-18 2018-04-06 中国科学院半导体研究所 在衬底上生长GaN平面纳米线的方法
CN110095490A (zh) * 2019-04-17 2019-08-06 北京工业大学 一种检测四针状氧化锌晶须电导特性的器件及方法
CN113308741A (zh) * 2020-12-28 2021-08-27 中国科学院福建物质结构研究所 一种氮化镓单晶材料、其制备方法及应用

Also Published As

Publication number Publication date
CN107195533B (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
US10087547B2 (en) Growth of single crystal III-V semiconductors on amorphous substrates
Bakkers et al. Epitaxial growth of III-V nanowires on group IV substrates
Hertenberger et al. Growth kinetics in position-controlled and catalyst-free InAs nanowire arrays on Si (111) grown by selective area molecular beam epitaxy
US20190378898A1 (en) Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same
CN107195533B (zh) 一种基于GaN水平纳米线交叉结的多端电子器件制备方法
CN100505166C (zh) 在异质基底上制备高质量GaN单晶厚膜的方法
Schroth et al. Impact of the shadowing effect on the crystal structure of patterned self-catalyzed GaAs nanowires
CN103258970A (zh) 一种核壳型有机/硫化镉纳米线异质结阵列的制备方法
CN105957801A (zh) 氮化镓纳米锥和氮化镓纳米柱混合阵列的制作方法
Piazza et al. Nanoscale investigation of a radial p–n junction in self-catalyzed GaAs nanowires grown on Si (111)
Liu et al. Atomic mechanism of strain alleviation and dislocation reduction in highly mismatched remote heteroepitaxy using a graphene interlayer
CN109540988B (zh) 基于叉指电极及凹槽结构的无参比电极GaN基pH传感器
Kwak et al. Stability of Graphene and Influence of AlN Surface Pits on GaN Remote Heteroepitaxy for Exfoliation
So et al. Foreign-catalyst-free growth of InAs/InSb axial heterostructure nanowires on Si (111) by molecular-beam epitaxy
CN103757693B (zh) 一种GaN纳米线的生长方法
CN102828250A (zh) 一种GaN纳米线生长方法
Feng et al. Direct Growth of GaN Nanowires by Ga and N2 without Catalysis
CN107881554A (zh) 在衬底上生长GaN平面纳米线的方法
US20170278932A1 (en) Platform of large metal nitride islands with lateral orientations and low-defect density
CN210245515U (zh) 一种基于局域表面等离激元效应的深紫外msm探测器
Seidl et al. Postgrowth Shaping and Transport Anisotropy in Two-Dimensional InAs Nanofins
Volobuev et al. Nucleation and formation of Au-catalyzed ZnTe nanowires on (0 0 1) GaAs by MBE: From planar to out-of-plane growth
Li et al. Manipulation of morphology and structure of the top of GaAs nanowires grown by molecular-beam epitaxy
Lanzoni et al. Surface characterization of epitaxial Cu-rich CuInSe 2 absorbers
Seredin et al. Comparative studies of nanoscale columnar AlxGa1-xN/AlN heterostructures grown by plasma-assisted molecular-beam epitaxy on cSi, porSi/cSi and SiC/porSi/cSi substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant