CN107194115B - 一种批量化电路仿真方法和系统 - Google Patents

一种批量化电路仿真方法和系统 Download PDF

Info

Publication number
CN107194115B
CN107194115B CN201710456811.6A CN201710456811A CN107194115B CN 107194115 B CN107194115 B CN 107194115B CN 201710456811 A CN201710456811 A CN 201710456811A CN 107194115 B CN107194115 B CN 107194115B
Authority
CN
China
Prior art keywords
simulation
stage
test case
grouping
simulation stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710456811.6A
Other languages
English (en)
Other versions
CN107194115A (zh
Inventor
肖基诰
肖铁
王文杰
李云鹏
潘勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Dera Technology Co Ltd
Original Assignee
Beijing New Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing New Technology Co Ltd filed Critical Beijing New Technology Co Ltd
Priority to CN201710456811.6A priority Critical patent/CN107194115B/zh
Publication of CN107194115A publication Critical patent/CN107194115A/zh
Priority to PCT/CN2018/091483 priority patent/WO2018228528A1/zh
Application granted granted Critical
Publication of CN107194115B publication Critical patent/CN107194115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例提出了一种批量化电路仿真方法和系统，包括将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。本发明通过提取各个测试用例之间的相同仿真阶段，以此进行分组，并在仿真阶段相同的组内共享仿真中间结果，以此来减少整体的仿真耗时，从而极大的加快了批量化电路仿真速度，提高仿真效率。

Description

一种批量化电路仿真方法和系统
技术领域
本发明涉及电路设计仿真技术领域，尤其涉及一种批量化电路仿真方法和系统。
背景技术
在芯片设计的前期开发过程中，为了确保芯片能够正常运行，必须进行详尽的电路仿真，仿真速度是决定仿真任务能否按时完成的关键因素之一。随着芯片规模的快速增长，电路仿真的规模也越来越大，相对的，完成仿真过程的时间也越来越长，导致仿真速度也越来越慢。为了加快仿真速度，往往采用多台服务器进行批量化仿真。目前批量化电路仿真的常规是：先对电路的所有输入文件进行编译，生成一个或多个仿真预备文件，然后基于仿真预备文件进行仿真。整个过程分为编译和仿真两个部分，这样虽然可以减少编译时间，但是，每个测试用例的整个仿真阶段都需要完整的运行，造成了资源的浪费。
而且，在大型电路的仿真过程中，不同的测试用例之间往往有很多类似的步骤，尤其是在初始化阶段，很多测试用例是几乎一样的初始化配置流程。例如在移动处理器SoC芯片设计里面，在正式测试开始之前需要进行DDR初始化，NAND Flash初始化等等，这些初始化过程耗时较长。在目前传统的仿真方式模式下，每个测试用例的初始化过程都需要执行一遍。参照图1，在现有技术中提出的批量化仿真方法中，每个测试用例的整个仿真过程都要完整的执行，从而导致耗费的时间较长，影响项目进度。
而且，由于硬件资源的限制，仿真过程中的各个测试用例并不一定能全部并行进行。而且对于大规模电路的仿真，测试用例普遍有上百条之多，而硬件服务器资源有限，只能同时运行几个仿真进程，综合以上的所有的因素，最终导致了仿真耗时较长，速度缓慢，仿真效率比较低。
发明内容
鉴于上述问题，本发明提供一种克服上述问题或者至少部分地解决上述问题的批量化电路仿真方法，以提高批量化电路的仿真速度。
本发明的一个方面，提供了一种批量化电路仿真方法，包括：
将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；
根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；
在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
其中，所述将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段，包括：
根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
其中，在所述将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段之前，所述方法还包括：
根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。
其中，所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，包括：
对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型；
根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
其中，在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，所述方法还包括：
根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
本发明的另一个方面，还提供了批量化电路仿真系统，包括：
划分模块，用于将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；
分组模块，用于根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；
仿真模块，用于在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
其中，所述划分模块，具体用于根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
其中，所述系统还包括：
配置模块，用于在所述划分模块将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段之前，根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。
其中，所述分组模块，包括解析子模块和分组子模块；
所述解析子模块，用于对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型；
所述分组子模块，用于根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
其中，所述分组模块，还用于在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
本申请实施例中提供的技术方案，具有如下技术效果或优点：
本发明实施例提供的批量化电路仿真方法和系统，通过将各个测试用例进行仿真阶段的划分，提取各个测试用例之间的相同仿真阶段，并将具有相同仿真阶段的测试用例进行分组，以实现在具有相同仿真阶段的分组内共享相同仿真阶段的仿真中间结果，以此来减少整体的仿真耗时，从而极大的加快了批量化电路仿真速度，提高仿真效率。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为背景技术中提出的批量化电路仿真方法的仿真流程图；
图2为本发明一个实施例的一种批量化电路仿真方法的流程图；
图3为本发明另一实施例的一种批量化电路仿真方法的流程图；
图4为本发明一个实施例的一种批量化电路仿真方法的仿真流程图；
图5为本发明一个实施例的一种批量化电路仿真系统的结构框图；
图6为本发明另一实施例的一种批量化电路仿真系统的结构框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图2示意性示出了本发明一个实施例的一种批量化电路仿真方法的流程图。参照图2，本发明实施例具体包括以下步骤：
S11、将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
S12、根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段。
S13、在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
本发明实施例提供的批量化电路仿真方法，通过将各个测试用例进行仿真阶段的划分，提取各个测试用例之间的相同仿真阶段，并将具有相同仿真阶段的测试用例进行分组，以实现在具有相同仿真阶段的分组内共享相同仿真阶段的仿真中间结果，以此来减少整体的仿真耗时，从而极大的加快了批量化电路仿真速度，提高仿真效率。
图3示意性示出了本发明另一个实施例的批量化电路仿真方法的流程图。参照图3，本发明实施例提供的批量化电路仿真方法具体包括以下步骤：
S21、根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。
S22、根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
在本实施例中，测试用例是按照测试功能来进行分组的，但是本发明的分组过程不限于按照功能测试进行分组，任何等同的分组方式，都落入本发明的保护范围。
S23、根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组。其中，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段。步骤S23具体通过以下步骤实现：对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型。根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
S24、在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
由于不同的测试用例之间往往有很多类似的步骤，尤其是在初始化阶段，很多测试用例是几乎一样的初始化配置流程。例如在移动处理器SoC芯片设计里面，在正式测试开始之前需要进行DDR初始化，NAND Flash初始化等等，而且这些初始化过程耗时较长。因此，下面以测试用例中的初始化仿真过程为具体实施例，对本发明技术方案进行解释说明。
本发明实施例中，首先可以根据测试用例中的初始化仿真过程所实现的测试功能将待仿真的各个测试用例的初始化仿真仿真过程分别划分为多个仿真阶段。具体的，可以根据初始化模块来将测试用例中的初始化仿真过程划分成若干仿真阶段，除此之外还可以基于初始化步骤或初始化时间实现仿真阶段的划分，对此，本发明实施例不做具体限定。
在对初始化仿真过程进行仿真阶段划分之前，在创建测试用例时，需要根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。本实施例中，具体的测试用例的数量为七个，分别为Test A、Test B、Test C、Test D、TestE、Test F、Test G。这七个实施例的初始化过程划分为四个阶段：A、B、C、D，这四个阶段分别有3、3、2、4种不同的配置类型。
在进行仿真阶段划分时，首先通过对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型。具体的，把不同的配置采用数字来编号，例如阶段A的配置类型分别为1、2、3，阶段D的配置类型分别为1、2、3、4，在本实施例中，不同阶段相同编号的配置所代表的配置是不一样的，例如A1和D1分别是两种配置，它们之间并无联系。测试用例的具体配置如下表1所示：
表1测试用例的配置表
然后，根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。具体的，仿真的初始化顺序依次是ABCD，所以先从阶段A开始分析，发现在这个阶段有三种配置类型：Test A和Test B是配置1，Test C、Test D、Test E是配置2，Test F、Test G是配置3，所以我们把Test A和Test B分在Group 1，TestC、Test D和Test E分在Group 2，Test F、Test G分在Group 3。
本发明实施例中，在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，所述批量化电路仿真方法，还包括附图中未示出的以下步骤：根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
具体的，继续顺着时间轴往下分析，对于阶段B：Group 1里面的两个测试用例出现了分化，它们两个的配置分别是B3和B2，那么Group 1到此结束，它包括阶段A的配置1，简称A1；再来看Group 2，它包括测试用例C、D、E三个，在阶段B也出现了分化，其中Test C和TestD的配置仍然是一样的，都是B2，但是Test E的配置是B3。对此，我们在Group 2的基础上产生一个新的Group 4：它包括了阶段A的配置2和阶段B的配置2(简称A2+B2)，而Group 2就到此结束了，它包括阶段A的配置2(简称A2)。再来看Group 3，它包括的两个测试Test F和Test G在阶段B仍然是一样的配置，都是1，所以Group 3继续有效，尚未结束。
继续顺着时间轴往下分析，对于阶段C：目前只剩下Group 3和Group 4，先分析Group 4:Test C和Test D的阶段C都是配置1，所以Group 4继续有效，尚未结束；对于Group3：Test F和Test G的阶段C的配置不一样，分别是2和1，所以Group 3结束，它包括阶段A的配置3和阶段B的配置1，简称A3+B1；
继续顺着时间轴往下分析，对于阶段D:目前只剩下Group 4，Test C和Test D在阶段4的配置出现了分化，所以Group 4结束，它包括Group 2，阶段B的配置2和阶段C的配置1，简称Group 2+A2+B2+C1。
通过上述处理，得到如下分组信息：
Group 1:A1
Group 2:A2
Group 3:A3+B1
Group 4:Group 2+B2+C1
对于每个测试用例，其仿真过程拆解的最终结果如表2所示：
表2仿真过程拆解表
Test A Group 1+B3+C1+D4
Test B Group 1+B2+C2+D3
Test C Group 4+D3
Test D Group 4+D2
Test E Group 2+B3+C1+D4
Test F Group 3+C2+D1
Test G Group 3+C1+D3
这些信息被保存在特定格式的文本里面，便于在仿真流程使用。
在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。图4示意性示出了本发明一个实施例的一种批量化电路仿真方法的仿真流程图，通过上述信息可知，Group 1、Group 2、Group 3并不依赖于任何其他仿真过程，所以在仿真开始时，它们可以并行运行；如图4所示，在Group 2结束的时候，把当前仿真进程复制一份，从当前的时间点开始运行Group 4。当任何一个Group结束的时候，被它所依赖的测试用例就可以运行了。例如Group 1结束后，Test A和Test B就可以在Group 1的基础上复制仿真进程，开始运行各自剩下的仿真阶段；Group 3结束后，Test F和Test G可以在Group3的基础上复制仿真进程，开始运行剩下的仿真阶段。
需要说明的是，本发明实施例中提出的“二次分组”中的“二次”，并不用来限定具体的分组次数，不排除对某一分组中的测试用例进行多次分组的情况。如果在每一仿真阶段二次分组后的测试用例仍然具有相同仿真阶段，则继续进行分组，并对同一分组中各个测试用例的相同仿真阶段进行统一仿真。例如，对Test C、Test D、Test E首次分组后形成Group 2，B阶段，对Group 2分组形成Group 4，D阶段，对Group 4再次分组。可见，对某一分组中的测试用例进行多次分组的情况均落入本发明的保护范围。
本发明实施例，将所有测试用例分成了若干组，在同一个组内的测试用例有着相同的初始化过程。先对相同的部分进行统一的仿真，等到相同的初始化过程结束的时候，同一组内的各个测试用例之间开始出现不同的功能点配置，此时开始再分成多个任务开始执行。此种方式能显著减少冗余的初始化过程，减少总的仿真时间。
对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
图5示意性示出了本发明一个实施例的一种批量化电路仿真系统的结构框图。参照图5，本发明实施例的批量化电路仿真系统具体包括划分模块101、分组模块102和仿真模块103，其中：
所述的划分模块101，用于将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；
所述的分组模块102，用于根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；
所述的仿真模块103，用于根据在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
在本发明的一个可选实施例，所述的划分模块101，具体用于根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
图6示意性示出了本发明另一个实施例的一种批量化电路仿真系统的结构框图。参照图6，本发明实施例的批量化电路仿真系统具体包括配置模块100、划分模块101、分组模块102和仿真模块103，其中：
所述的配置模块100，用于根据待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。本实施例中，配置模块100在所述划分模块101将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段之前，根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件。
所述的划分模块101，用于根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
所述的分组模块102，用于根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段。
所述的仿真模块103，用于根据在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真。
进一步地，所述分组模块102，进一步包括解析子模块和分组子模块，其中：
所述的解析子模块，用于对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型；
所述的分组子模块，用于根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
本实施例中，所述分组模块102，还用于在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
本发明实施例提供的批量化电路仿真方法和系统，通过将各个测试用例进行仿真阶段的划分，提取各个测试用例之间的相同仿真阶段，并将具有相同仿真阶段的测试用例进行分组，以实现在具有相同仿真阶段的分组内共享相同仿真阶段的仿真中间结果，以此来减少整体的仿真耗时，尤其是对于大型电路批量化仿真，可以节省大量的仿真时间，从而极大的加快了批量化电路仿真速度，提高仿真效率。
在此提供的仿真方法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的网关、代理服务器、系统中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (6)

1.一种批量化电路仿真方法，其特征在于，所述方法包括：
将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；
根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；
在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真；
其中，在所述将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段之前，所述方法还包括：根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件；
所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，具体包括：
对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型；
根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
2.根据权利要求1所述的方法，其特征在于，所述将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段，包括：
根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
3.根据权利要求1所述的方法，其特征在于，在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，所述方法还包括：
根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
4.一种批量化电路仿真系统，其特征在于，包括:
划分模块，用于将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段；
分组模块，用于根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组，所述相同仿真阶段为具有相同仿真操作且各个仿真操作的执行顺序一致的仿真阶段；
仿真模块，用于在仿真过程中，根据每一仿真阶段的执行顺序对同一分组中各个测试用例的相同仿真阶段进行统一仿真，并在仿真结果的基础上对该分组中各个测试用例的后续仿真阶段分别进行仿真；
所述系统还包括：
配置模块，用于在所述划分模块将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段之前，根据所述待仿真的各个测试用例中的每一仿真阶段的配置类型设置各个测试用例对应的配置文件；
所述分组模块，具体包括解析子模块和分组子模块；
所述解析子模块，用于对各个测试用例对应的配置文件进行解析，得到每一测试用例中各个仿真阶段的配置类型；
所述分组子模块，用于根据每一仿真阶段的执行顺序依次将配置文件中配置类型相同的仿真阶段所属的测试用例划分为同一分组，所述配置类型用于描述相应的仿真阶段所包括的仿真操作以及各个仿真操作的执行顺序。
5.根据权利要求4所述的系统，其特征在于，所述划分模块，具体用于根据测试用例所实现的测试功能将待仿真的各个测试用例的仿真过程分别划分为多个仿真阶段。
6.根据权利要求4所述的系统，其特征在于，所述分组模块，还用于在所述根据每一仿真阶段的执行顺序依次将具有相同仿真阶段的测试用例进行分组之后，根据每一仿真阶段的执行顺序将每一分组中具有相同仿真阶段的测试用例进行二次分组。
CN201710456811.6A 2017-06-16 2017-06-16 一种批量化电路仿真方法和系统 Active CN107194115B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710456811.6A CN107194115B (zh) 2017-06-16 2017-06-16 一种批量化电路仿真方法和系统
PCT/CN2018/091483 WO2018228528A1 (zh) 2017-06-16 2018-06-15 一种批量化电路仿真方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710456811.6A CN107194115B (zh) 2017-06-16 2017-06-16 一种批量化电路仿真方法和系统

Publications (2)

Publication Number Publication Date
CN107194115A CN107194115A (zh) 2017-09-22
CN107194115B true CN107194115B (zh) 2018-06-29

Family

ID=59878152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710456811.6A Active CN107194115B (zh) 2017-06-16 2017-06-16 一种批量化电路仿真方法和系统

Country Status (2)

Country Link
CN (1) CN107194115B (zh)
WO (1) WO2018228528A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107194115B (zh) * 2017-06-16 2018-06-29 北京得瑞领新科技有限公司 一种批量化电路仿真方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214139A (zh) * 2011-06-01 2011-10-12 北京航空航天大学 一种面向分布式系统的自动化测试的执行控制与调度方法
CN102609352A (zh) * 2011-01-19 2012-07-25 阿里巴巴集团控股有限公司 一种并行测试方法及并行测试服务器
CN105975397A (zh) * 2016-07-18 2016-09-28 浪潮(北京)电子信息产业有限公司 一种基于TestNG的集成测试方法及系统
CN106777665A (zh) * 2016-12-07 2017-05-31 盛科网络（苏州）有限公司 提高协同仿真平台验证效率的方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581029B1 (en) * 1999-05-11 2003-06-17 International Business Machines Corporation Method and system for optimizing execution of a collection of related module sequences by eliminating redundant modules
US7860700B2 (en) * 2007-08-09 2010-12-28 International Business Machines Corporation Hardware verification batch computing farm simulator
CN107194115B (zh) * 2017-06-16 2018-06-29 北京得瑞领新科技有限公司 一种批量化电路仿真方法和系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102609352A (zh) * 2011-01-19 2012-07-25 阿里巴巴集团控股有限公司 一种并行测试方法及并行测试服务器
CN102214139A (zh) * 2011-06-01 2011-10-12 北京航空航天大学 一种面向分布式系统的自动化测试的执行控制与调度方法
CN105975397A (zh) * 2016-07-18 2016-09-28 浪潮(北京)电子信息产业有限公司 一种基于TestNG的集成测试方法及系统
CN106777665A (zh) * 2016-12-07 2017-05-31 盛科网络（苏州）有限公司 提高协同仿真平台验证效率的方法及系统

Also Published As

Publication number Publication date
WO2018228528A1 (zh) 2018-12-20
CN107194115A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US6678645B1 (en) Method and apparatus for SoC design validation
US7865346B2 (en) Instruction encoding in a hardware simulation accelerator
CN104865518B (zh) 一种sram型fpga的clb动态老炼配置方法
JP2022036889A (ja) チップを検証する方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム
US10095194B2 (en) Method for configuring a test device set up for testing an electronic control unit
CN104268078A (zh) 一种基于参数化ip 测试用例集合的芯片自动化验证方法
CN106775913B (zh) 一种目标代码控制流图生成方法
CN110750946A (zh) 集成电路网表仿真加速方法及其系统
CN105302719A (zh) 一种变异测试方法及装置
CN113721927B (zh) 基于fpga的ate测试向量编译加速方法及ate系统
JPH05505271A (ja) コンピュータプログラムをテストし、デバッグする方法
CN107194115B (zh) 一种批量化电路仿真方法和系统
CN104881363A (zh) 一种控制律软件的测试方法
CN107122626A (zh) 二代测序dna突变检测的生物信息学分析的方法及系统
CN105205005A (zh) 一种服务器的cpu测试方法及系统
CN114548027A (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
CN106407329B (zh) 海量平台往hadoop平台自动化导入增量数据的方法
US9195789B2 (en) Incremental functional verification of a circuit design
CN107451063B (zh) 一种脚本测试方法及装置
CN116302344A (zh) 一种批量生成硬件仿真自动化过程的方法及系统
CN113139359B (zh) 基于fpga内嵌处理器的虚拟仿真测试方法
CN112464502B (zh) 优化加快存储器仿真验证方法、装置、存储介质和终端
JPH1091677A (ja) シミュレーション／エミュレーションの効率を増すための論理変換方法
CN115168194A (zh) 一种针对工具链的随机指令生成测试平台
Nakajima et al. A fast network-on-chip simulator with qemu and systemc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100000 Shining Building, 35 College Road, Haidian District, Beijing, 1407-005

Patentee after: Beijing Purple Light Technology Co., Ltd.

Address before: 100000 Shining Building, 35 College Road, Haidian District, Beijing, 1407-005

Patentee before: Beijing New Technology Co., Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100000 Shining Building, 35 College Road, Haidian District, Beijing, 1407-005

Patentee after: BEIJING DERA TECHNOLOGY Co.,Ltd.

Address before: 100000 Shining Building, 35 College Road, Haidian District, Beijing, 1407-005

Patentee before: BEIJING ZIGUANG DERA TECHNOLOGY Co.,Ltd.