CN107170725B - 电力电子组件和制造电力电子组件的方法 - Google Patents

电力电子组件和制造电力电子组件的方法 Download PDF

Info

Publication number
CN107170725B
CN107170725B CN201710132905.8A CN201710132905A CN107170725B CN 107170725 B CN107170725 B CN 107170725B CN 201710132905 A CN201710132905 A CN 201710132905A CN 107170725 B CN107170725 B CN 107170725B
Authority
CN
China
Prior art keywords
fluid
substrate
semiconductor device
electrode
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710132905.8A
Other languages
English (en)
Other versions
CN107170725A (zh
Inventor
福冈佑二
E·M·戴德
S·N·乔什
周锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Engineering and Manufacturing North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Engineering and Manufacturing North America Inc filed Critical Toyota Motor Engineering and Manufacturing North America Inc
Publication of CN107170725A publication Critical patent/CN107170725A/zh
Application granted granted Critical
Publication of CN107170725B publication Critical patent/CN107170725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10325—Boron nitride [BN], e.g. cubic, hexagonal, nanotube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

电力电子组件和制造电力电子组件的方法。所述电力电子组件具有半导体器件叠层，半导体器件叠层具有宽带隙半导体器件、第一电极和第二电极，第一电极与宽带隙半导体器件电联接，第二电极与宽带隙半导体器件电联接。衬底层联接到半导体器件叠层，使得第一电极定位在衬底层和宽带隙半导体器件之间。衬底层包括衬底入口端口和衬底出口端口。集成流体通道系统在衬底入口端口和衬底出口端口之间延伸，并且包括衬底流体入口通道、衬底流体出口通道和一个或多个半导体流体通道，衬底流体入口通道从衬底入口端口延伸到衬底层中，衬底流体出口通道从衬底出口端口延伸到衬底层中，一个或多个半导体流体通道延伸到宽带隙半导体器件中，并且与衬底流体入口通道和衬底流体出口通道流体连通。

Description

电力电子组件和制造电力电子组件的方法
相关申请的交叉引用
本申请要求提交于2016年3月8日提交的美国临时专利申请NO.62/305,281的优先权。
技术领域
本说明书大体涉及电力电子组件，更具体地，涉及具有半导体器件叠层和集成流体通道系统的电力电子组件，所述半导体器件叠层具有宽带隙半导体器件，所述集成流体通道系统在半导体器件叠层内延伸。
背景技术
散热装置可以联接到诸如电力电子器件这样的发热装置，以移除热量并降低发热装置的最大工作温度。可以使用冷却流体经由对流热传递来接收由发热装置产生的热量，并且从发热装置移除这种热量。例如，可以引导冷却流体的射流使得其冲击发热装置的表面。从发热装置移除热量的另一种方式是将发热装置联接到由导热材料(例如铝)制成的翅片式散热器。
然而，由于新开发的电气系统的需求，电力电子组件被设计成在增大的功率水平下工作并且产生了相应增加的热通量，常规的散热器不能充分地除热通量来将电力电子组件的工作温度有效地降低到可接受的温度水平。此外，传统的散热器和冷却结构需要附加的接合层和热匹配材料(例如，结合层、衬底、热界面(thermal interface)材料)。这些附加层使整个组件的热阻显著增大，并且使得电子系统的热管理更为困难。
因此，需要具有内部冷却结构的替代电力电子组件和替代电力电子器件。
发明内容
在一个实施例中，电力电子组件包括半导体器件叠层，所述半导体器件叠层具有宽带隙半导体器件、第一电极和第二电极，所述宽带隙半导体器件包括宽带隙半导体材料，所述第一电极电联接并且热联接到所述宽带隙半导体器件的第一器件表面，所述第二电极电联接并且热联接到所述宽带隙半导体器件的第二器件表面，其中，所述第一器件表面与所述第二器件表面相对。此外，所述电力电子组件包括衬底层，所述衬底层联接到半导体器件叠层，使得所述第一电极定位在所述衬底层和所述宽带隙半导体器件之间。所述衬底层包括衬底入口端口和衬底出口端口。此外，所述电力电子组件包括集成流体通道系统，所述集成流体通道系统在所述衬底层的衬底入口端口和衬底出口端口之间延伸。所述集成流体通道系统包括衬底流体入口通道、衬底流体出口通道和一个或多个半导体流体通道，所述衬底流体入口通道从所述衬底入口端口延伸到所述衬底层中，所述衬底流体出口通道从所述衬底出口端口延伸到所述衬底层中，所述一个或多个半导体流体通道延伸到所述宽带隙半导体器件中。所述一个或多个半导体流体通道与所述衬底流体入口通道和所述衬底流体出口通道流体连通。
在另一实施例中，电力电子组件包括半导体器件叠层，所述半导体器件叠层具有宽带隙半导体器件，所述宽带隙半导体器件包括宽带隙半导体材料。所述半导体器件叠层还包括漏极和源极，所述漏极定位在所述宽带隙半导体器件之间并且热联接且电联接到所述宽带隙半导体器件，所述源极与所述漏极相对地热联接并且电联接到所述宽带隙半导体器件，使得竖直电流路径从所述源极穿过所述宽带隙半导体器件延伸至所述漏极。此外，所述电力电子组件包括高温衬底层，所述高温衬底层联接到所述半导体器件叠层，使得所述漏极定位在所述高温衬底层和所述宽带隙半导体器件之间，其中，所述高温衬底层包括衬底入口端口和衬底出口端口，并且所述高温衬底层的熔化温度高于约300℃。此外，所述电力电子组件包括集成流体通道系统，所述集成流体通道系统在所述高温衬底层的衬底入口端口和衬底出口端口之间延伸。所述集成流体通道系统包括衬底流体入口通道、衬底流体出口通道和一个或多个电极流体通道，所述衬底流体入口通道从所述衬底入口端口延伸到所述高温衬底层中，所述衬底流体出口通道从所述衬底出口端口延伸到所述高温衬底层中，所述一个或多个电极流体通道在所述漏极内延伸。所述一个或多个电极流体通道与所述衬底流体入口通道和所述衬底流体出口通道流体连通，并且一个或多个半导体流体通道延伸到宽带隙半导体器件中。此外，所述一个或多个半导体流体通道与所述一个或多个电极流体通道流体连通，以在所述衬底入口端口和所述衬底出口端口之间提供穿过所述衬底流体入口通道、所述一个或多个电极流体通道、所述一个或多个半导体流体通道和所述衬底流体出口通道的流体流路。
在又一个实施例中，一种制造电力电子组件的方法包括将一个或多个半导体流体通道蚀刻到宽带隙半导体器件中，所述宽带隙半导体器件包括宽带隙半导体材料。所述方法还包括：在第一电极中形成一个或多个电极流体通道；将所述宽带隙半导体器件的第一器件表面联接到所述第一电极上，使得所述一个或多个半导体流体通道与所述一个或多个电极流体通道流体连通；和将所述第一电极定位成与衬底层流体连通。所述衬底层包括衬底流体入口通道和衬底流体出口通道，所述衬底流体入口通道从衬底入口端口延伸到所述衬底层中，所述衬底流体出口通道从衬底出口端口延伸到所述衬底层中。所述衬底流体入口通道和所述衬底流体出口通道各自与所述一个或多个电极流体通道和所述一个或多个半导体器件通道流体连通。
基于以下结合附图的详细描述，将更全面地理解由本文所述的实施例提供的这些和附加的特征。
附图说明
附图中所阐述的实施例本质上是说明性和示意性的，并且不旨在限制由权利要求限定的主题。当结合以下附图阅读时，可以理解说明性实施例的以下详细描述，在这些附图中，相同的结构用相同的附图标记表示，并且其中：
图1A示意性地示出了根据本发明所示出和描述的一个或多个实施例的示例性电力电子组件，所述电力电子组件具有宽带隙半导体器件；
图1B示出了根据本发明所示出和描述的一个或多个实施例的图1A的示例性电力电子组件的剖视图，所述电力电子组件具有延伸到宽带隙半导体器件中的集成流体通道系统；
图2A示意性地示出了根据本发明所示出和描述的一个或多个实施例的示例性电力电子组件，所述电力电子组件具有宽带隙半导体器件和半导体冷却芯片；
图2B示出了根据本发明所示出和描述的一个或多个实施例的图2A的示例性电力电子组件的剖视图，所述电力电子组件具有延伸到半导体冷却芯片中的集成流体通道系统；
图2C示出了根据本发明所示出和描述的一个或多个实施例的图2A的示例性电力电子组件的另一个实施例的剖视图，所述电力电子组件具有延伸穿过半导体冷却芯片并延伸到宽带隙半导体器件中的集成流体通道系统；
图3A示意性地示出了根据本发明所示出和描述的一个或多个实施例的示例性电力电子组件，所述电力电子组件包括多个半导体器件叠层；
图3B示意性地示出了根据本发明所示出和描述的一个或多个实施例的图3A的示例性电力电子组件的示例性单个半导体器件叠层；和
图3C示意性地示出了根据本发明所示出和描述的一个或多个实施例的图3B的示例性单个半导体器件叠层的单个半导体冷却芯片的第二芯片表面。
具体实施方式
总体参考附图，本公开的实施例涉及电力电子组件，所述电力电子组件包括衬底层和一个或多个半导体叠层。所述半导体叠层中的每个均包括一个或多个宽带隙半导体器件、电联接到所述宽带隙半导体器件的一个或多个电极，并且在一些实施例中还包括一个或多个半导体冷却芯片(cooling chip)。本公开的电力电子组件还包括集成流体通道系统，所述集成流体通道系统包括在电力电子组件的多个部件内延伸的冷却通道，例如，所述冷却通道延伸到衬底层、电极、半导体冷却芯片、宽带隙半导体器件、或以上部件的组合中。在工作中，介电冷却流体可以循环通过集成流体通道系统，以从电力电子器件移除热量。直接定位在电力电子器件内(例如直接定位在宽带隙半导体器件内)的冷却通道有助于从热源(例如，宽带隙半导体器件)处移除热量。此外，直接定位在电力电子器件内的冷却通道降低了由热源和介电冷却流体之间的中间结构所产生的热阻。此外，集成流体通道系统还可以通过提供无需单独的冷却部件和冷却层(例如单独的散热装置)的冷却来减小电力电子组件的整体尺寸。
参照图1A和图1B，图1A和图1B示意性地示出了示例性电力电子组件100，所述电力电子组件100包括联接到衬底层110的半导体器件叠层120。图1A示出了电力电子组件100的透视图，并且图1B示出了电力电子组件100的实施例沿着图1A的线A-A的剖视图。如图1B所示，电力电子组件100包括集成流体通道系统160，所述集成流体通道系统160在半导体器件叠层120的至少一部分和衬底层110内延伸。集成流体通道系统160提供了在衬底层110和半导体器件叠层120内延伸的流体流路，使得介电冷却流体可以循环通过衬底层110和半导体器件叠层120，以从半导体器件叠层120的一个或多个宽带隙半导体器件122移除热量。非限制性介电冷却流体包括R-245fa和HFE-7100。可以使用其它介电冷却流体。所选择的介电冷却流体的类型可以取决于待冷却的发热装置的工作温度。
所示出的电力电子组件100的衬底层110可以包括任何衬底材料，例如高温共烧陶瓷(HTCC)材料、低温共烧陶瓷(LTCC)材料、FR-4等。衬底层110可以包括高温衬底层(例如HTCC)，所述高温衬底层在成分上构造为能够承受高于或等于大约宽带隙半导体器件122的工作温度的温度(例如高于约250℃、280℃、300℃、320℃、350℃等的温度)，而基本上不会变形或产生其他劣化。如图1A和图1B所示，衬底层110包括与基部表面118相对的面向器件的表面116。此外，衬底层110包括一个或多个衬底侧壁119，所述衬底侧壁119在面向器件的表面116和基部表面118之间围绕衬底层110的周边延伸。
衬底层110包括衬底入口端口112和衬底出口端口114。如图1A和图1B中所示，衬底入口端口112和衬底出口端口114可各自延伸到一个或多个衬底侧壁119中。例如，衬底入口端口112可以延伸到第一衬底侧壁119a中，并且衬底出口端口114可以延伸到第二衬底侧壁119b中。在一个非限制性示例中，衬底入口端口112和衬底出口端口114中的一个或两个可以延伸到衬底层110的基部表面118中。在另一个非限制性示例中，衬底入口端口112和衬底出口端口114中的一个或两个可以延伸到衬底层110的面向器件的表面116中。
仍然参考图1A和图1B，宽带隙半导体器件122包括宽带隙半导体材料，例如但不限于SiC、GaN、AlN、BN、金刚石等。作为一个非限制性示例，宽带隙半导体材料可以是包括约3eV或更大的带隙的任何半导体材料。在一些实施例中，宽带隙半导体器件122可以包括绝缘栅双极晶体管(“IGBT”)、金属氧化物半导体场效应晶体管(“MOSFET”)或任何其它半导体器件。此外，作为一个非限制性示例，宽带隙半导体器件122可以在约250℃和约350℃之间的温度下工作。应当理解，其他工作温度是可以的。
如图1B所示，宽带隙半导体器件122包括与第二器件表面126相对的第一器件表面124。第一器件表面124面向第一电极130(例如与第一电极130接触和/或联接到第一电极130)，使得第一电极130定位在衬底层110和宽带隙半导体器件122之间。例如，在一些实施例中，第一电极130可以包括松散金属层(discrete metal layer)，所述松散金属层结合到第一器件表面124，并且在其他实施例中，第一电极130可以包括金属化层，所述金属化层使用任何已知或尚待开发的沉积方法沉积到第一器件表面124上。在一些实施例中，第一电极130还联接到衬底层110的面向器件的表面116，例如，第一电极130结合到面向器件的表面116。此外，在一些实施例中，附加部件层(例如半导体冷却芯片250(图2A-图2C))可以定位在第一电极130和衬底层110的面向器件的表面116之间。
仍然参照图1B，第二器件表面126面向第二电极140(例如第二器件表面126与第二电极140相接触和/或联接到第二电极140)，使得第二电极140定位成与第一电极130相对。例如，在一些实施例中，第二电极140可以包括松散金属层，所述松散金属层结合(bonded)到第二器件表面126，并且在其他实施例中，第二电极140可以包括金属化层，所述金属化层使用任何已知或尚待开发的沉积方法沉积到第二器件表面126上。
第一电极130和第二电极140每个均热联接到宽带隙半导体器件122。此外，第一电极130和第二电极140每个均电联接到宽带隙半导体器件122，使得在第一电极130和第二电极140之间形成延伸穿过宽带隙半导体器件122的电流路径(例如竖直电流路径)。在一些实施例中，第一电极130包括漏极，并且第二电极140包括源极，使得竖直电流路径从源极穿过宽带隙半导体器件122延伸到漏极，并且在工作中，电流从第二电极140流到第一电极130。在其他实施例中，第一电极130包括源极，并且第二电极140包括漏极，使得在工作中电流从第一电极130流到第二电极140。第一电极130和第二电极140可以包括任何导电材料，例如但不限于铜、氧化铜、石墨、黄铜、银、铂等。
如图1A-图1B所示，电力电子组件100还可以包括一个或多个汇流条，所述一个或多个汇流条电联接到半导体器件叠层120。所述一个或多个汇流条可以包括电力汇流条(power busbar)190，所述电力汇流条190电联接到半导体器件叠层120，例如，所述电力汇流条190使用第一电线191电联接到第二电极140。所述一个或多个汇流条还可以包括信号汇流条(signal busbar)192，所述信号汇流条192电联接到半导体器件叠层120，例如，所述信号汇流条192使用第二电线193电联接到第二电极140。虽然电力汇流条190和信号汇流条192示出为与第二电极140电接合，但是应当理解，电力汇流条190和信号汇流条192可以电联接到半导体器件叠层120的任何部件。
在工作中，电力汇流条190可以输出能够由半导体器件叠层120接收的电源信号，以为半导体器件叠层120供电。此外，信号汇流条192可以输出能够由半导体器件叠层120接收的控制信号，以控制宽带隙半导体器件122的操作，例如控制宽带隙半导体器件122的开关操作。在一些实施例中，例如如下面的图3A和图3B所示，电力汇流条190和信号汇流条192每个均可以包括硅通孔(through-silicon vias)，所述硅通孔构造为连接多个半导体叠层120。
现在参考图1B的剖视图，集成流体通道系统160包括多个冷却通道，所述冷却通道在衬底层110的衬底入口端口112和衬底出口端口114之间延伸。多个冷却通道延伸到衬底层110中，并且可进一步延伸到半导体器件叠层120的一些或所有部件中，例如延伸到宽带隙半导体器件122和第一电极130中。如图1B所示，集成流体通道系统160包括衬底流体入口通道162和衬底流体出口通道164，所述衬底流体入口通道162从衬底入口端口112延伸到衬底层110中，所述衬底流体出口通道164从衬底出口端口114延伸到衬底层110中。衬底流体入口通道162在衬底层110的衬底入口端口112和面向器件的表面116之间延伸。此外，衬底流体出口通道164在远离衬底入口端口112的位置处并且在沿着衬底层110的面向器件的表面116的位置处在衬底层110的衬底出口端口114和面向器件的表面116之间延伸。
如图1B所示，集成流体通道系统160包括一个或多个半导体流体通道172，所述半导体流体通道172延伸到宽带隙半导体器件122中，并且与衬底流体入口通道162和衬底流体出口通道164流体连通。在一些实施例中，如图1B所示，半导体流体通道172可以延伸到宽带隙半导体器件122的至少第一器件表面124中。例如，在图1B所示的实施例中，宽带隙半导体器件122的第一器件表面124可以包括翅片阵列(例如柱状翅片(pin fin)、槽道状翅片(channel pin)等)，所述翅片阵列共同限定了一个或多个半导体流体通道172的流体流路的至少一部分。此外，在一些实施例中，半导体流体通道172可以从第一器件表面124穿过宽带隙半导体器件122延伸到第二器件表面126并且延伸到第二器件表面126中。例如，宽带隙半导体器件122的第二器件表面126可以包括翅片阵列(例如柱状翅片、槽道状翅片等)，所述翅片阵列共同限定了一个或多个半导体流体通道172的流体流路的至少一部分。
仍然参照图1B，集成流体通道系统160还可以包括在第一电极130内延伸的一个或多个电极流体通道170。所述一个或多个电极流体通道170可以在衬底流体入口通道162与一个或多个半导体流体通道172之间延伸，并且在衬底流体出口通道164与一个或多个半导体流体通道172之间延伸，使得所述一个或多个电极流体通道170与衬底流体入口通道162、衬底流体出口通道164和一个或多个半导体流体通道172流体连通。在一些实施例中，电极流体通道170的至少一部分在第一电极130内延伸，使得电极流体通道170被第一电极130围绕。在一些实施例中，第一电极130可包括翅片阵列(例如柱状翅片、槽道状翅片等)，所述翅片阵列共同限定了一个或多个电极流体通道170的流体流路的至少一部分。此外，在一些实施例中，一个或多个电极流体通道170还可以在第一电极130内延伸(例如在半导体流体通道172延伸穿过宽带隙半导体器件122的实施例中)，使得第二电极140内的电极流体通道170与半导体流体通道172和第一电极130内的电极流体通道170流体连通。
现在参照图2A-图2C，图2A-图2C示出了电力电子组件200(图2A和图2B)、200’(图2C)的另一个实施例。电力电子组件200、200’与图1A和图1B中示出的电力电子组件100相类似，所述电力电子组件200、200’包括半导体器件叠层220、220’，所述半导体器件叠层220、220’包括图1A和图1B的半导体器件叠层120，并且还增加了半导体冷却芯片250、250’。图2A示出了电力电子组件200的透视图，并且图2B和图2C各自示出了电力电子组件200和200’的不同实施例沿着图2A的线B-B的剖视图。具体地，图2B示出了集成流体通道系统260的一个实施例，并且图2C示出了集成流体通道系统260’的另一个实施例。
现在参照图2A-图2C，半导体冷却芯片250、250’定位在衬底层210、210’和宽带隙半导体器件222、222’之间，所述宽带隙半导体器件222、222’具有第一器件表面224、224’和第二器件表面226、226’，所述第二器件表面226、226’可以与第一器件表面224、224’相对。半导体冷却芯片250、250’包括第一芯片表面252、252’和第二芯片表面254、254’，所述第二芯片表面254、254’可以与第一芯片表面252、252’相对。此外，半导体冷却芯片250、250’热联接到宽带隙半导体器件222、222’。
如图2A-图2C所示，半导体冷却芯片250、250’可以定位在第一电极230、230’和衬底层210、210’之间，并且可以接触衬底层210、210’的面向器件的表面216、216’和第一电极230、230’两者。例如，半导体冷却芯片250、250’的第一芯片表面252、252’可以联接到衬底层210、210’的面向器件的表面216、216’，并且第二芯片表面254、254’可以联接到第一电极230、230’。在一些实施例中，半导体冷却芯片250、250’可以通过软钎焊(soldering)、烧结、硬钎焊(brazing)和瞬态液相连接(TLP)联接到衬底层210、210’和第一电极230、230’。在其他实施例中，第一电极230、230’可以包括金属化层，所述金属化层使用任何已知或尚待开发的沉积方法沉积在半导体冷却芯片250、250’的第一芯片表面252、252’或第二芯片表面254、254’上。
半导体冷却芯片250、250’包括半导体材料，例如但不限于Si、GaAs、SiC、GaN、AlN、BN、金刚石等。作为一个非限制性示例，所述半导体材料可以是宽带隙半导体材料，例如包括约3eV或更大的带隙的任何半导体材料。示例性宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石。在一个非限制性示例中，半导体冷却芯片250、250’和宽带隙半导体器件222、222’可以包括相同的半导体材料。此外，如图2B和图2C所示，半导体冷却芯片250、250’可以包括栅极驱动电路部分256、256’，所述栅极驱动电路部分256、256’电联接到宽带隙半导体器件222、222’。在工作中，栅极驱动电路部分256、256’可以向宽带隙半导体器件222、222’输出控制信号，例如在宽带隙半导体器件222、222’包括MOSFET、IGBT或其他半导体器件的实施例中。半导体冷却芯片250、250’的栅极驱动电路部分256、256’可以是半导体冷却芯片250、250’的不与第一电极230、230’接触的部分，例如，是当半导体冷却芯片250、250’联接到第一电极230、230’时，半导体冷却芯片250、250’的延伸超过第一电极230、230’的部分。
现在参照2B和图2C的剖视图，图2B和图2C示出了集成流体通道系统260(图2B)和集成流体通道系统260’(图2C)的实施例。集成流体通道系统260、260’的每个实施例均包括多个冷却通道，所述多个冷却通道在衬底层210、210’的衬底入口端口212、212’和的衬底出口端口214、214’之间延伸。多个冷却通道延伸到衬底层210、210’中，并且可以进一步延伸到半导体器件叠层220、220’的一些或所有部件中。如图2B和图2C所示，集成流体通道系统260、260’的每个实施例均包括衬底流体入口通道262、262’和衬底流体出口通道264、264’，所述衬底流体入口通道262、262’从衬底入口端口212、212’延伸到衬底层210、210’中，所述衬底流体出口通道264、264’从衬底出口端口214、214’延伸到衬底层210、210’中。衬底流体入口通道262、262’在衬底层210、210’的衬底入口端口212、212’和面向器件的表面216、216’之间延伸。此外，衬底流体出口通道264、264’在远离衬底入口端口212、212’的位置处并且在沿着衬底层210、210’的面向器件的表面216、216’的位置处在衬底层210、210’的衬底出口端口214、214’与面向器件的表面216、216’之间延伸。
仍然参照2B和图2C，集成流体通道系统260、260’的每个实施例均还包括一个或多个冷却芯片流体通道274、274’，所述一个或多个冷却芯片流体通道274、274’延伸到半导体冷却芯片250、250’中，使得一个或多个冷却芯片流体通道274、274’与衬底流体入口通道262、262’和衬底流体出口通道264、264’流体连通。一个或多个冷却芯片流体通道274、274’可以延伸到宽带隙半导体器件122的第一芯片表面252、252’中。如图2B和图2C所示，一个或多个冷却芯片流体通道274、274’可以延伸到半导体冷却芯片250、250’中，但不延伸到半导体冷却芯片250、250’的栅极驱动电路部分256、256’中。
在图2B所示的集成流体通道系统260的实施例中，一个或多个冷却芯片流体通道274可以延伸到第一芯片表面252中并终止于第一芯片表面252和第二芯片表面254之间的位置处。例如，第一芯片表面252可以包括翅片阵列(例如柱状翅片、槽道状翅片等)，所述翅片阵列共同限定了一个或多个冷却芯片流体通道274的流体流路的至少一部分。例如，如图2B所示，集成流体通道系统260可以延伸到半导体冷却芯片250中，但不延伸到第一电极230或宽带隙半导体器件222中。
此外，在图2C所示的实施例中，一个或多个冷却芯片流体通道274’中的至少一个可以延伸穿过第一芯片表面252’和第二芯片表面254’之间的半导体冷却芯片250’。例如，如图2C所示，一个或多个冷却芯片流体通道274’中的至少一个可以包括延伸穿过半导体冷却芯片250’的流通部(throughput)。此外，如图2C所示，集成流体通道系统260’可以包括冷却通道，所述冷却通道延伸到半导体冷却芯片250’中并且延伸到第一电极230’和宽带隙半导体器件222’中的一个或两个中。例如，集成流体通道系统260’还可以包括一个或多个电极流体通道270’和/或一个或多个半导体流体通道272’。一个或多个电极流体通道270’可以包括图1B中所示的任何电极流体通道170。此外，一个或多个半导体流体通道272’可以包括图1B中所示的任何半导体流体通道172。此外，如图2C所示，一个或多个冷却芯片流体通道274’可以与一个或多个电极流体通道270’和/或一个或多个半导体流体通道272’流体连通。
再次参照图1A和图2A，每个电力电子组件100、200、200’均还可以包括冷却流体存储器180、280、流体泵182、282和次级热交换器186、286，以上部件中的每个均流体地联接到衬底入口端口112、212、212’和衬底出口端口114、214、214’。例如，冷却剂管道系统184、284可以在衬底入口端口112、212、212’和衬底出口端口114、214、214’之间延伸，并且将衬底入口端口112、212、212’和衬底出口端口114、214、214’与冷却流体存储器180、280、流体泵182、282和次级热交换器186、286中的每个流体地联接，并且还将冷却流体存储器180、280与流体泵182、282和次级热交换器186、286两者流体地联接。冷却流体存储器180、280可以容纳介电冷却流体，并且流体泵182、282可以将介电冷却剂流体泵送通过集成流体通道系统160、260、260’，例如，将介电冷却剂流体从冷却流体存储器180、280和衬底入口端口112、212、212’泵送通过集成流体通道系统160、260、260’，并且将介电冷却剂流体从衬底出口端口114、214、214’泵送到次级热交换器186、286和冷却流体存储器180、280。此外，次级热交换器186、286可以在介电冷却流体进入冷却流体存储器180、280之前移除由介电冷却流体收集的热量。
在工作中，可以将介电冷却流体引入到衬底入口端口112、212、212’中，例如，使用流体泵182、282将介电冷却流体从冷却流体存储器180、280泵送到衬底入口端口112、212、212’。介电冷却流体可以从衬底入口端口112、212、212’流动通过衬底流体入口通道162、262、262’并且流到半导体器件叠层120、220、220’的一个或多个冷却通道(例如为冷却芯片流体通道174、274、274’、电极流体通道170、270’和一个或多个半导体流体通道172、272’，这些流体通道中的每个均提供了流体路径)中，使得流动通过所述一个或多个冷却通道的冷却剂流体可以从半导体器件叠层120、220、220’移除热量(例如，由宽带隙半导体器件122、222、222’产生的热量)。接下来，介电冷却流体可以从定位在半导体器件叠层120、220、220’中的一个或多个冷却通道流到衬底流体出口通道164、264、264’，并且从衬底出口端口114、214、214’流出。此外，包括翅片阵列或其他表面纹理的阵列的集成流体通道系统160、260、260’的冷却通道的实施例增大了介电冷却流体与半导体器件叠层120、220、220’的部件之间的接触的表面积，这可以增加由介电冷却流体从半导体器件叠层120、220、220’移除的热量。
现在参照图1A-图2C，考虑制造电力电子组件100、200、200’的方法。尽管下面以特定顺序描述了该方法，但是应当理解，可以想到其它顺序。在包括一个或多个半导体流体通道172、272’的实施例中，所述方法可以首先包括将一个或多个半导体流体通道172、272’蚀刻到宽带隙半导体器件122、222’中，例如使用任何已知的或仍待开发的蚀刻宽带隙材料的方法(例如干法蚀刻、湿法蚀刻等)来实施蚀刻。接下来，在包括一个或多个电极流体通道170、270’的实施例中，所述方法包括在第一电极130、230’、第二电极140、240’或两者中形成一个或多个电极流体通道170、270’，例如通过将一个或多个电极流体通道170、270’蚀刻到或以其他加工方式加工到第一电极130、230’、第二电极140、240’或两者中来实施所述形成。
仍然参照图1A-图2C，制造电力电子组件100的方法接下来可以包括将宽带隙半导体器件122、222、222’的第一器件表面124、224、224’联接到或以其他方式定位到第一电极130、230、230’上。在包括一个或多个半导体流体通道172、272’和一个或多个电极流体通道170、270’的实施例中，将宽带隙半导体器件122、222’的第一器件表面124、224’联接到或以其它方式定位到第一电极130、230’上可以将一个或多个半导体流体通道172、272’定位成与一个或多个电极流体通道170、270’流体连通。在一些实施例中，可以通过烧结、硬钎焊、焊接接合(solder bonding)、直接接合(direct bonding)、扩散接合(diffusionbonding)、瞬态液相连接(TLP)或其它已知或尚待开发的接合工艺将宽带隙半导体器件122、222、222’的第一器件表面124、224、224’联接到第一电极130、230、230’。在其他实施例中，第一电极130、230、230’可以包括金属化层，并且可以通过使用任何已知或尚待开发的沉积方法将第一电极130、230、230’沉积到宽带隙半导体器件122、222、222’的第一器件表面124、224、224’上来将第一电极130、230、230’联接到宽带隙半导体器件122、222、222’的第一器件表面124、224、224’。
再次参照图1A-图2C，在包括电极流体通道170、270’的实施例中，所述方法还可以包括将第一电极130、230’定位成与衬底层110、210’流体连通，使得衬底流体入口通道162、262’和衬底流体出口通道164、264’每个均与一个或多个电极流体通道170、270’和一个或多个半导体流体通道172、272’流体连通。在一些实施例(例如图1A-图1B所示的实施例)中，所述方法还可以包括将第一电极130联接到衬底层110的面向器件的表面116，例如使用任何接合工艺(例如上述接合工艺)或任何沉积工艺来实施联接。此外，所述方法包括将第二电极140接合到宽带隙半导体器件122的第二器件表面126，例如使用任何接合工艺(例如上述接合工艺)或任何沉积工艺来实施接合。
现在参照图2A-图2C，制造电力电子组件200、200’的方法还包括将一个或多个冷却芯片流体通道274、274’蚀刻到半导体冷却芯片250、250’中，例如使用任何已知的或尚待开发的蚀刻宽带隙材料的方法(例如干法蚀刻、湿法蚀刻等)来实施蚀刻。接下来，半导体冷却芯片250、250’可以定位在衬底层210、210’和第一电极230、230’之间，使得半导体冷却芯片250、250’的一个或多个冷却芯片流体通道274、274’与衬底流体入口通道262、262’和衬底流体出口通道264、264’流体连通，并且在图2C所示的实施例中，还与一个或多个电极流体通道270’和一个或多个半导体流体通道272’流体连通。此外，在一些实施例中，例如，半导体冷却芯片250、250’的第一芯片表面252、252’可以联接到衬底层210、210’的面向器件的表面216、216’，并且第二芯片表面254、254’可以联接到第一电极230、230’，例如使用任何接合工艺(例如上述接合工艺)或任何沉积工艺来实施所述联接。
现在参照图3A，图3A示出了示例性电力电子组件300的分解图，所述示例性电力电子组件300包括衬底层310和多个半导体器件叠层320A-320C。衬底层310包括衬底入口端口312和衬底流体出口314，所述衬底入口端口312流体地联接到衬底流体入口通道362，所述衬底流体出口314流体地联接到衬底流体出口通道364。衬底层310可包括上述任何衬底层110、210、210’。此外，在一些实施例中，电力电子组件300包括盖层305，所述盖层305(例如与衬底层310相对)联接到单个半导体器件叠层320，使得多个半导体器件叠层320定位在衬底层310和盖层305之间。此外，尽管示出了三个半导体器件叠层320A-320C，但是应当理解，可以想到任何数量的半导体器件叠层320A-320C。
现在参照图3B，图3B示意性地示出了单个半导体器件叠层320的分解图。图3B还示出了盖层305。半导体器件叠层320包括多个半导体冷却芯片350，所述半导体冷却芯片350可以包括上述任何半导体冷却芯片250、250’。如图3B中所示，半导体器件叠层320可以包括第一半导体冷却芯片350a、第二半导体冷却芯片350b和第三半导体冷却芯片350c。第一半导体冷却芯片350a可以联接到第二半导体冷却芯片350b。此外，第三半导体冷却芯片350c可以联接到第二半导体冷却芯片350b，使得第二半导体冷却芯片350b定位在第一半导体冷却芯片350a和第三半导体冷却芯片350c之间并且联接到第一半导体冷却芯片350a和第三半导体冷却芯片350c两者。尽管示出了三个半导体冷却芯片350a-350c，但是应当理解，半导体器件叠层320每个均可以包括任意数量的半导体冷却芯片350。
半导体冷却芯片350a-350c每个均包括半导体材料，例如但不限于Si、GaAs、SiC、GaN、AlN、BN、金刚石等。此外，每个半导体器件叠层320均包括第一宽带隙半导体器件322a和第二宽带隙半导体器件322b。第一宽带隙半导体器件322a定位在第一半导体冷却芯片350a和第二半导体冷却芯片350b之间并且热联接到第一半导体冷却芯片350a和第二半导体冷却芯片350b，并且第二宽带隙半导体器件322b定位在第二半导体冷却芯片350b和第三半导体冷却芯片350c之间并且热联接到第二半导体冷却芯片350b和第三半导体冷却芯片350c。此外，第一宽带隙半导体器件322a和第二宽带隙半导体器件322b均可以包括上述任何宽带隙半导体器件122、222、222’，并且可以包括宽带隙半导体材料，例如SiC、GaN、AlN、BN、金刚石等。
仍然参照图3B和图3C，每个半导体冷却芯片350a-350c均还可以包括第一芯片表面352a-352c和第二芯片表面354a-354c，所述第二芯片表面354a-354c可以与第一芯片表面352a-352c相对。图3C示出了第一半导体冷却芯片350a的第二芯片表面354a。每个半导体冷却芯片350a-350c均可以包括冷却芯片流体入口351a-351c和冷却芯片流体出口353a-353c，冷却芯片流体入口351a-351c和冷却芯片流体出口353a-353c中的每个均在半导体冷却芯片350a-350c的分离的位置处在第一芯片表面352a-352c和第二芯片表面354a-354c之间延伸。此外，每个半导体冷却芯片350a-350b均包括延伸到第一芯片表面352a-352c中的第一凹部区域355a-355b(如图3B所示)以及延伸到第二芯片表面354a-354c中的第二凹部区域357a-357c(如图3C所示)。在一些实施例中，冷却芯片流体入口351a-351c和冷却芯片流体出口353a-353c可终止于第一凹部区域355a-355c内的第一芯片表面352a-352c处，并且可终止于第二凹部区357a-357c内的第二芯片表面354a-354c处。
半导体器件叠层320包括集成流体通道系统360，所述集成流体通道系统360在各个半导体冷却芯片350a-350c之间提供流体连通。集成流体通道系统360在结构上构造成提供流体流路，使得可以将介电冷却流体泵送通过半导体器件叠层320。在工作中，流动通过集成流体通道系统360的介电冷却流体可以从热联接到半导体冷却芯片350a-350c的一个或多个发热装置移除热量，所述发热装置例如为第一宽带隙半导体器件322a和第二宽带隙半导体器件322b。集成流体通道系统360包括冷却芯片流体入口351a-351c、冷却芯片流体出口353a-353c以及由第一和/或第二凹部区域355a-355c/357a-357c形成的一个或多个冷却芯片流体通道374a-374c，所述冷却芯片流体通道374a-374c延伸到半导体冷却芯片350a-350c中。此外，如下所述的各个电极(330a、330b、340a、340b)可以联接到第一芯片表面352a-352c和/或第二芯片表面354a-354c，使得冷却芯片流体通道374a-374c由第一凹部区域355a-355c和/或第二凹部区域357a-357c和单个电极(330a、330b、340a、340b)限定。
在一些实施例中，第一凹部区域355a-355c和/或第二凹部区域357a-357c可以包括从第一凹部区域355a-355c和/或第二凹部区域357a-357c向外延伸的翅片388的阵列，例如柱状翅片388’(如图3A的第一半导体器件叠层320A和第三半导体器件叠层320C上所示)、槽道状翅片388”(如图3A的第二半导体器件叠层320B上所示)等。翅片388的阵列增大了半导体冷却芯片350a-350c在第一凹部区域355a-355c和第二凹部区域357a-357c内的表面积，使得流动通过所述半导体冷却芯片的介电冷却流体可以与半导体冷却芯片350a-350c的增大的表面积相接触。此外，每个相应的半导体冷却芯片350a-350c的冷却芯片流体通道374a-374c与每个半导体冷却芯片350a-350c的冷却芯片流体入口351a-351c和冷却芯片流体出口353a-353c流体连通。
此外，在一些实施例中，一个或多个冷却芯片流体通道374a-374c的至少一部分可以在半导体冷却芯片350a-350c内延伸，使得一个或多个冷却芯片流体通道374a-374c的至少一部分在半导体冷却芯片350a-350c内的位于第一芯片表面352a-352c和第二芯片表面354a-354c之间的位置处由半导体冷却芯片350a-350c的半导体材料围绕。在工作中，冷却芯片流体通道374a-374c为冷却剂流体流动通过集成流体通道系统360提供了流体路径，以从半导体器件叠层320A-320C移除热量，例如从第一宽带隙半导体器件322a和第二宽带隙半导体器件322b移除热量。
再次参照图3B，半导体冷却芯片350a-350c的冷却芯片流体入口351a-351c各自均相互流体连通，例如，冷却芯片流体入口351a-351c可以同心对准。此外，半导体冷却芯片350a-350c的冷却芯片流体出口353a-353c各自均相互流体连通，例如，冷却芯片流体出口353a-353c同心对准。此外，如图3A所示，每个半导体器件叠层320A-320C的冷却芯片流体入口351a-351c流体联接到衬底层310的衬底入口端口312，并且每个半导体器件叠层320A-320C的冷却芯片流体出口353a-353c每个均流体联接到衬底层310的衬底流体出口314，使得介电冷却流体可以流到衬底入口端口312中，流动通过每个半导体器件叠层320A-320C的集成流体通道系统360，并从衬底流体出口314流出，所述介电冷却流体例如为容纳在冷却剂流体存储器(例如图1A和图2A的冷却流体存储器180、280)中的介电冷却剂流体。
仍然参照图3B，每个半导体器件叠层320还包括多个电极。例如，每个半导体器件叠层320A-320C均可以包括第一电极330a和第二电极340a，第一电极330a和第二电极340a定位在第一半导体冷却芯片350a和第二半导体冷却芯片350b之间。第一电极330a可以电联接并且热联接到第一宽带隙半导体器件322a并且定位在第一半导体冷却芯片350a和第一宽带隙半导体器件322a之间。此外，第二电极340a可以电联接并且热联接到第一宽带隙半导体器件322a并且定位在第二半导体冷却芯片350b和第一宽带隙半导体器件322a之间。
第一电极330a和第二电极340a可以包括上述第一电极130、230、230’和第二电极140、240、240’的任何实施例。例如，在一些实施例中，第一电极330a和第二电极340a中的一个可以包括源极，并且第一电极330a和第二电极340a中的另一个可以包括漏极。此外，在一些实施例中，第一电极330a和第二电极340a还可以包括一个或多个电极冷却通道，所述电极冷却通道可以与一个或多个冷却芯片流体通道374a-374c流体连通，所述电极冷却通道例如为上文关于图1B和图2C所述的电极流体通道170、270’中的任一个。此外，在一些实施例中，第一电极330a和第二电极340a中的一个可以包括直流(DC)电极(例如DC+电极或DC-电极)，并且第一电极330a和第二电极340a中的另一个可以包括交流(AC)电极。
每个半导体器件叠层320均还可以包括第三电极330b和第四电极340b，第三电极330b和第四电极340b定位在第二半导体冷却芯片350b和第三半导体冷却芯片350c之间。第三电极330b可以电联接并且热联接到第二宽带隙半导体器件322b并且定位在第二半导体冷却芯片350b和第二宽带隙半导体器件322b之间。此外，第四电极340b可以电联接并且热联接到第二宽带隙半导体器件322b并且定位在第三半导体冷却芯片350c和第二宽带隙半导体器件322b之间。
第三电极330b和第四电极340b可以包括上述第一电极130、230、230’和第二电极140、240、240’的任何实施例。例如，在一些实施例中，第三电极330b和第四电极340b中的一个可以包括源极，并且第三电极330b和第四电极340b中的另一个可以包括漏极。此外，在一些实施例中，第三电极330b和第四电极340b还可以包括一个或多个电极冷却通道，所述电极冷却通道可以与一个或多个冷却芯片流体通道374a-374c流体连通，所述电极冷却通道例如为上文关于图1B和图2C所述的电极流体通道170、270’中的任一个。此外，在一些实施例中，第三电极330b和第四电极340b中的一个可以包括直流(DC)电极(例如DC+电极或DC-电极)，并且第三电极330b和第四电极340b中的另一个可以包括交流(AC)电极。
如图3B所示，电力电子组件300还可以包括一个或多个汇流条连接器380，所述汇流条连接器380延伸穿过半导体冷却芯片350a-350c中的至少一个和电极330a、330b、340a、340b中的至少一个。例如，一个或多个汇流条连接器380可以包括硅通孔并且可以延伸穿过一个或多个冷却芯片通孔358a-358c和至少一个电极通孔382。汇流条连接器380可以为待由半导体器件叠层320输入和输出的电信号提供电气通路。此外，仍然参照图3A，每个半导体器件叠层320A-320C的汇流条连接器380均可以与相邻半导体器件叠层320A-320C的汇流条连接器380相接触以在两者之间提供电连接。
电力电子组件300还可以包括一个或多个芯片连接器部分390，所述芯片连接器部分390定位在相邻的半导体冷却芯片350a-350c之间并且联接到相邻的半导体冷却芯片350a-350c。每个芯片连接器部分390均包括芯片连接器流体流通部392，所述芯片连接器流体流通部392延伸贯穿芯片连接器部分390并且可以与半导体冷却芯片350a-350c的芯片流体入口和/或芯片流体出口流体地对准。芯片连接器部分390可以联接到一些或所有半导体冷却芯片350a-350c的第一芯片表面352a-352c和/或第二芯片表面354a-354c，使得在相邻的冷却芯片之间形成间隙，以为待定位在相邻的半导体冷却芯片350a-350c之间的电极330a、330b、340a、340b以及第一宽带隙半导体器件322a和第二宽带隙半导体器件322b提供位置。
现在应当理解，本文所述的实施例可以涉及电力电子组件，所述电力电子组件包括半导体器件叠层，所述半导体器件叠层具有宽带隙半导体器件并且在一些实施例中还具有半导体冷却芯片。宽带隙半导体器件和半导体冷却芯片可以各自包括在各自中延伸的冷却通道，使得介电冷却流体可以与宽带隙半导体器件和/或半导体冷却芯片的半导体材料直接相接触地循环，以从宽带隙半导体器件移除热量。电力电子组件还可以包括电极(例如源极和漏极)，所述电极也可以包括在其中延伸的冷却通道。冷却通道形成集成流体通道系统，通过不提供单独的冷却部件和冷却层(例如单独的散热装置)来进行冷却，从而减小电力电子组件的尺寸。
应注意，术语“基本上”在本文中可用于表示固有的不确定度，所述不确定度可归因于任何定量比较、值、测量或其它表示。该术语此处还用于表示一种程度，定量表示可以在该程度上以相对于所述的基准值变化，而不会导致所讨论的主题的基本功能的变化。
虽然在此已经示出和描述了特定实施例，但是应当理解，在不脱离所要求保护的主题的精神和范围的情况下，可以进行各种其他改变和修改。此外，尽管在此描述了所要求保护的主题的各个方面，但是这些方面不需要组合使用。因此，所附权利要求旨在覆盖在所要求保护的主题的范围内的所有这样的变例和修改型。

Claims (19)

1.一种电力电子组件，所述电力电子组件包括：
半导体器件叠层，所述半导体器件叠层包括：
宽带隙半导体器件，所述宽带隙半导体器件包括宽带隙半导体材料；
第一电极，所述第一电极电联接并且热联接到所述宽带隙半导体器件的第一器件表面；和
第二电极，所述第二电极电联接并且热联接到所述宽带隙半导体器件的第二器件表面，其中，所述第一器件表面与所述第二器件表面相对；
衬底层，所述衬底层联接到所述半导体器件叠层，使得所述第一电极定位在所述衬底层和所述宽带隙半导体器件之间，其中，所述衬底层包括衬底入口端口和衬底出口端口；和
集成流体通道系统，所述集成流体通道系统在所述衬底层的所述衬底入口端口和所述衬底出口端口之间延伸，其中，所述集成流体通道系统包括：
衬底流体入口通道，所述衬底流体入口通道从所述衬底入口端口延伸到所述衬底层中；
衬底流体出口通道，所述衬底流体出口通道从所述衬底出口端口延伸到所述衬底层中；
一个或多个电极流体通道，所述一个或多个电极流体通道在所述第一电极内延伸；和
一个或多个半导体流体通道，所述一个或多个半导体流体通道延伸到所述宽带隙半导体器件中，其中，所述一个或多个半导体流体通道与所述一个或多个电极流体通道、所述衬底流体入口通道和所述衬底流体出口通道三者流体连通。
2.根据权利要求1所述的电力电子组件，其中，所述第一电极包括漏极，并且所述第二电极包括源极，所述第一电极和所述第二电极每个均热联接并且电联接到所述宽带隙半导体器件，使得竖直电流路径从所述源极穿过所述宽带隙半导体器件延伸至所述漏极。
3.根据权利要求1所述的电力电子组件，其中，所述衬底层包括熔化温度高于300℃的高温衬底层。
4.根据权利要求1所述的电力电子组件，其中，所述宽带隙半导体器件的宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石中的至少一种。
5.根据权利要求1所述的电力电子组件，其中，所述半导体器件叠层还包括半导体冷却芯片，所述半导体冷却芯片定位在所述衬底层和所述第一电极之间，其中，所述半导体冷却芯片包括半导体材料。
6.根据权利要求5所述的电力电子组件，其中，所述半导体冷却芯片的半导体材料包括Si、GaAs、SiC、GaN、AlN、BN和金刚石中的至少一种。
7.根据权利要求5所述的电力电子组件，其中，所述集成流体通道系统还包括一个或多个冷却芯片流体通道，所述一个或多个冷却芯片流体通道在所述半导体冷却芯片内延伸，其中，所述一个或多个冷却芯片流体通道与所述衬底流体入口通道、所述衬底流体出口通道和所述一个或多个半导体流体通道三者流体连通。
8.根据权利要求5所述的电力电子组件，其中，所述半导体冷却芯片包括栅极驱动电路部分，所述栅极驱动电路部分电联接到所述宽带隙半导体器件。
9.根据权利要求1所述的电力电子组件，所述电力电子组件还包括冷却流体存储器、流体泵和次级热交换器，所述冷却流体存储器、所述流体泵和所述次级热交换器每个均流体地联接到所述衬底入口端口和所述衬底出口端口，其中，所述冷却流体存储器容纳介电冷却流体。
10.一种电力电子组件，所述电力电子组件包括：
半导体器件叠层，所述半导体器件叠层包括：
宽带隙半导体器件，所述宽带隙半导体器件包括宽带隙半导体材料；
漏极，所述漏极定位在所述宽带隙半导体器件之间，并且热联接且电联接到所述宽带隙半导体器件；和
源极，所述源极与所述漏极相对地热联接且电联接到所述宽带隙半导体器件，使得竖直电流路径从所述源极穿过所述宽带隙半导体器件延伸至所述漏极；
高温衬底层，所述高温衬底层联接到所述半导体器件叠层，使得所述漏极定位在所述高温衬底层和所述宽带隙半导体器件之间，其中，所述高温衬底层包括衬底入口端口和衬底出口端口，并且包括高于300℃的熔化温度；和
集成流体通道系统，所述集成流体通道系统在所述高温衬底层的所述衬底入口端口和所述衬底出口端口之间延伸，其中，所述集成流体通道系统包括：
衬底流体入口通道，所述衬底流体入口通道从所述衬底入口端口延伸到所述高温衬底层中；
衬底流体出口通道，所述衬底流体出口通道从所述衬底出口端口延伸到所述高温衬底层中；
一个或多个电极流体通道，所述一个或多个电极流体通道在所述漏极内延伸，其中，所述一个或多个电极流体通道与所述衬底流体入口通道和所述衬底流体出口通道二者流体连通，和
一个或多个半导体流体通道，所述一个或多个半导体流体通道延伸到所述宽带隙半导体器件中，其中，所述一个或多个半导体流体通道与所述一个或多个电极流体通道流体连通，以在所述衬底入口端口和所述衬底出口端口之间提供流体流路，所述流体流路穿过所述衬底流体入口通道、所述一个或多个电极流体通道、所述一个或多个半导体流体通道和所述衬底流体出口通道。
11.根据权利要求10所述的电力电子组件，其中，所述半导体器件叠层还包括半导体冷却芯片，所述半导体冷却芯片定位在所述高温衬底层和所述漏极之间，其中，所述半导体冷却芯片包括半导体材料。
12.根据权利要求11所述的电力电子组件，其中：
所述集成流体通道系统还包括一个或多个冷却芯片流体通道，所述一个或多个冷却芯片流体通道在所述半导体冷却芯片内延伸；并且
所述一个或多个冷却芯片流体通道与所述衬底流体入口通道、所述衬底流体出口通道和所述一个或多个半导体流体通道三者流体连通。
13.根据权利要求12所述的电力电子组件，其中，所述半导体冷却芯片包括栅极驱动电路部分，所述栅极驱动电路部分电联接到所述宽带隙半导体器件。
14.根据权利要求11所述的电力电子组件，其中：
所述宽带隙半导体器件的宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石中的至少一种；并且
所述半导体冷却芯片的半导体材料包括Si、GaAs、SiC、GaN、AlN、BN和金刚石中的至少一种。
15.一种制造电力电子组件的方法，所述方法包括：
将一个或多个半导体流体通道蚀刻到宽带隙半导体器件中，所述宽带隙半导体器件包括宽带隙半导体材料；
在第一电极中形成一个或多个电极流体通道；
将所述宽带隙半导体器件的第一器件表面联接到所述第一电极上，使得所述一个或多个半导体流体通道与所述一个或多个电极流体通道流体连通；和
将所述第一电极定位成与衬底层流体连通，所述衬底层包括：
衬底流体入口通道，所述衬底流体入口通道从衬底入口端口延伸到所述衬底层中；和
衬底流体出口通道，所述衬底流体出口通道从衬底出口端口延伸到所述衬底层中，其中，所述衬底流体入口通道和所述衬底流体出口通道每个均与所述一个或多个电极流体通道和所述一个或多个半导体流体通道流体连通。
16.根据权利要求15所述的方法，其中，所述宽带隙半导体器件的所述宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石中的至少一种。
17.根据权利要求15所述的方法，所述方法还包括将第二电极联接到所述宽带隙半导体器件的第二器件表面，其中，所述宽带隙半导体器件的所述第二器件表面与所述宽带隙半导体器件的所述第一器件表面相对。
18.根据权利要求17所述的方法，其中，所述第一电极包括漏极，并且所述第二电极包括源极，所述第一电极和所述第二电极每个均热联接并且电联接到所述宽带隙半导体器件，使得竖直电流路径从所述源极穿过所述宽带隙半导体器件延伸至所述漏极。
19.根据权利要求15所述的方法，所述方法还包括：
将一个或多个冷却芯片流体通道蚀刻到半导体冷却芯片中，所述半导体冷却芯片包括半导体材料；
相对于所述衬底层和所述第一电极将所述半导体冷却芯片定位成与所述衬底层流体连通，使得：
所述半导体冷却芯片定位在所述衬底层和所述第一电极之间；并且
所述一个或多个冷却芯片流体通道与所述衬底流体入口通道、所述衬底流体出口通道、所述一个或多个电极流体通道和所述一个或多个半导体流体通道流体连通。
CN201710132905.8A 2016-03-08 2017-03-08 电力电子组件和制造电力电子组件的方法 Active CN107170725B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662305281P 2016-03-08 2016-03-08
US62/305,281 2016-03-08
US15/175,674 US10020243B2 (en) 2016-03-08 2016-06-07 Power electronics assemblies having a wide bandgap semiconductor device and an integrated fluid channel system
US15/175,674 2016-06-07

Publications (2)

Publication Number Publication Date
CN107170725A CN107170725A (zh) 2017-09-15
CN107170725B true CN107170725B (zh) 2021-08-13

Family

ID=59787029

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710134839.8A Active CN107170726B (zh) 2016-03-08 2017-03-08 电力电子组件和半导体器件叠层
CN201710132905.8A Active CN107170725B (zh) 2016-03-08 2017-03-08 电力电子组件和制造电力电子组件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710134839.8A Active CN107170726B (zh) 2016-03-08 2017-03-08 电力电子组件和半导体器件叠层

Country Status (2)

Country Link
US (3) US10032694B2 (zh)
CN (2) CN107170726B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789156A (zh) * 2016-04-22 2016-07-20 珠海格力电器股份有限公司 一种igbt模块组件
CN109950250B (zh) * 2017-12-20 2022-03-01 晟碟信息科技（上海）有限公司 具有矩阵冷却的数据中心3d固态驱动
US10334756B1 (en) 2018-02-28 2019-06-25 Toyota Motor Engineering & Manufacturing North America, Inc. Manifold structures having an integrated fluid channel system and assemblies comprising the same
CN108493244A (zh) * 2018-05-29 2018-09-04 杭州玄冰科技有限公司 一种功率管
US10901161B2 (en) * 2018-09-14 2021-01-26 Toyota Motor Engineering & Manufacturing North America, Inc. Optical power transfer devices with an embedded active cooling chip
US11521914B2 (en) * 2018-12-27 2022-12-06 Intel Corporation Microelectronic assemblies having a cooling channel
SE543734C2 (en) * 2019-03-11 2021-07-06 Apr Tech Ab Cooling of electronic components with an electrohydrodynamic flow unit
KR20200134899A (ko) * 2019-05-24 2020-12-02 삼성전자주식회사 세탁기
US11387164B2 (en) * 2019-08-28 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
FR3108442B1 (fr) * 2020-03-19 2023-09-01 Commissariat Energie Atomique Puce à refroidissement liquide
CN111739868B (zh) * 2020-06-30 2022-05-31 西安微电子技术研究所 一种高热导率的ltcc基板及其制作方法
CN113798496A (zh) * 2021-09-16 2021-12-17 南京航空航天大学 喂料、微流道热沉及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US20090057879A1 (en) * 2007-08-28 2009-03-05 Reseach Triangle Institute Structure and process for electrical interconnect and thermal management
US20120228779A1 (en) * 2011-03-09 2012-09-13 Georgia Tech Research Corporation Air-gap c4 fluidic i/o interconnects and methods of fabricating same
CN103489838A (zh) * 2013-10-15 2014-01-01 北京大学 一种强化散热三维封装结构及其封装方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6942018B2 (en) * 2001-09-28 2005-09-13 The Board Of Trustees Of The Leland Stanford Junior University Electroosmotic microchannel cooling system
US7278474B2 (en) 2001-10-09 2007-10-09 Mikros Manufacturing, Inc. Heat exchanger
US6704200B2 (en) 2002-02-12 2004-03-09 Hewlett-Packard Development Company, L.P. Loop thermosyphon using microchannel etched semiconductor die as evaporator
US20050176198A1 (en) 2004-02-11 2005-08-11 Kudelka Stephan P. Method of fabricating bottle trench capacitors using an electrochemical etch with electrochemical etch stop
US7139172B2 (en) 2004-07-01 2006-11-21 International Business Machines Corporation Apparatus and methods for microchannel cooling of semiconductor integrated circuit packages
US7434308B2 (en) 2004-09-02 2008-10-14 International Business Machines Corporation Cooling of substrate using interposer channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7294926B2 (en) 2005-09-22 2007-11-13 Delphi Technologies, Inc. Chip cooling system
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
WO2008036052A1 (en) * 2006-09-21 2008-03-27 Agency For Science, Technology And Research Electronic package and method of assembling the same
US8030754B2 (en) 2007-01-31 2011-10-04 Hewlett-Packard Development Company, L.P. Chip cooling channels formed in wafer bonding gap
US8546930B2 (en) 2008-05-28 2013-10-01 Georgia Tech Research Corporation 3-D ICs equipped with double sided power, coolant, and data features
US7781263B2 (en) 2008-06-06 2010-08-24 Coolsilicon Llc Systems, devices, and methods for semiconductor device temperature management
US8164281B2 (en) 2008-08-01 2012-04-24 Thomas Warton Luminaire system and method
US8624360B2 (en) 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8929071B2 (en) 2008-12-22 2015-01-06 General Electric Company Low cost manufacturing of micro-channel heatsink
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
US10274263B2 (en) 2009-04-09 2019-04-30 General Electric Company Method and apparatus for improved cooling of a heat sink using a synthetic jet
US8232637B2 (en) 2009-04-30 2012-07-31 General Electric Company Insulated metal substrates incorporating advanced cooling
US7952875B2 (en) 2009-05-29 2011-05-31 GM Global Technology Operations LLC Stacked busbar assembly with integrated cooling
JP5626353B2 (ja) 2010-10-08 2014-11-19 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
CN108823254A (zh) 2010-11-03 2018-11-16 柯碧恩生物技术公司 具有降低倾点的微生物油、从其中产生的介电流体、以及相关方法
US20130086784A1 (en) 2011-10-06 2013-04-11 General Electric Company Repair methods for cooled components
US8929017B2 (en) 2011-12-12 2015-01-06 Lsi Corporation Systems and methods for SNR measurement using equalized data
KR101505017B1 (ko) 2012-10-11 2015-03-24 주식회사 아모텍 안테나용 전자파 차폐 시트 및 그 제조방법과, 이를 포함하는 안테나 및 안테나를 구비하는 휴대 단말용 배터리 팩
US9484283B2 (en) 2013-01-04 2016-11-01 Toyota Motor Engineering & Manufacturing North America Inc. Modular jet impingement cooling apparatuses with exchangeable jet plates
US8921992B2 (en) 2013-03-14 2014-12-30 Raytheon Company Stacked wafer with coolant channels
US9220184B2 (en) 2013-03-15 2015-12-22 Hamilton Sundstrand Corporation Advanced cooling for power module switches
US8987892B2 (en) 2013-05-10 2015-03-24 Raytheon Company Method for creating a selective solder seal interface for an integrated circuit cooling system
US9041193B2 (en) 2013-09-17 2015-05-26 Hamilton Sundstrand Corporation Semiconductor substrate including a cooling channel and method of forming a semiconductor substrate including a cooling channel
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
WO2015086184A1 (en) 2013-12-13 2015-06-18 Abb Technology Ag Semiconductor stack arrangement and semiconductor module
US20150270356A1 (en) 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US9368436B2 (en) 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9780206B2 (en) 2015-02-27 2017-10-03 Purdue Research Foundation Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
US9502330B1 (en) 2015-06-09 2016-11-22 Raytheon Company Coolant distribution structure for monolithic microwave integrated circuits (MMICs)
US10504819B2 (en) 2015-11-11 2019-12-10 Altera Corporation Integrated circuit package with enhanced cooling structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606251B1 (en) * 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US20090057879A1 (en) * 2007-08-28 2009-03-05 Reseach Triangle Institute Structure and process for electrical interconnect and thermal management
US20120228779A1 (en) * 2011-03-09 2012-09-13 Georgia Tech Research Corporation Air-gap c4 fluidic i/o interconnects and methods of fabricating same
CN103489838A (zh) * 2013-10-15 2014-01-01 北京大学 一种强化散热三维封装结构及其封装方法

Also Published As

Publication number Publication date
CN107170725A (zh) 2017-09-15
US10032694B2 (en) 2018-07-24
CN107170726B (zh) 2021-03-12
US20180323131A1 (en) 2018-11-08
US20170263531A1 (en) 2017-09-14
US10020243B2 (en) 2018-07-10
CN107170726A (zh) 2017-09-15
US20170263532A1 (en) 2017-09-14
US10224265B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
CN107170725B (zh) 电力电子组件和制造电力电子组件的方法
CN108183092B (zh) 电子组件和具有金属化外表面的冷却结构
US10121729B2 (en) Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
US10566265B2 (en) Electronic assemblies having a cooling chip layer with impingement channels and through substrate vias
US8358000B2 (en) Double side cooled power module with power overlay
US10231364B2 (en) Fluidly cooled power electronics assemblies having a thermo-electric generator
US5998240A (en) Method of extracting heat from a semiconductor body and forming microchannels therein
US11610832B2 (en) Heat transfer for power modules
US10192814B2 (en) Electronic assemblies having a cooling chip layer with fluid channels and through substrate vias
EP2538440B1 (en) Cooling device for a power module, and a related method thereof
US20100175857A1 (en) Millichannel heat sink, and stack and apparatus using the same
EP2200080A2 (en) Low Cost Manufacturing of Micro-Channel Heatsink
GB2470991A (en) Fluid cooled heatsink, consisting of an electrical conductor and a ceramic substrate, having near identical coefficients of thermal expansion.
US11149937B2 (en) Functionally graded manifold microchannel heat sinks
US11025032B2 (en) Double sided cooling of laser diode
CN112908951A (zh) 半导体冷却装置
EP3276658A1 (en) Cooler, power semiconductor module arrangement with a cooler and methods for producing the same
US20220293490A1 (en) Cooling system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220119

Address after: Aichi Prefecture, Japan

Patentee after: Toyota Motor Corp.

Address before: Kentucky USA

Patentee before: TOYOTA MOTOR ENGINEERING & MANUFACTURING NORTH AMERICA, Inc.