CN108183092B - 电子组件和具有金属化外表面的冷却结构 - Google Patents

电子组件和具有金属化外表面的冷却结构 Download PDF

Info

Publication number
CN108183092B
CN108183092B CN201711289541.0A CN201711289541A CN108183092B CN 108183092 B CN108183092 B CN 108183092B CN 201711289541 A CN201711289541 A CN 201711289541A CN 108183092 B CN108183092 B CN 108183092B
Authority
CN
China
Prior art keywords
cooling structure
fluid
semiconductor
semiconductor device
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711289541.0A
Other languages
English (en)
Other versions
CN108183092A (zh
Inventor
福冈佑二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Engineering and Manufacturing North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Engineering and Manufacturing North America Inc filed Critical Toyota Motor Engineering and Manufacturing North America Inc
Publication of CN108183092A publication Critical patent/CN108183092A/zh
Application granted granted Critical
Publication of CN108183092B publication Critical patent/CN108183092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10325—Boron nitride [BN], e.g. cubic, hexagonal, nanotube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

公开了电子组件和具有金属化外表面的冷却结构。一种电子组件，包括具有第一器件表面和部署在第一器件表面上的至少一个器件导电层的半导体器件。冷却结构耦合到半导体器件。冷却结构包括第一冷却结构表面和第二冷却结构表面。第二冷却结构表面与第一冷却结构表面相对，并且第一冷却结构表面耦合到半导体器件。一个冷却结构侧表面垂直于相应的第一冷却结构表面和第二冷却结构表面。一个侧电极部署在至少一个冷却结构侧表面上，其中至少一个侧电极电耦合到所述至少一个器件导电层。冷却结构包括用于接收冷却流体的流体入口和用于从冷却结构移除冷却流体的流体出口。

Description

电子组件和具有金属化外表面的冷却结构
技术领域
本说明书一般而言涉及电力电子组件，并且更具体地涉及具有半导体器件和具有金属化外表面的冷却结构以及在半导体器件和/或冷却结构内延伸的一体化流体通道系统的电力电子组件。
背景技术
散热器件可以耦合到发热器件(诸如电力电子器件)，以去除热并降低发热器件的最大工作温度。冷却流体可以被用来通过对流热传递来接收由发热器件生成的热，并且从发热器件移除这种热。例如，可以引导冷却流体的射流，使其撞击发热器件的表面。从发热器件移除热的另一种方式是将器件耦合到由导热材料(诸如铝)制成的鳍式散热器。
但是，由于电力电子器件被设计为在增加的电力水平下工作并由于新开发的电气系统的需求而生成增加的对应热通量，因此常规的散热器不能充分地移除热通量以有效地降低电力电子器件的工作温度至可接受的温度水平。另外，常规的散热器和冷却结构需要附加的接合层和热匹配材料(例如，接合层、基板、热接口材料)。这些附加的层为整个组件添加了大量的热阻并且使电子系统的热管理具有挑战性。而且，半导体器件可以具有高接通电阻，这生成更多的热并降低器件的性能。
因而，需要使用冷却结构的外表面的至少一部分的金属化来提供一个或多个电流流动路径并增强器件的性能的替代电力电子组件和电力电子器件。
发明内容
在一个实施例中，电子组件包括具有第一器件表面和部署在第一器件表面上的至少一个器件导电层的半导体器件。冷却结构耦合到半导体器件。冷却结构包括第一冷却结构表面和第二冷却结构表面，其中第二冷却结构表面与第一冷却结构表面相对。冷却结构还包括垂直于相应的第一和第二冷却结构表面的至少一个冷却结构侧表面，以及部署在至少一个冷却结构侧表面上的至少一个侧电极，其中至少一个侧电极电耦合到所述至少一个器件导电层。冷却结构还包括用于接收冷却流体的流体入口和用于从冷却结构移除冷却流体的流体出口。
在另一个实施例中，电子组件包括具有第一器件表面和与第一器件表面相对的第二器件表面的半导体器件。在第一器件表面上部署至少一个器件导电层。半导体器件还包括在第一器件表面处的至少一个半导体流体通道，该半导体流体通道具有内表面，该内表面具有第一壁部分和与第一壁部分间隔开通道宽度的第二壁部分。至少一个器件导电层部署在至少一个半导体流体通道的内表面上。电子组件还包括耦合到半导体器件的冷却结构。冷却结构包括第一冷却结构表面和与第一冷却结构表面相对的第二冷却结构表面。至少一个冷却结构侧表面垂直于第一冷却结构表面和第二冷却结构表面。至少一个侧电极部署在所述至少一个冷却结构侧表面上。该至少一个侧电极电耦合到所述至少一个器件导电层。至少一个金属化的贯穿基板的通孔被构造为延伸通过冷却结构。用于接收冷却流体的流体入口和用于从冷却结构移除冷却流体的流体出口，以及至少一个微通道以流体方式耦合(fluidly couple)到流体入口、流体出口和至少一个半导体流体通道。
在又一个实施例中，电子组件包括具有第一器件表面和部署在第一器件表面上的至少一个器件导电层的半导体器件。电子组件还包括耦合到半导体器件的冷却结构。冷却结构包括具有流体入口和流体出口的歧管(manifold)层。歧管层定义第一冷却结构表面和接合到歧管层的微通道层。微通道层包括以流体方式耦合到流体入口和流体出口的至少一个微通道。微通道层定义与第一冷却结构表面相对的第二冷却结构表面。冷却结构的至少一个冷却结构侧表面垂直于第一冷却结构表面和第二冷却结构表面。一个或多个冷却结构导电层部署在第一冷却结构表面、第二冷却结构表面和所述至少一个冷却结构侧表面上。
结合附图，通过以下详细描述，将更全面地理解由本文描述的实施例提供的这些和附加特征。
附图说明
附图中阐述的实施例本质上是说明性和示例性的，并且不旨在限制由权利要求定义的主题。当结合附图阅读时，可以理解说明性实施例的以下详细描述，其中相同的结构用相同的标号表示，其中：
图1示意性地绘出了根据本文示出和描述的一个或多个实施例的、具有半导体器件和冷却结构的示例电力电子组件的顶部透视图；
图2示意性地绘出了根据本文示出和描述的一个或多个实施例的图1的示例电力电子组件的截面，其具有在冷却结构的侧面上的侧电极的示例和延伸到半导体器件中的一体化流体通道系统的示例；
图3示意性地绘出了根据本文示出和描述的一个或多个实施例的、具有半导体器件和另一种冷却结构的替代示例电力电子组件的顶部透视图；以及
图4示意性地绘出了根据本文示出和描述的一个或多个实施例的图3的替代示例电力电子组件的截面，其具有由歧管层和微通道层定义的冷却结构。
具体实施方式
总体上参考附图，本公开的实施例致力于将电连接结合到冷却结构(诸如结合微通道的半导体器件的冷却芯片和/或歧管)中的电力电子组件。示例电子组件包括半导体器件、冷却结构以及半导体器件和冷却结构上的导电层。冷却结构包括各种入口和出口通道，以引入冷却剂流体和从半导体器件内以流体方式耦合到冷却结构的微通道移除冷却剂流体。半导体器件的微通道用一个或多个导电层金属化，使得它们是导电的。流体通道金属化层降低了半导体器件上的接通电阻，从而在改进从半导体器件的热移除的同时维持或甚至改进半导体器件的电性能。冷却结构包括是金属化贯穿基板的通孔(TSV)的入口和出口流体通道，其提供冷却结构上的导电层与导电微通道之间的电互连。在一些实施例中，半导体器件本身中的一体化微通道电耦合到冷却结构中的一体化TSV。此外，冷却结构包括在冷却结构的底部与冷却结构的顶部上的导电层之间提供附加的导电路径的侧电极。因而，冷却结构的顶部、底部和侧面可以用导电材料覆盖(例如，电镀)。
在替代实施例中，示例电子组件包括半导体器件、替代冷却结构、焊料层以及在半导体器件和冷却结构两者上的导电层。冷却结构由歧管层和接合到歧管层的微通道层定义。半导体器件通过焊料层耦合到冷却结构。焊料层是导电的并且在半导体器件和冷却结构之间提供热接口。而且，半导体器件部署在导电层之间。歧管层包括以流体方式耦合到微通道层的微通道的入口和出口流体通道。在操作期间，冷却剂流体流过入口通道、微通道和出口通道以冷却半导体器件。
冷却结构的外表面可以镀有金属以围绕冷却结构的周边提供用于电流的电路径。在其外表面上镀有金属的冷却结构为电流提供了更大的表面积，由此降低了电子组件的电阻。冷却结构的顶表面电耦合到半导体器件的导电层。
参考图1和图2，示意性地绘出了包括半导体器件120和耦合到基板层110的冷却结构130的示例电力电子组件100。具体而言，图2绘出了沿着图1的线A-A的电力电子组件100的实施例的截面图。半导体器件120包括第一器件表面122和第二器件表面124。在一个实施例中，至少一个器件导电层126部署在第一器件表面122上。可替代地，第一器件表面122和第二器件表面124二者可以分别被第一器件导电层126和第二器件导电层127覆盖。半导体器件120被构造为具有在第一器件表面122和第二器件表面124之间延伸通过半导体器件120的垂直电流通路。半导体器件120包括半导体材料，诸如但不限于Si、GaAs、SiC、GaN、AlN、BN、金刚石等。作为非限制性示例，半导体材料可以是宽带隙半导体材料，例如，包括大约3eV或更大的带隙的任何半导体材料。示例宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石。在一些实施例中，半导体器件120可以包括绝缘栅双极晶体管(“IGBT”)、金属氧化物半导体场效应晶体管(“MOSFET”)或任何其它半导体器件。另外，作为非限制性示例，半导体器件120可以在大约150℃和大约350℃之间的温度下操作。应当理解的是，其它操作温度是可能的。半导体器件还包括在第一器件表面120处的至少一个半导体流体通道160。
在所示实施例中，至少一个半导体流体微通道160包括多个流体微通道160。在图2中作为示例，示出了三个流体微通道160，但是，依赖于半导体器件120的尺寸和形状，可以使用任意数量的微通道160。这至少一个半导体流体微通道160包括内表面162，内表面162包括第一壁部分以及与第一壁部分164间隔开微通道宽度165的第二壁部分166。这至少一个半导体流体微通道160从半导体器件120的第一器件表面122延伸到位于半导体器件120的主体内的端接(termination)位置169。三个半导体流体微通道160中的每一个包括具有沿着半导体器件的第一器件表面120的均匀截面形状的直的微通道。半导体流体微通道160可以采取任意形状或构造。
可以通过蚀刻工艺在半导体材料内形成至少一个微通道160，例如可以利用形成至少一个微通道的任意方法。半导体器件120还包括沿着一个或多个半导体流体微通道160的内表面162定位的流体微通道金属化层170。流体微通道金属化层170可以包括铜、氧化铜、石墨、黄铜、银、铂或任何其它导电金属或金属氧化物。在一些实施例中，使用沉积工艺(例如，电镀、物理气相沉积、化学气相沉积、激光金属沉积或者任何其它已知或尚未开发的沉积工艺)使流体通道金属化层170沿着一个或多个半导体流体通道160的内表面162定位。另外，流体通道金属化层170可以包括沿着内表面162的均匀厚度。至少一个器件导电层126部署在至少一个半导体流体微通道160的内表面162上。在一些实施例中，流体通道金属化层170和至少一个器件导电层126由相同的导电层形成。非限制性示例电力电子组件和包括流体通道金属化层的一体化流体通道系统在以下申请中描述：于2016年7月25日提交的标题为“Power Electronics Assemblies Having a Semiconductor Device withMetallized Embedded Cooling Channels”的美国申请No.15/218,801、于2016年6月7日提交的标题为“Power Electronics Assemblies Having a Semiconductor Cooling Chipand an Integrated Fluid Channel System”的美国申请No.15/175,622以及于2016年6月7日提交的标题为“Power Electronics Assemblies having a Wide BandgapSemiconductor Device and an Integrated Fluid Channel System”的美国申请No.15/175,674，这些申请整体上通过引用并入本文。
如图2中具体绘出的，一个或多个半导体流体通道160位于半导体器件120中并且定位成与基板流体入口通道151和基板流体出口通道153流体连通。一个或多个半导体流体通道160位于半导体器件120中，例如延伸到第一器件表面122中。一个或多个半导体流体通道160延伸到半导体器件120中，从第一器件表面122到位于半导体器件120内(例如，位于半导体器件120的主体内)的端接位置169。另外，端接位置169与第一器件表面122之间的距离是通道高度167。通道高度167可以在大约10μm与大约500μm之间，例如大约25μm、50μm、100μm、150μm、200μm、250μm、300μm、400μm等。而且，一个或多个半导体流体通道160的通道高度167可以是可变的。作为一个非限制性示例，个体半导体流体通道160的通道高度167可以沿着个体半导体流体通道160的流体通路变化。作为另一个非限制性示例，在包括多个半导体流体通道160的实施例中，各个流体通道160可以包括不同的通道高度167。虽然没有在图2中绘出，一个或多个半导体流体通道160可以从第一器件表面122到第二器件表面124地延伸通过半导体器件120。
仍然参考图2，一个或多个半导体器件120可以包括沿着一个或多个半导体流体通道160的内表面162定位的流体通道金属化层170。流体通道金属化层170可以包括铜、氧化铜、石墨、黄铜、银、铂或者任何其它金属或金属氧化物。另外，流体通道金属化层170可以包括沿着内表面162的均匀厚度，例如，在大约0.1μm与大约10μm之间的厚度，例如0.5μm、1μm、2μm、3μm、5μm、8μm等。另外，在一些实施例中，流体通道金属化层170的厚度可以在大约1μm与大约3μm之间。在一些实施例中，使用沉积工艺(例如电镀、物理气相沉积、化学气相沉积、激光金属沉积或者任何其它已知或尚未开发的沉积工艺)使流体通道金属化层170沿着一个或多个半导体流体通道160的内表面162定位。
在操作中，流体通道金属化层170和侧电极138可以减小半导体器件120的接通电阻，例如，由半导体器件120施加到在第一导电层126和第二导电层127之间延伸(例如，从第二导电层127(例如，源极电极)延伸到第一导电层126(例如，漏极电极))的垂直电流通路的接通电阻。
作为一个非限制性示例，包括一个或多个半导体流体通道160(其具有沿着一个或多个半导体流体通道160的内表面162定位的流体通道金属化层170)的示例半导体器件120可以包括在类似半导体器件(其包括不含流体通道金属化层170的一个或多个半导体流体通道160)的接通电阻的大约5％与大约50％之间(例如，10％、15％、20％、25％、30％、40％等)的接通电阻。通过减小由一个或多个半导体流体通道160造成的接通电阻，流体通道金属化层170可以改进半导体器件120的电性能。特别地，流体通道金属化层170允许半导体器件120以类似于并且在一些实施例中好于没有一个或多个半导体流体通道160的示例半导体器件的接通电阻的接通电阻操作。因此，在操作中，包括一个或多个半导体流体通道160和流体通道金属化层170的半导体器件120具有改进的冷却而没有减小的电性能。
仍然参考图1和图2，冷却结构130包括彼此相对的第一冷却结构表面132和第二冷却结构表面134。冷却结构130通过任意耦合方法经由冷却结构表面132耦合到半导体器件120。至少一个冷却结构侧表面136垂直于(transverse to)冷却结构表面132和冷却结构表面134。在图示的实施例中，第三导电层128部署在第二冷却结构表面134上。在本公开的范围内的是，第一导电层126和第三导电层128覆盖第一冷却结构表面132和第二冷却结构表面134两者。至少一个侧电极138部署在至少一个冷却结构侧表面136a上，其中该至少一个侧电极138电耦合到至少一个器件导电层126，如将在下面更详细描述的。在一个实施例中，冷却结构的相应的第一和第二侧表面136a、136b二者可以被第一侧电极138a和第二侧电极138b覆盖。
再次参考图1和图2，第一侧电极138a和第二侧电极138b各自热耦合到半导体器件120。另外，第一侧电极138a和第二侧电极138b各自电耦合到半导体器件120，使得电流通路在第一侧电极138a和第二侧电极138b之间形成，从而延伸通过半导体器件120，例如通过垂直电流通路。第一和第二电极138a、138b可以包括任何导电材料，诸如但不限于铜、氧化铜、石墨、黄铜、银、铂等。在一些实施例中，相应的第一侧电极138a和第二侧电极138b可以包括接合到冷却结构130的相应侧表面136a和侧表面136b的分立金属层。在其它实施例中，相应的第一侧电极138a和第二侧电极138b可以包括金属化层，使用任何已知的或尚未开发的沉积工艺(例如，电镀、物理气相沉积、化学气相沉积、激光金属沉积或任何其它已知或尚未开发的沉积工艺)使其沉积到相应的侧表面136a和第二侧表面136b上。在一些实施例中，冷却结构130的大部分的外表面可以用金属层金属化，以提供围绕冷却结构130的周边提供用于电流的电路径的侧电极。可替代地，冷却结构130的整个外表面可以用金属层金属化，以围绕冷却结构130的周边提供用于电流的电路径。在一些实施例中，依赖于半导体器件120相对于冷却结构130的布置，侧电极138a、138b可以是源极电极或漏极电极。
如图2中所绘出，示例电子组件100包括在冷却结构130内以及半导体器件120的至少一部分中经由基板层110延伸的一体化流体通道系统150。一体化流体通道系统150提供在冷却结构130和半导体器件120内延伸的流体流动路径，使得介电冷却流体可以循环通过基板层110和冷却结构130，以从电力电子组件100的一个或多个半导体器件120移除热。示例的非限制性介电冷却流体包括R-245fa和HFE-7100。可以使用其它介电冷却流体。所选的介电冷却流体的类型可以依赖于待冷却的发热器件的操作温度。冷却结构130包括用于接收介电冷却流体的流体入口152和用于从冷却结构130移除介电冷却流体的流体出口154。来自基板层110的冷却剂流体经由流体入口152被引导到冷却结构130中并进入歧管通道156。歧管通道156以流体方式耦合到至少一个半导体流体微通道160。冷却流体流出歧管通道156并进入相应的半导体流体微通道160，使得其循环通过半导体器件120。在冷却剂流体循环以从半导体120移除热之后，冷却剂流体经由流体出口154从冷却结构排出。在非限制性示例中，流体入口152和流体出口154可以形成到冷却结构130的侧表面136a、136b中并且将流动路径引导到池156中，而不使用基板层110。
现在参考图2的截面图，一体化流体通道系统150包括在基板层110的基板入口端口112和基板出口端口114之间延伸的多个冷却通道160。多个冷却通道延伸到基板层110、第三导电层128、冷却结构130并且进一步延伸到半导体器件120的主体。如图2中所绘出的，一体化流体通道系统150包括从基板入口112延伸到基板层110中的基板流体入口通道151和从基板出口114延伸到基板层110中的基板流体出口通道153。基板入口通道151在基板入口端口112与冷却结构130的第三导电层128之间延伸。另外，基板流体出口通道153在基板出口端口114与冷却结构130的第三导电层128之间沿着冷却结构130的第三导电层128定位在远离基板入口端口112的位置处延伸。非限制性示例电力电子组件和一体化流体通道系统在在以下申请中描述：于2016年7月25日提交的标题为“Power Electronics AssembliesHaving a Semiconductor Device with Metallized Embedded Cooling Channels”的美国申请No.15/218,801、于2016年6月7日提交的标题为“Power Electronics AssembliesHaving a Semiconductor Cooling Chip and an Integrated Fluid Channel System”的美国申请No.15/175,622以及于2016年6月7日提交的标题为“Power ElectronicsAssemblies having a Wide Bandgap Semiconductor Device and an Integrated FluidChannel System”的美国申请No.15/175,674，这些申请整体上通过引用并入本文。
继续参考图2，示例冷却结构130还包括延伸通过冷却结构130的至少一个金属化贯穿基板通孔158a。至少金属化贯穿基板通孔158a电耦合到在相邻的半导体流体通道160之间的第一器件表面122处的至少一个器件导电层126。在图2中作为示例，存在两个金属化贯穿基板通孔(TSV)158a、158b，其中每个通孔在多个半导体流体通道160之间形成。金属化贯穿基板通孔(TSV)158a、158b可以被用来电耦合到导电层128。应当注意的是，金属化贯穿基板通孔(TSV)158a、158b的使用是可选的，并且当冷却结构130的大部分或全部的外表面被金属化时可以被消除。
基板层110包括基板入口端口112和基板出口端口114。基板入口端口112和基板出口端口114每一个都可以延伸到一个或多个基板侧壁119中，如图2中最清楚地看到的那样。例如，基板入口端口112可以延伸到第一基板侧壁119a中，并且基板出口端口114可以延伸到第二基板侧壁119b中。在非限制性示例中，基板入口端口112和基板出口端口114中的一者或两者可以延伸到基板层110的基底表面118中。在另一个非限制性示例中，基板入口端口112和基板出口114中的一者或两者可以延伸到基板层110的面向器件的表面116中。
再次参考图1和图2，电力电子组件100的所示基板层110可以包括任何基板材料，例如高温共烧陶瓷(HTCC)材料、低温共烧陶瓷(LTCC)材料、FR-4等。基板层110可以包括高温基板层(诸如HTCC)，其在组成上被构造为经受住大于或等于大约半导体器件120的操作温度的温度，而基本上不会变形或以其它方式恶化，例如经受住大于大约250℃、280℃、300℃、320℃、350℃等的温度。如图1中所绘出的，基板层110包括与基底表面118相对的面向器件的表面116。另外，基板层110包括围绕基板层110的周边在面向器件的表面116和基板表面118之间延伸的一个或多个基板侧壁119。
如图1和图2中所绘出的，电力电子组件100还可以包括电耦合到半导体器件120的一个或多个母线。一个或多个母线可以包括使用第一电线191电耦合到半导体器件120(例如电耦合到第二器件导电层127)的电力母线190。一个或多个母线还可以包括使用第二电线193电耦合到半导体器件120(例如电耦合到第二器件导电层127)的信号母线192。虽然电力母线190和信号母线192被描绘为与第二器件导电层127电接合，但是应当理解的是，电力母线190和信号母线192可以电耦合到半导体器件120的任何部件。
在操作中，电力母线190可以输出可由半导体器件120接收的电力信号以给半导体器件120供电。另外，信号母线192可以输出可由半导体器件120接收的控制信号以控制半导体器件120的操作(例如，半导体器件120的开关操作)。在一些实施例中，电力母线190和信号母线192可以各自包括被构造为连接多个半导体器件120的硅通孔。
再次参考图1，电力电子组件100还可以包括冷却流体贮存器180、流体泵182和辅助热交换器186，它们每个都以流体方式耦合到基板入口端口112和基板出口端口114。例如，冷却剂管系统184可以在基板入口端口112和基板出口端口114之间延伸，并将基板入口端口112和基板出口端口114与冷却流体贮存器180、流体泵182和辅助热交换器186中的每一个以流体方式耦合，并且还将冷却流体贮存器180与流体泵182和辅助热交换器186以流体方式耦合。冷却流体贮存器180可以容纳介电冷却流体。另外，流体泵182可以将介电冷却剂流体泵送通过一体化流体通道系统150。例如，流体泵182可以将介电冷却剂流体从冷却流体贮存器180和基板入口端口112泵送通过一体化流体通道系统150并且从基板出口端口114泵送到辅助热交换器186和冷却流体贮存器180。在操作中，辅助热交换器186可以在介电冷却流体进入冷却流体贮存器180之前移除由介电冷却流体收集的热。
在操作中，可以使用流体泵182将冷却流体引入到基板入口端口112中，例如将介电冷却流体从冷却流体贮存器180泵入基板入口端口112。介电冷却流体可以从基板入口端口112流过基板流体入口通道151并进入半导体器件120和冷却结构130的一个或多个冷却通道，例如，流体入口152和一个或多个半导体流体通道160，它们各自提供流体通路，使得流过其中的冷却剂流体可以从半导体器件120和冷却结构130移除热(例如，由半导体器件120生成的热)。接下来，介电冷却流体可以从位于半导体器件120和冷却结构130中的一个或多个冷却通道流入基板流体出口通道153并离开基板出口端口114。
再次参考图1和图2，描述制造电力电子组件100的方法。虽然下面以特定的次序描述了该方法，但是应当理解的是，也可以考虑其它次序。在包括一个或多个半导体流体通道160的实施例中，该方法可以首先包括例如使用蚀刻半导体材料的任何已知的或将要开发的方法(诸如干蚀刻、湿蚀刻等)将一个或多个半导体流体通道160蚀刻到半导体器件120中。接下来，该方法包括将流体通道金属化层170部署在一个或多个半导体流体通道160的内表面162上。
制造电力电子组件100的方法接下来可以包括将半导体器件120的第一器件表面122耦合或以其它方式定位到第一导电层130上并且将半导体器件120的第二器件表面124耦合或以其它方式定位到第二导电层127上。接下来，在包括冷却结构130的实施例中，该方法可以首先包括例如使用蚀刻冷却结构材料的任何已知的或将要开发的方法(诸如干蚀刻、湿蚀刻等)将流体入口152、流体出口154和歧管通道156蚀刻到冷却结构130中。然后，侧电极138a、138b通过任何已知的或将要开发的工艺(诸如但不限于通过电镀、物理气相沉积、化学气相沉积、激光金属沉积或任何其它方法)接合到相应的侧表面136a、136b。最后，冷却结构130通过任何已知的或将要开发的工艺(诸如但不限于通过粘附、烧结、钎焊、焊接接合、直接接合、扩散接合、瞬态液相接合(TLP)或任何其它已知或将要开发的接合工艺)耦合到半导体120。
现在参考图3和图4，绘出了示例电子组件200的另一个实施例。具体而言，图3绘出了具有半导体器件220、冷却结构230和基板层210的示例性电子组件200的顶部透视图，图4绘出了图3的示例电子组件200的截面，其中冷却结构230由歧管层232和微通道层234定义。半导体器件220包括第一器件表面222和第二器件表面224。在一个实施例中，至少一个器件导电层226部署在第一器件表面222上。在替代实施例中，第一器件表面222和第二器件表面224两者可以分别被第一器件导电层226和第二器件导电层227覆盖。半导体器件220被构造成具有在第一器件表面222和第二器件表面224之间延伸通过半导体器件220的垂直电流通路。
冷却结构230通过焊料层228耦合到半导体器件220。焊料层228是导电的并且在半导体器件220和冷却结构230之间提供热接口。冷却结构230由歧管层232和接合到歧管层232的微通道层234定义。歧管层232可以通过任何已知或将要开发的方法接合到微通道层234。歧管层232和微通道层234可以由硅材料制成。可替代地，冷却结构230可以是被蚀刻的单个晶片，使得歧管层232和微通道层234由单个晶片整体构造并且因此歧管层232和微通道层234彼此接合的步骤是不需要的。歧管层232包括第一冷却结构表面231以及以流体方式耦合到微通道层234的微通道260的流体入口252和流体出口254。冷却剂流体流过流体入口252、微通道260和流体出口254，以在操作期间冷却半导体器件220。类似于示例冷却结构130，冷却结构230的外表面(诸如相应的第一和第二侧表面236a、236b)至少部分地镀有金属，以形成围绕冷却结构230的周边提供用于电流的电路径的一个或多个侧电极238。冷却结构230的第二冷却结构表面232电耦合到半导体器件220的导电层226。
仍然参考图3和图4，如上面所指出的，第一器件表面222和第二器件表面224两者可以分别被第一器件导电层226和第二器件导电层227覆盖。半导体器件220包括诸如上文所述的那些的半导体材料。
再次参考图3和图4，侧电极238a和第二侧电极238b各自耦合到半导体器件220。另外，第一侧电极238a和第二侧电极238b各自电耦合到半导体器件220，使得电流通路在第一侧电极238a和第二侧电极238b之间形成，延伸通过半导体器件220，例如通过垂直电流通路。在其它实施例中，第一侧电极238a包括源极电极，并且第二侧电极238b包括漏极电极，使得在操作中，电流从第一侧电极238a流到第二侧电极238b。第一和第二电极238a、238b可以包括任何导电材料，诸如但不限于铜、氧化铜、石墨、黄铜、银、铂等。
在一些实施例中，相应的第一侧面电极238a和第二侧电极238b可以包括接合到冷却结构230的相应第一侧表面236a和第二侧表面236b的分立金属层，并且在其它实施例中，相应的第一侧面电极238a和第二侧电极238b可以包括使用任何已知的或将要开发的沉积工艺(例如电镀、物理气相沉积、化学气相沉积、激光金属沉积或任何其它已知或将要开发的沉积工艺)沉积到相应的第一侧表面236a和第二侧表面236b上的金属化层。在一些实施例中，除了第一侧电极238a和第二侧电极238b之外，冷却结构230的大部分的外表面可以用金属金属化，以便围绕冷却结构130的周边提供用于电流的电路径。可替代地，冷却结构130的整个外表面(诸如顶部、底部和侧面)可以被金属化电镀，以便围绕冷却结构130的周边提供用于电流的电路径。
如图4中所示，电力电子组件200包括在歧管层232和微通道层234内延伸的一体化流体通道系统250。一体化流体通道系统250提供在歧管层232内延伸的流体流动路径，使得介电冷却流体可以被循环通过基板层210和冷却结构230，以从电力电子组件200的一个或多个半导体器件220移除热。示例的非限制性介电冷却流体包括R-245fa和HFE-7100。可以使用其它介电冷却流体。歧管层232包括用于接收介电冷却流体的流体入口252和用于从冷却结构230移除介电冷却流体的流体出口254。来自基板层210的冷却剂流体经由流体入口252被引导到歧管层232中并进入歧管通道256。歧管通道256以流体方式耦合到至少一个半导体流体微通道260。冷却流体流出歧管通道156并进入微通道层234的相应微通道260中。在冷却剂流体循环以从半导体220移除热之后，冷却剂流体经由流体出口254从歧管层230排出。在非限制性示例中，流体入口252和流体出口254可以形成到冷却结构230的侧表面236a、236b中并将流动路径引导到歧管通道256中而不使用基板层210。
仍然参考图4，如上面所指出的，微通道层234包括第二冷却结构表面233和在接合表面235处的至少一个微通道260。这至少一个半导体流体微通道260包括多个流体微通道260。在图4中作为示例，示出了三个流体微通道260，但是，依赖于微通道层234的尺寸和形状，可以使用任意数量的微通道260(例如，>200)。微通道260可以是大致矩形的直通道。但是，本领域普通技术人员将认识到的是，微通道260可以具有喷射撞击结构，其使得冷却流体的射流撞击微通道的小单位单元，以迅速移除热并提供更好的温度均匀性和更低的压降。非限制性示例电力电子组件、微通道层、微通道以及喷射撞击结构诸如在美国专利No.8,659,896中示出，其公开内容整体上通过引用并入本文。
再次参考图3和图4，电力电子组件200的所示基板层210可以包括任何基板材料，例如HTCC材料或LTCC材料、FR-4等。基板层210可以包括高温基板层(诸如HTCC)，其在组成上被构造为承受大于或等于大约半导体器件220的操作温度的温度而基本上不变形或以其它方式恶化，例如承受大于大约250℃、280℃、300℃、320℃、350℃等的温度。如图3中所绘出的，基板层210包括与基底表面218相对的面向器件的表面216。另外，基板层210包括围绕基板层210的周边在面向器件的表面216与基底表面218之间延伸的一个或多个基板侧壁219。
基板层210包括基板入口端口212和基板出口端口214。基板入口端口212和基板出口端口214各自可以延伸到一个或多个基板侧壁219中，如图4中所示。例如，基板入口端口212可以延伸到第一基板侧壁219a中，并且基板出口端口214可以延伸到第二基板侧壁219b中。而且，在一些实施例中，可以在基板入口端口212和基板出口端口214处提供一个或多个流体耦合件。在非限制性示例中，基板入口端口212和基板出口端口214中的一者或两者可以延伸到基板层210的基底表面218中。在另一个非限制性示例中，基板入口端口212和基板出口214可以延伸到基板层210的面向器件的表面216中。
如图3和图4中所绘出的，电子组件200还可以包括电耦合到半导体器件220的一个或多个母线。这一个或多个母线可以包括使用第一电线291电耦合到半导体器件220(例如，电耦合到第二器件导电层227)的电力母线290。这一个或多个母线还可以包括使用第二电线293电耦合到半导体器件220(例如，电耦合到第二器件导电层227)的信号母线292。虽然电力母线290和信号母线292被绘制为与第二器件导电层227电接合，但是应当理解的是，电力母线290和信号母线292可以电耦合到半导体器件220的任何部件。
在操作中，电力母线290可以输出可由半导体器件220接收的电力信号以给半导体器件220供电。另外，信号母线292可以输出可由半导体器件220接收的控制信号以控制半导体器件220的操作(例如，半导体器件220的开关操作)。在一些实施例中，电力母线290和信号母线292可以各自包括被构造为连接多个半导体器件220的硅通孔。
再次参考图3，电力电子组件200还可以包括冷却流体容器280、流体泵282和辅助热交换器286，它们每一个都以流体方式耦合到基板入口端口212和基板出口端口214。例如，冷却剂管系统284可以在基板入口端口212和基板出口端口214之间延伸，并且将基板入口端口212和基板出口端口214与冷却流体贮存器280、流体泵282和辅助热交换器286中的每一个以流体方式耦合，并且还将冷却流体贮存器280与流体泵282和辅助热交换器286两者以流体方式耦合。冷却流体贮存器280可以容纳介电冷却流体。另外，流体泵282可以将介电冷却剂流体泵送通过一体化流体通道系统250。例如，流体泵282可以将介电冷却剂流体从冷却流体贮存器280和基板入口端口212泵送通过一体化流体通道系统250，并且从基板出口端口214泵送到辅助热交换器286和冷却流体贮存器280。在操作中，辅助热交换器286可以在介电冷却流体进入冷却流体贮存器280之前移除由介电冷却流体收集的热。
在操作中，可以使用流体泵282将冷却流体引入到基板入口端口212中，例如，将介电冷却流体从冷却流体贮存器280泵入基板入口端口212。介电冷却流体可以从基板入口212流过基板流体入口通道252并进入半导体器件220和冷却结构230的一个或多个冷却通道，例如电极流体通道256和一个或多个半导体流体通道260，它们每一个都提供流体通路，使得流过其中的冷却剂流体可以从半导体器件220和冷却结构230移除热(例如，由半导体器件220生成的热)。接下来，介电冷却流体可以从在半导体器件220和冷却结构230中定位的一个或多个冷却通道流入基板流体出口通道254并离开基板出口端口214。
再次参考图3和图4，描述制造电力电子组件200的方法。虽然下面以特定的次序描述该方法，但是应当理解的是，其它次序也是预期的。在包括歧管层232的实施例中，该方法可以首先包括例如使用任何已知的或将要开发的蚀刻歧管层材料的方法(诸如干蚀刻、湿蚀刻等)将流体入口252、流体出口254和歧管通道256蚀刻到歧管层232中。接下来，在包括微通道层234的实施例中，该方法可以首先包括例如使用任何已知的或将要开发的蚀刻微通道层材料的方法(诸如干蚀刻、湿蚀刻等)将一个或多个微通道260蚀刻到微通道层234中。而且，歧管层232和微通道层234通过使用任何适当的接合工艺彼此接合，以形成冷却结构230。接下来，冷却结构230的外表面或周边被部分或完全金属化，以增强如上所述的冷却结构230和半导体220之间的电连接性。最后，如上所述，冷却结构230通过焊料层228耦合到半导体220。
现在应当理解的是，本文描述的实施例针对包括基板层、半导体器件、电耦合到半导体器件的一个或多个电极以及一体化流体通道系统的电子组件，其中一体化流体通道系统包括在至少半导体器件内延伸的半导体流体通道。在本公开中，侧电极在冷却结构的底部与冷却结构的顶部的导电层之间提供附加的导电路径。因此，冷却结构的顶部、底部和侧面可以用导电材料覆盖(例如，电镀)。而且，在一个实施例中，冷却结构的外表面可以部分或完全地镀有金属，以便围绕冷却结构的周边提供用于电流的电路径。此外，流体通道金属化层可以沿着半导体流体通道的内表面定位。在操作中，冷却流体可以循环通过一体化流体通道系统，以从半导体器件移除热。直接位于半导体器件内的半导体流体通道促进热源(例如，半导体器件)处的热移除，从而降低由热源和介电冷却流体之间的介入结构产生的热阻。而且，流体通道金属化层可以降低由半导体流体通道造成的半导体器件的接通电阻，从而在改进从半导体器件的热移除的同时维持或者甚至改进半导体器件的电性能。
要注意的是，术语“基本上”可以在本文被用来表示可归因于任何定量比较、值、测量或其它表示的固有程度的不确定性。这个术语也在本文被用来表示定量表示可以从所陈述的基准变化而不导致所讨论的主题的基本功能发生变化的程度。
虽然本文已经示出并描述了特定实施例，但是应当理解的是，在不背离要求保护的主题的精神和范围的情况下，可以进行各种其它改变和修改。而且，虽然本文已经描述了要求保护的主题的各个方面，但是这些方面不一定组合使用。因此，意图是所附权利要求覆盖在要求保护的主题的范围内的所有这些改变和修改。

Claims (15)

1.一种电子组件，包括：
半导体器件，包括第一器件表面和部署在第一器件表面上的至少一个器件导电层；以及
冷却结构，耦合到半导体器件，该冷却结构包括：
第一冷却结构表面和第二冷却结构表面，其中第二冷却结构表面与第一冷却结构表面相对，并且第一冷却结构表面耦合到半导体器件；
至少一个冷却结构侧表面，垂直于第一冷却结构表面和第二冷却结构表面；
流体入口，用于接收冷却流体；以及
流体出口，用于从冷却结构移除冷却流体；
部署在冷却结构的外侧表面上的金属层，其中所述金属层被构造成用于在冷却结构的周边的至少一部分周围提供电流路径的至少一个侧电极。
2.如权利要求1所述的电子组件，其中半导体器件是具有宽带隙半导体材料的宽带隙半导体器件，该宽带隙半导体材料包括SiC、GaN、AlN、BN和金刚石中的至少一种。
3.如权利要求1所述的电子组件，半导体器件还包括在第一器件表面处的至少一个半导体流体通道，所述至少一个半导体流体通道具有内表面，该内表面包括第一壁部分和与第一壁部分间隔开通道宽度的第二壁部分，其中所述至少一个器件导电层部署在所述至少一个半导体流体通道的内表面上。
4.如权利要求3所述的电子组件，其中所述至少一个半导体流体通道从半导体器件的第一器件表面延伸到位于半导体器件的主体内的端接位置，并且其中所述至少一个半导体流体通道包括沿着半导体器件的第一器件表面具有均匀截面形状的直通道。
5.如权利要求3所述的电子组件，其中：
所述至少一个半导体流体通道包括多个半导体流体通道，
冷却结构包括延伸通过冷却结构的至少一个金属化贯穿基板通孔，以及
金属化贯穿基板通孔在所述多个半导体流体通道之间在第一器件表面处电耦合到所述至少一个器件导电层。
6.如权利要求3所述的电子组件，其中：
第二器件表面与第一器件表面相对，以及
半导体器件被构造为具有在第一器件表面和第二器件表面之间延伸通过半导体器件的垂直电流通路。
7.如权利要求1所述的电子组件，其中：
一个或多个冷却结构导电层部署在第一冷却结构表面、第二冷却结构表面和所述至少一个冷却结构侧表面上，以及
所述至少一个侧电极由部署在所述至少一个冷却结构侧表面上的所述一个或多个冷却结构导电层定义。
8.如权利要求7所述的电子组件，其中所述一个或多个冷却结构导电层覆盖冷却结构的大部分的外表面。
9.如权利要求1所述的电子组件，其中：
冷却结构包括接合到歧管层的微通道层，
歧管层包括第二冷却结构表面、流体入口和流体出口，以及
微通道层包括第一冷却结构表面和至少一个微通道。
10.一种电子组件，包括：
半导体器件，包括：
第一器件表面和与第一器件表面相对的第二器件表面，
至少一个器件导电层，部署在第一器件表面上，以及
在第一器件表面处的至少一个半导体流体通道，所述至少一个半导体流体通道具有内表面，该内表面具有第一壁部分和与第一壁部分间隔开通道宽度的第二壁部分，其中所述至少一个器件导电层部署在所述至少一个半导体流体通道的内表面上；以及冷却结构，包括：
第一冷却结构表面和与第一冷却结构表面相对的第二冷却结构表面，其中第一冷却结构表面耦合到半导体器件；
至少一个冷却结构侧表面，垂直于相对的相应第一冷却结构和第二冷却结构；
至少一个侧电极，部署在所述至少一个冷却结构侧表面上，其中所述至少一个侧电极电耦合到所述至少一个器件导电层；
至少一个金属化贯穿基板通孔，被构造为延伸通过冷却结构；
流体入口，用于接收冷却流体；以及
流体出口，用于从冷却结构移除冷却流体。
11.如权利要求10所述的电子组件，其中所述至少一个半导体流体通道包括多个半导体流体通道。
12.如权利要求11所述的电子组件，其中所述至少一个金属化贯穿基板通孔在所述多个半导体流体通道之间在第一器件表面处电耦合到所述至少一个器件导电层。
13.一种电子组件，包括：
半导体器件，包括第一器件表面和部署在第一器件表面上的至少一个器件导电层；以及
冷却结构，耦合到半导体器件，该冷却结构包括：
歧管层，包括流体入口和流体出口，其中歧管层定义第一冷却结构表面；
微通道层，接合到歧管层，其中微通道层包括被以流体方式耦合到流体入口和流体出口的至少一个微通道，并且微通道层定义与第一冷却结构表面相对的第二冷却结构表面；
至少一个冷却结构侧表面，垂直于第一冷却结构表面和第二冷却结构表面；以及
一个或多个冷却结构导电层，部署在第一冷却结构表面、第二冷却结构表面和所述至少一个冷却结构侧表面上。
14.如权利要求13所述的电子组件，其中所述一个或多个冷却结构导电层覆盖冷却结构的大部分的外表面。
15.如权利要求13所述的电子组件，其中半导体器件是具有宽带隙半导体材料的宽带隙半导体器件。
CN201711289541.0A 2016-12-08 2017-12-08 电子组件和具有金属化外表面的冷却结构 Active CN108183092B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662431654P 2016-12-08 2016-12-08
US62/431,654 2016-12-08
US15/423,086 US10615100B2 (en) 2016-12-08 2017-02-02 Electronics assemblies and cooling structures having metalized exterior surface
US15/423,086 2017-02-02

Publications (2)

Publication Number Publication Date
CN108183092A CN108183092A (zh) 2018-06-19
CN108183092B true CN108183092B (zh) 2023-05-12

Family

ID=62489620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711289541.0A Active CN108183092B (zh) 2016-12-08 2017-12-08 电子组件和具有金属化外表面的冷却结构

Country Status (2)

Country Link
US (2) US10615100B2 (zh)
CN (1) CN108183092B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018085199A1 (en) 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Thermal management of rf devices using embedded microjet arrays
WO2019018597A1 (en) 2017-07-21 2019-01-24 Massachusetts Institute Of Technology MODULAR MICROJET COOLING OF CONDITIONED ELECTRONIC COMPONENTS
US10334756B1 (en) 2018-02-28 2019-06-25 Toyota Motor Engineering & Manufacturing North America, Inc. Manifold structures having an integrated fluid channel system and assemblies comprising the same
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11121061B2 (en) * 2018-11-20 2021-09-14 Toyota Motor Engineering & Manufacturing North America, Inc. Cooling chip structures having a jet impingement system and assembly having the same
US10743442B2 (en) * 2018-12-11 2020-08-11 Toyota Motor Engineering & Manufacturing North America, Inc. Cooling devices including jet cooling with an intermediate mesh and methods for using the same
SE543734C2 (en) * 2019-03-11 2021-07-06 Apr Tech Ab Cooling of electronic components with an electrohydrodynamic flow unit
US11305373B2 (en) * 2019-10-30 2022-04-19 Raytheon Company Ultrasonic additively manufactured coldplates on heat spreaders
US10945333B1 (en) * 2019-11-22 2021-03-09 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
CN111141096A (zh) * 2020-01-20 2020-05-12 中国科学院上海光学精密机械研究所 集成化反射式光栅主动冷却装置
CN111739868B (zh) * 2020-06-30 2022-05-31 西安微电子技术研究所 一种高热导率的ltcc基板及其制作方法
US12063763B2 (en) * 2021-09-14 2024-08-13 Hamilton Sundstrand Corporation Cooling in conductors for chips
CN114256175B (zh) * 2021-12-07 2023-09-01 中国电子科技集团公司第二十九研究所 一种嵌入微流道的瓦片式tr组件及其制备方法
US20240266255A1 (en) * 2023-02-08 2024-08-08 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103659A (zh) * 2004-11-24 2008-01-09 通用电气公司 带有用于功率器件的微槽道冷却的散热器
CN101120446A (zh) * 2005-01-24 2008-02-06 丰田自动车株式会社 半导体模组及半导体装置
CN101317265A (zh) * 2005-09-30 2008-12-03 英特尔公司 带有一体化连接部件的ic冷却剂微通道组件
CN101840914A (zh) * 2009-03-13 2010-09-22 通用电气公司 具有功率覆盖层的双侧冷却的功率模块
US9484284B1 (en) * 2016-03-16 2016-11-01 Northrop Grumman Systems Corporation Microfluidic impingement jet cooled embedded diamond GaN HEMT
CN106684060A (zh) * 2015-11-11 2017-05-17 阿尔特拉公司 增强的冷却结构的集成电路封装件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050211417A1 (en) * 2002-11-01 2005-09-29 Cooligy,Inc. Interwoven manifolds for pressure drop reduction in microchannel heat exchangers
JP2005282715A (ja) * 2004-03-30 2005-10-13 Denso Corp 制御装置
US7294926B2 (en) * 2005-09-22 2007-11-13 Delphi Technologies, Inc. Chip cooling system
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US20070126103A1 (en) * 2005-12-01 2007-06-07 Intel Corporation Microelectronic 3-D package defining thermal through vias and method of making same
US7849914B2 (en) * 2006-05-02 2010-12-14 Clockspeed, Inc. Cooling apparatus for microelectronic devices
US7916480B2 (en) 2007-12-19 2011-03-29 GM Global Technology Operations LLC Busbar assembly with integrated cooling
US7808781B2 (en) * 2008-05-13 2010-10-05 International Business Machines Corporation Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements
US8546930B2 (en) 2008-05-28 2013-10-01 Georgia Tech Research Corporation 3-D ICs equipped with double sided power, coolant, and data features
US8624360B2 (en) 2008-11-13 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling channels in 3DIC stacks
US8929071B2 (en) * 2008-12-22 2015-01-06 General Electric Company Low cost manufacturing of micro-channel heatsink
US10274263B2 (en) 2009-04-09 2019-04-30 General Electric Company Method and apparatus for improved cooling of a heat sink using a synthetic jet
JP5626353B2 (ja) * 2010-10-08 2014-11-19 富士通株式会社 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法
US9484283B2 (en) 2013-01-04 2016-11-01 Toyota Motor Engineering & Manufacturing North America Inc. Modular jet impingement cooling apparatuses with exchangeable jet plates
US9220184B2 (en) 2013-03-15 2015-12-22 Hamilton Sundstrand Corporation Advanced cooling for power module switches
US8987892B2 (en) * 2013-05-10 2015-03-24 Raytheon Company Method for creating a selective solder seal interface for an integrated circuit cooling system
WO2015086184A1 (en) 2013-12-13 2015-06-18 Abb Technology Ag Semiconductor stack arrangement and semiconductor module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103659A (zh) * 2004-11-24 2008-01-09 通用电气公司 带有用于功率器件的微槽道冷却的散热器
CN101120446A (zh) * 2005-01-24 2008-02-06 丰田自动车株式会社 半导体模组及半导体装置
CN101317265A (zh) * 2005-09-30 2008-12-03 英特尔公司 带有一体化连接部件的ic冷却剂微通道组件
CN101840914A (zh) * 2009-03-13 2010-09-22 通用电气公司 具有功率覆盖层的双侧冷却的功率模块
CN106684060A (zh) * 2015-11-11 2017-05-17 阿尔特拉公司 增强的冷却结构的集成电路封装件
US9484284B1 (en) * 2016-03-16 2016-11-01 Northrop Grumman Systems Corporation Microfluidic impingement jet cooled embedded diamond GaN HEMT

Also Published As

Publication number Publication date
US20180166359A1 (en) 2018-06-14
US20200194342A1 (en) 2020-06-18
US11121060B2 (en) 2021-09-14
CN108183092A (zh) 2018-06-19
US10615100B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
CN108183092B (zh) 电子组件和具有金属化外表面的冷却结构
US10224265B2 (en) Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system
US10121729B2 (en) Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
US10566265B2 (en) Electronic assemblies having a cooling chip layer with impingement channels and through substrate vias
US10192814B2 (en) Electronic assemblies having a cooling chip layer with fluid channels and through substrate vias
US8482919B2 (en) Power electronics card assemblies, power electronics modules, and power electronics devices
US8358000B2 (en) Double side cooled power module with power overlay
US10231364B2 (en) Fluidly cooled power electronics assemblies having a thermo-electric generator
EP2538440B1 (en) Cooling device for a power module, and a related method thereof
EP2200080B1 (en) Low Cost Manufacturing of Micro-Channel Heatsink
EP2228821B1 (en) Methods for Making Millichannel Substrate
US20100175857A1 (en) Millichannel heat sink, and stack and apparatus using the same
US20060108098A1 (en) Heat sink with microchannel cooling for power devices
US20100302734A1 (en) Heatsink and method of fabricating same
US11149937B2 (en) Functionally graded manifold microchannel heat sinks
US11121061B2 (en) Cooling chip structures having a jet impingement system and assembly having the same
CN112908951A (zh) 半导体冷却装置
EP3276658A1 (en) Cooler, power semiconductor module arrangement with a cooler and methods for producing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240430

Address after: Aichi Prefecture, Japan

Patentee after: Toyota Motor Corp.

Country or region after: Japan

Address before: Kentucky USA

Patentee before: TOYOTA MOTOR ENGINEERING & MANUFACTURING NORTH AMERICA, Inc.

Country or region before: U.S.A.