CN107135564A - 一种改进型全数字频率跟踪的脉冲式感应加热电源 - Google Patents

Abstract

本发明公开了一种改进型全数字频率跟踪的脉冲式感应加热电源。本发明组成包括：三相整流滤波电路、全桥逆变电路、阻抗匹配变压器、串联谐振负载电路、电流采样电路、频率跟踪控制器和全桥驱动电路。其中的频率跟踪控制器由鉴相器、数字滤波器、频率发生器、步进值控制器和PWM波模块构成。本发明采用独立的频率发生器使系统具有较强的抗干扰能力；采用的步进值控制器提高系统的负载谐振频率搜索速度；采用的负反馈环节实现了负载谐振频率的实时跟踪。

Description

一种改进型全数字频率跟踪的脉冲式感应加热电源

技术领域

本发明属于电力电子技术领域，涉及一种应用于脉冲涡流热成像的感应加热电源，特别是一种基于改进型全数字频率跟踪的脉冲式感应加热电源。

背景技术

脉冲涡流热成像是一种结合涡流和红外热成像两种技术的新型无损检测技术，具有非接触、成像直观、检测效率高和易于实现自动化等优点，已成功应用于航空航天、交通运输、石油化工等领域。为了实现大型、复杂装备的安全运行，需要对关键部件进行定期或不定期的无损检测，对表面或近表面存在的微小裂纹、腐蚀和疲劳损伤等缺陷及时、准确的检出，因此对该技术提出了更高的要求。

脉冲涡流热成像系统主要由红外热像仪、图像处理算法、涡流激励源和其他辅助设备构成，其中脉冲式感应加热电源是一种典型的涡流激励源，其性能直接影响缺陷特征信号的提取、系统检测灵敏度和缺陷检出率。脉冲式感应加热电源作为激励源，其负载由电磁激励探头、试样和谐振电容构成，可等效为二阶的RLC串联谐振电路。根据串联谐振负载电路特点，电路处于最佳、高效工作状态，即功率因素接近于1，要求驱动信号频率略微高于负载谐振频率，此时电路处于弱感性状态。为了提高感应加热电源的工作效率，要求电源系统具有负载谐振频率自动跟踪的能力；为了获取被加热对象热扩散之前的信号，通常电源的激励脉冲持续时间为0.1s左右，要求电源系统搜索到负载谐振频率的时间要短。结合上述两点要求，电源系统既要快速的搜索到负载谐振频率，同时又能实时跟踪负载谐振频率的变化。

感应加热电源中通常采用锁相环技术实现负载谐振频率跟踪，传统采用CD4046或者SG3525芯片构成的电路实现电源系统的负载谐振频率跟踪，但是存在频率跟踪范围较窄、线路复杂和零点漂移等缺点。随着数字化技术的不断发展，数字电路具有可靠性高、体积小且克服零点漂移等优势，基于FPGA的全数字锁相环在通讯领域得到了广泛的应用，由于感应加热电源中电流采样电路过零点处存在高频振荡信号，引起全数字锁相环中N分频器的分频参数跳变，从而导致锁相环失锁，限制了全数字锁相环在感应加热电源中的应用。

发明内容

为克服现有技术存在的缺点和不足，本发明提供了一种改进型全数字频率跟踪的脉冲式感应加热电源，具有抗干扰能力强，能实现负载谐振频率准确快速搜索和实时跟踪的功能。

为了实现上述目的，本发明的技术方案如下：

一种改进型全数字频率跟踪的脉冲式感应加热电源，其组成包括：三相整流滤波电路、全桥逆变电路、阻抗匹配变压器、串联谐振负载电路、电流采样电路、频率跟踪控制器和全桥驱动电路；三相整流电路由3组二极管和1个滤波电容C_d组成，输入端连接三相交流电，输出端的一端连接全桥逆变电路IGBT开关管的集电极A端，另一端连接全桥逆变电路IGBT开关管的发射极B端；全桥逆变器由IGBT开关管Q1、Q2、Q3和Q4构成，Q1和Q3相连构成左侧桥臂，Q2和Q4相连构成右侧桥臂，Q1和Q2的集电极接在A端，Q3和Q4的发射极接在B端，Q1的发射极和Q3的集电极相连构成左侧桥臂中点O1，Q2的发射极和Q4的集电极相连构成右侧桥臂中点O2；阻抗匹配变压器T1的输入端分别连左侧桥臂中点O1和右侧桥臂中点O2，其输出端接串联谐振负载电路；串联谐振负载电路由负载等效电阻R、电感L和谐振电容C组成；电流采样电路由电流互感器TA、采样电阻R_s和比较器U1组成，电流互感器TA串接在负载电路中作为电流取样，通过采样电阻R_s将电流信号转换成电压信号，再经比较器U1输入给频率跟踪控制器作为负载谐振频率跟踪的电流反馈信号，利用频率跟踪控制器内部的PWM模块的输出信号作为电压反馈信号，经频率跟踪控制器输出两路PWM控制信号，经全桥驱动电路后输出VT1、VT2、VT3和VT4四路信号分别驱动IGBT开关管Q1、Q2、Q3和Q4。

进一步，所述的基于FPGA的改进型全数字频率跟踪控制器由鉴相器、数字滤波器、频率发生器、步进值控制器和PWM波模块构成。

所述的鉴相器由5个或非门组成，可在FPGA中通过组合逻辑电路实现，F_in和F_out为鉴相器的两路输入信号，分别代表负载电流相位信号和负载电压相位信号。

当F_out信号相位超前于F_in信号时，输出的逻辑关系式为：

当F_out信号相位滞后于F_in信号时，输出的逻辑关系式为：

根据式(1)和(2)的逻辑关系可知，输出信号Up/Dn能反映输入信号F_in和F_out的相位差，其中一路Up或Dn为代表负载电压电流相位差大小的信号，另一路Dn或Up为50％占空比的比较信号。

所述的数字滤波器由信号控制器、16位计数器和16位锁存器组成；信号控制器的作用在于根据输入信号Up/Dn产生三种信号：计数器使能信号C_en、计数器清零信号C_lr以及锁存器的控制信号L_d，具体实现过程为：(1)等待Up/Dn的上升沿，然后判断复位信号Reset的高低电平；(2)当复位信号Reset为低电平时，引入中间变量信号C_{en_1}，并初始化参数C_{en_1}＝0、L_d＝1、C_lr＝1和C_en＝0；(3)当复位信号Reset为高电平时，16位计数器使能信号C_en和16位计数器清零信号C_lr输出的逻辑关系分别为C_en＝(Up/Dn)&(C_{en_1})和同时将C_{en_1}和L_d进行取反运算。16位计数器工作时，利用系统时钟信号f_clk将信号Up/Dn的高电平调制成一系列脉冲，当16位计数器使能信号C_en为高电平时，16位计数器对信号Up/Dn的高电平脉冲数进行计算；当16位计数器使能信号C_en为低电平时，16位计数器停止计数，并等待16位锁存器控制信号L_d上升沿的到来，将16位计数器的计数值C₁/C₂锁存在16位锁存器中并输出给频率发生器，当C_lr为高电平时将16位计数器清零，为对下一个输入信号Up/Dn的高电平计数做准备。

所述的频率发生器由初始参数设置模块、N参数模块和N分频器组成，初始参数设置模块包括相角控制值S和启动设置值N₀，其中N₀代表初始频率值。频率发生器的工作过程如下：

(1)判断复位信号Reset是否为高电平，当复位信号为低电平时，获取初始设置参数值，当复位信号为高电平时等待C₁和C₂的到来。

(2)如果C₁大于C₂，说明F_out信号滞后于F_in信号，需要减小分频因子N_i(i＝0,1,2,…,k)的值，更新后的分频因子表达式为：

N_i+1＝N_i-n(i) (3)

式中，n(i)为频率步进值，该值由步进值控制器根据信号的相位差大小产生，当系统实现频率跟踪时则n(i)＝0。

(3)如果C₁小于C₂，说明F_out信号超前于F_in信号，继续判断C₁是否小于等于S，当C₁小于等于S时，不再调节分频因子的值；当C₁大于S时，增加分频因子N_i的值，更新后的分频因子表达式为：

N_i+1＝N_i+n(i) (4)

(4)将更新后的分频因子发送给N分频器，根据分频因子的大小将系统时钟信号进行分频并输出给PWM波模块，输出信号频率f_out的表达式为：

所述的PWM波模块根据N分频器提供的输出信号频率f_out，输出3路信号：两路含有死区时间的PWM1和PWM2信号，另一路为代表负载电压相位的反馈信号F_out。

本发明的有益效果：采用独立的频率发生器使系统具有较强的抗干扰能力；采用的步进值控制器提高系统的负载谐振频率搜索速度；采用的负反馈环节实现了负载谐振频率的实时跟踪。本发明满足了脉冲式感应加热电源在脉冲涡流热成像无损检测技术中的应用需求。

附图说明

图1是脉冲式感应加热电源系统结构框图；

图2是改进型全数字频率跟踪技术系统结构框图；

图3是异或门鉴相器结构框图；

图4是数字滤波器结构框图；

图5是数字滤波器工作流程图；

图6是频率发生器中N参数模块工作流程图；

图7是负载谐振频率搜索过程波形图。

具体实施方式

为了使本发明的目的、技术方案及优点清楚明白，以下结合附图对本发明做进一步说明：

如图1所示，本实施例包括：三相整流滤波电路、全桥逆变电路、阻抗匹配变压器、串联谐振负载电路、电流采样电路、频率跟踪控制器和全桥驱动电路；三相整流电路由3组二极管和1个滤波电容C_d组成，输入端连接三相交流电，输出端的一端连接全桥逆变电路IGBT开关管的集电极A端，另一端连接全桥逆变电路IGBT开关管的发射极B端；全桥逆变器由IGBT开关管Q1、Q2、Q3和Q4构成，Q1和Q3相连构成左侧桥臂，Q2和Q4相连构成右侧桥臂，Q1和Q2的集电极接在A端，Q3和Q4的发射极接在B端，Q1的发射极和Q3的集电极相连构成左侧桥臂中点O1，Q2的发射极和Q4的集电极相连构成右侧桥臂中点O2；阻抗匹配变压器T1的输入端分别连左侧桥臂中点O1和右侧桥臂中点O2，其输出端接串联谐振负载电路；串联谐振负载电路由负载等效电阻R、电感L和谐振电容C组成；电流采样电路由电流互感器TA、采样电阻R_s和比较器U1组成，电流互感器TA串接在负载电路中作为电流取样，通过采样电阻R_s将电流信号转换成电压信号，再经比较器U1输入给频率跟踪控制器作为负载谐振频率跟踪的电流反馈信号，利用基于IGBT的改进型全数字频率跟踪控制器的PWM模块输出信号作为电压反馈信号，经基于FPGA的改进型全数字频率跟踪控制器输出两路PWM控制信号，经全桥驱动电路后输出VT1、VT2、VT3和VT4四路信号分别驱动IGBT开关管Q1、Q2、Q3和Q4。

如图2所示，基于FPGA的改进型全数字频率跟踪控制器由鉴相器、数字滤波器、频率发生器、步进值控制器和PWM波模块构成。

如图3所示，鉴相器由5个或非门组成，可在FPGA中通过组合逻辑电路实现，F_in和F_out为鉴相器的两路输入信号，分别代表负载电流相位信号和负载电压相位信号。

当F_out信号相位超前于F_in信号时，输出的逻辑关系式为：

当F_out信号相位滞后于F_in信号时，输出的逻辑关系式为：

根据式(1)和(2)的逻辑关系可知，输出信号Up/Dn能反映输入信号F_in和F_out的相位差，其中一路Up或Dn为代表负载电压电流相位差大小的信号，另一路Dn或Up为50％占空比的比较信号。

如图4所示，数字滤波器由信号控制器、16位计数器和16位锁存器组成；信号控制器的作用在于根据输入信号Up/Dn产生三种信号：计数器使能信号C_en、计数器清零信号C_lr以及锁存器的控制信号L_d。如图5所示，具体实现过程为：(1)等待Up/Dn的上升沿，然后判断复位信号Reset的高低电平；(2)当复位信号Reset为低电平时，引入中间变量信号C_{en_1}，并初始化参数C_{en_1}＝0、L_d＝1、C_lr＝1和C_en＝0；(3)当复位信号Reset为高电平时，16位计数器使能信号C_en和16位计数器清零信号C_lr输出的逻辑关系分别为C_en＝(Up/Dn)&(C_{en_1})和同时将C_{en_1}和L_d进行取反运算。16位计数器工作时，利用系统时钟信号f_clk将信号Up/Dn的高电平调制成一系列脉冲，当16位计数器使能信号C_en为高电平时，16位计数器对信号Up/Dn的高电平脉冲数进行计算；当16位计数器使能信号C_en为低电平时，16位计数器停止计数，并等待16位锁存器控制信号L_d上升沿的到来，将16位计数器的计数值C₁/C₂锁存在16位锁存器中并输出给频率发生器，当C_lr为高电平时将16位计数器清零，为对下一个输入信号Up/Dn的高电平计数做准备。

如图6所示，频率发生器由初始参数设置模块、N参数模块和N分频器组成，初始参数设置模块包括相角控制值S和启动设置值N₀，其中N₀代表初始频率值。频率发生器的工作过程如下：

(1)判断复位信号Reset是否为高电平，当复位信号为低电平时，获取初始设置参数值，当复位信号为高电平时等待C₁和C₂的到来；

(2)如果C₁大于C₂，说明F_out信号滞后于F_in信号，需要减小分频因子N_i(i＝0,1,2,…,k)的值，更新后的分频因子表达式为：

N_i+1＝N_i-n(i) (3)

式中，n(i)为频率步进值，该值由步进值控制器根据信号的相位差大小产生，当系统实现频率跟踪时则n(i)＝0。

(3)如果C₁小于C₂，说明F_out信号超前于F_in信号，继续判断C₁是否小于等于S，当C₁小于等于S时，不再调节分频因子的值；当C₁大于S时，增加分频因子N_i的值，更新后的分频因子表达式为：

N_i+1＝N_i+n(i) (4)

(4)将更新后的分频因子发送给N分频器，根据分频因子的大小将系统时钟信号进行分频并输出给PWM波模块，输出信号频率f_out的表达式为：

如图2所示，PWM波模块根据N分频器提供的输出信号频率f_out，输出3路信号：两路含有死区时间的PWM1和PWM2信号，另一路为代表负载电压相位的反馈信号F_out。

如图7所示，鉴相器对两路输入信号F_out和F_in进行鉴相，输出两路信号Up/Dn，其中一路Up代表负载电压电流相位差信号，另一路Dn为50％占；滤波器通过计数器的方式实现，利用系统时钟信号f_clk将Up/Dn信号的高电平调制成一系列脉冲，由两个计数器对输入周期内的系统时钟脉冲数进行计算，并获得计数值C₁和C₂。C₁和C₂的值分别反映Up和Dn信号的占空比大小，通过比较C₁和C₂的值，可以判断负载电压电流的相位关系；初始时刻，N参数模块的分频因子为N₀，当C₁小于C₂且大于S时，需要增加分频因子的值，增加的值为n(i)，然后将更新后的分频因子发送给N分频器。N分频器根据N参数模块的分频因子的值将系统时钟信号分频输出。

本说明书实施例所述的内容仅仅是对发明构思的实现形式的列举，本发明的保护范围不应当被视为仅限于实施例所陈述的具体形式，本发明的保护范围也及于本领域技术人员根据本发明构思所能够想到的等同技术手段。

Claims (3)

1.一种改进型全数字频率跟踪的脉冲式感应加热电源，包括三相整流滤波电路、全桥逆变电路、阻抗匹配变压器、串联谐振负载电路、电流采样电路、频率跟踪控制器和全桥驱动电路，其特征在于：所述的频率跟踪控制器是基于FPGA设计，其由鉴相器、数字滤波器、频率发生器、步进值控制器和PWM波模块构成；

所述的鉴相器由五个或非门组成，设F_in和F_out为鉴相器的两路输入信号，分别代表负载电流相位信号和负载电压相位信号；

当F_out信号相位超前于F_in信号时，输出的逻辑关系式为：

<mrow> <mfenced open = "{" close = ""> <mtable> <mtr> <mtd> <mrow> <mi>U</mi> <mi>p</mi> <mo>=</mo> <mrow> <mo>(</mo> <msub> <mi>F</mi> <mrow> <mi>o</mi> <mi>u</mi> <mi>t</mi> </mrow> </msub> <mo>&amp;CirclePlus;</mo> <msub> <mi>F</mi> <mrow> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>)</mo> </mrow> <mo>&amp;CenterDot;</mo> <msub> <mi>F</mi> <mrow> <mi>o</mi> <mi>u</mi> <mi>t</mi> </mrow> </msub> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mi>D</mi> <mi>n</mi> <mo>=</mo> <mover> <msub> <mi>F</mi> <mrow> <mi>o</mi> <mi>u</mi> <mi>t</mi> </mrow> </msub> <mo>&amp;OverBar;</mo> </mover> </mrow> </mtd> </mtr> </mtable> </mfenced> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>1</mn> <mo>)</mo> </mrow> </mrow>

当F_out信号相位滞后于F_in信号时，输出的逻辑关系式为：

<mrow> <mfenced open = "{" close = ""> <mtable> <mtr> <mtd> <mrow> <mi>U</mi> <mi>p</mi> <mo>=</mo> <mover> <msub> <mi>F</mi> <mrow> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>&amp;OverBar;</mo> </mover> </mrow> </mtd> </mtr> <mtr> <mtd> <mrow> <mi>D</mi> <mi>n</mi> <mo>=</mo> <mrow> <mo>(</mo> <msub> <mi>F</mi> <mrow> <mi>o</mi> <mi>u</mi> <mi>t</mi> </mrow> </msub> <mo>&amp;CirclePlus;</mo> <msub> <mi>F</mi> <mrow> <mi>i</mi> <mi>n</mi> </mrow> </msub> <mo>)</mo> </mrow> <mo>&amp;CenterDot;</mo> <msub> <mi>F</mi> <mrow> <mi>i</mi> <mi>n</mi> </mrow> </msub> </mrow> </mtd> </mtr> </mtable> </mfenced> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>2</mn> <mo>)</mo> </mrow> </mrow>

所述的数字滤波器由信号控制器、16位计数器和16位锁存器组成；所述的信号控制器根据输入信号Up/Dn产生三种信号：计数器使能信号C_en、计数器清零信号C_lr以及锁存器的控制信号L_d，16位计数器工作时，利用系统时钟信号f_clk将信号Up/Dn的高电平调制成一系列脉冲，当16位计数器使能信号C_en为高电平时，16位计数器对信号Up/Dn的高电平脉冲数进行计算；当16位计数器使能信号C_en为低电平时，16位计数器停止计数，并等待16位锁存器控制信号L_d上升沿的到来，将16位计数器的计数值C₁/C₂锁存在16位锁存器中并输出给频率发生器，当C_lr为高电平时将16位计数器清零，为对下一个输入信号Up/Dn的高电平计数做准备；

所述的频率发生器由初始参数设置模块、N参数模块和N分频器组成，初始参数设置模块包括相角控制值S和启动设置值N₀，其中N₀代表初始频率值；

所述的PWM波模块根据N分频器提供的输出信号频率f_out，输出三路信号：两路含有死区时间的PWM1和PWM2信号，另一路为代表负载电压相位的反馈信号F_out。

2.根据权利要求1所述的一种改进型全数字频率跟踪的脉冲式感应加热电源，其特征在于：所述的滤波器中的信号控制器具体实现过程为：

等待Up/Dn的上升沿，然后判断复位信号Reset的高低电平；

当复位信号Reset为低电平时，引入中间变量信号C_{en_1}，并初始化参数C_{en_1}＝0、L_d＝1、C_lr＝1和C_en＝0；

当复位信号Reset为高电平时，16位计数器使能信号C_en和16位计数器清零信号C_lr输出的逻辑关系分别为C_en＝(Up/Dn)&(C_{en_1})和同时将C_{en_1}和L_d进行取反运算。

3.根据权利要求1所述的一种改进型全数字频率跟踪的脉冲式感应加热电源，其特征在于：所述的频率发生器的工作过程如下：

(1)判断复位信号Reset是否为高电平，当复位信号为低电平时，获取初始设置参数值，当复位信号为高电平时等待C₁和C₂的到来；

(2)如果C₁大于C₂，说明F_out信号滞后于F_in信号，减小分频因子N_i的值，i＝0,1,2,…,k，更新后的分频因子表达式为：

N_i+1＝N_i-n(i) (3)

式中，n(i)为频率步进值，该值由步进值控制器根据信号的相位差大小产生，当系统实现频率跟踪时则n(i)＝0；

(3)如果C₁小于C₂，说明F_out信号超前于F_in信号，继续判断C₁是否小于等于S，当C₁小于等于S时，不再调节分频因子的值；当C₁大于S时，增加分频因子N_i的值，更新后的分频因子表达式为：

N_i+1＝N_i+n(i) (4)

(4)将更新后的分频因子发送给N分频器，根据分频因子的大小将系统时钟信号进行分频并输出给PWM波模块，输出信号频率f_out的表达式为：

<mrow> <msub> <mi>f</mi> <mrow> <mi>o</mi> <mi>u</mi> <mi>t</mi> </mrow> </msub> <mo>=</mo> <mfrac> <msub> <mi>f</mi> <mrow> <mi>c</mi> <mi>l</mi> <mi>k</mi> </mrow> </msub> <msub> <mi>N</mi> <mrow> <mi>i</mi> <mo>+</mo> <mn>1</mn> </mrow> </msub> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>5</mn> <mo>)</mo> </mrow> <mo>.</mo> </mrow> 2