CN107102962B - 基于可编程逻辑器件的板卡电路和计算机设备 - Google Patents

基于可编程逻辑器件的板卡电路和计算机设备 Download PDF

Info

Publication number
CN107102962B
CN107102962B CN201710289365.4A CN201710289365A CN107102962B CN 107102962 B CN107102962 B CN 107102962B CN 201710289365 A CN201710289365 A CN 201710289365A CN 107102962 B CN107102962 B CN 107102962B
Authority
CN
China
Prior art keywords
programmable logic
logic device
board
motherboard
daughter board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710289365.4A
Other languages
English (en)
Other versions
CN107102962A (zh
Inventor
江宏武
张致江
于振华
王智国
胡国平
胡郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
iFlytek Co Ltd
Original Assignee
iFlytek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by iFlytek Co Ltd filed Critical iFlytek Co Ltd
Priority to CN201710289365.4A priority Critical patent/CN107102962B/zh
Publication of CN107102962A publication Critical patent/CN107102962A/zh
Application granted granted Critical
Publication of CN107102962B publication Critical patent/CN107102962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本申请提出一种基于可编程逻辑器件的板卡电路和计算机设备，上述基于可编程逻辑器件的板卡电路，包括：子板、母板和散热板；所述子板的背面设置有可编程逻辑器件和高速连接器，所述子板的正面设置有存储芯片，所述子板通过所述高速连接器与所述母板进行通信；所述子板安装在所述母板的上方，所述散热板安装在所述子板与所述母板之间，所述子板的可编程逻辑器件通过所述散热板进行散热。本申请在半长半高和单槽厚度的板卡尺寸下实现了高密度FPGA、百瓦级供电模块、4通道高速内存和光通信接口布局，能够很好地满足云计算、大数据和人工智能加速等应用场景的应用需求。并且，上述板卡电路尺寸小，对主机空间的适应性强。

Description

基于可编程逻辑器件的板卡电路和计算机设备
技术领域
本申请涉及高速电路设计技术领域，尤其涉及一种基于可编程逻辑器件的板卡电路和计算机设备。
背景技术
云计算、大数据和人工智能技术组成的“铁三角”正服务于每个人的生活，推动着时代进步，为了提高用户的使用体验，企业也在不断提升相关业务的并发响应能力。基于现场可编程门阵列(Field Programmable Gate Array；以下简称：FPGA)的异构系统因具有较高的能效比和较低的响应延时而成为业界研究焦点之一，这包括：相关业务逻辑设计和硬件设计。在硬件设计方面因快速外设部件互连标准(Peripheral Component InterconnectExpress；以下简称：PCI Express)的标准板卡方便与现有系统集成，使得采用PCI Express标准板卡结构的FPGA异构系统顺理成章地成为业界主流方案。
因FPGA的可编程特性，企业总是希望通过重编程手段让一套公共板卡可以适应更多的业务场景，从而节省成本开支。这一需求体现在基于FPGA的PCI Express板卡硬件资源非常丰富，主要包括高密度的FPGA、充裕的电源、海量的内存和高速的通信接口。而如此丰富的硬件配置，让标准尺寸的PCI Express板卡，尤其是半高半宽PCI Express板卡的布局空间显得捉襟见肘。
为此，现有相关技术中，要么是扩大板卡尺寸，采用全尺寸(Full Length&FullHeight)、双槽厚度(Dual Slot)，以大尺寸换取丰富的硬件配置在空间布局和散热问题的解决；要么裁剪硬件配置继续使用半长半高尺寸，通过降低配置实现在较小的物理尺寸上的布局。
但是，扩大板卡尺寸的方式降低了板卡对主机空间的适应性，裁剪硬件配置的方式降低了板卡对业务场景的适应性，不满足云计算、大数据和人工智能加速等应用场景的应用需求。
发明内容
本申请的目的旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本申请的第一个目的在于提出一种基于可编程逻辑器件的板卡电路，采用子母板形式在半长半高和单槽厚度的PCI Express板卡尺寸下实现了高密度FPGA、百瓦级供电模块、4通道高速内存和光通信接口布局，能够很好地满足云计算、大数据和人工智能加速等应用场景的应用需求。并且，上述板卡电路尺寸小，对主机空间的适应性强；配置丰富，对业务场景的适应性强。
本申请的第二个目的在于提出一种计算机设备。
为了实现上述目的，本申请第一方面实施例的基于可编程逻辑器件的板卡电路，包括：子板、母板和散热板；所述子板的背面设置有可编程逻辑器件和高速连接器，所述子板的正面设置有存储芯片，所述子板通过所述高速连接器与所述母板进行通信；所述子板安装在所述母板的上方，所述散热板安装在所述子板与所述母板之间，所述子板的可编程逻辑器件通过所述散热板进行散热。
上述基于可编程逻辑器件的板卡电路采用子母板形式在半长半高和单槽厚度的PCI Express板卡尺寸下实现了高密度FPGA、百瓦级供电模块、4通道高速内存和光通信接口布局，能够很好地满足云计算、大数据和人工智能加速等应用场景的应用需求，并且有效解决了散热问题。另外，上述板卡电路尺寸小，对主机空间的适应性强；配置丰富，对业务场景的适应性强。
为了实现上述目的，本申请第二方面实施例的计算机设备，包括如上所述的基于可编程逻辑器件的板卡电路。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请基于可编程逻辑器件的板卡电路一个实施例的结构示意图；
图2为本申请基于可编程逻辑器件的板卡电路中的子板一个实施例的示意图；
图3为本申请基于可编程逻辑器件的板卡电路中的母板一个实施例的示意图；
图4为本申请基于可编程逻辑器件的板卡电路中子板和母板的安装示意图；
图5为本申请基于可编程逻辑器件的板卡电路中散热板、子板和母板自上而下的安装示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。相反，本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
现有相关技术中，将主FPGA芯片、4通道双倍速率同步动态随机存储器(DoubleData Rate；以下简称：DDR)内存以及配套电源模块布局在半长半高(Half Length&HalfHeight)PCI Express板卡上，这样一来，半长半高PCI Express板卡的空间布局非常紧张，并且已经没有空间放置光通信接口。此外，由于DDR内存与主芯片FPGA之间的互联线为高速信号线，对信号传输质量的要求特别高，因此一般在无法延伸板卡尺寸的情况下会通过增加印刷电路板(Printed Circuit Board；以下简称：PCB)的层数来保障这些信号的完整性，然而在实践中板卡厚度会被PCI Express插槽限制，这与增加PCB层数的期望构成不可调和的矛盾。
为此，现有相关技术中，要么是扩大板卡尺寸，采用全尺寸(Full Length&FullHeight)、双槽厚度(Dual Slot)，以大尺寸换取丰富的硬件配置在空间布局和散热问题的解决；要么裁剪硬件配置继续使用半长半高尺寸，通过降低配置实现在较小的物理尺寸上的布局。
在对硬件配置不裁剪的情况下，本申请实施例提出一种基于可编程逻辑器件的板卡电路，上述板卡电路的尺寸不超过半长半高(Half Length&Half Height)，厚度不超过单槽位(Single Slot)，并且硬件配置能够很好地满足云计算、大数据和人工智能加速等应用场景的应用需求。
图1为本申请基于可编程逻辑器件的板卡电路一个实施例的结构示意图，如图1所示，上述基于可编程逻辑器件的板卡电路可以包括：子板11、母板12和散热板13；
其中，上述子板11的背面设置有可编程逻辑器件112和高速连接器(图1中未示出)，子板11的正面设置有存储芯片113，子板11通过上述高速连接器与母板12进行通信；
子板11安装在母板12的上方，散热板13安装在子板11与母板12之间，子板11的可编程逻辑器件112通过散热板13进行散热。
本实施例中，上述可编程逻辑器件112为主处理芯片，实现业务数据处理，例如深度学习计算、大数据压缩/解压，网络数据包加/解密等，存储芯片113与可编程逻辑器件112连接，为业务数据处理提供数据缓存空间。
本实施例中，将存储芯片113设置在子板11的正面，这是因为如果存储芯片113放置在子板11的背面，则直接与母板12上的电源芯片面对面。这样电源芯片的热辐射和高频电磁辐射容易施加到存储芯片113上，从而降低其可靠性。
其中，上述存储芯片113可以为4通道DDR内存，即DDRx存储芯片；上述可编程逻辑器件112可以为FPGA芯片，当然上述存储芯片113也可以为其他的具有存储功能的芯片，上述可编程逻辑器件112也可以为其他的可编程逻辑器件，本实施例对此不作限定。
如上所述，子板11放置实现业务数据处理的主要元器件：可编程逻辑器件112和存储芯片113；这是因为，可编程逻辑器件112和存储芯片113是实现业务数据处理的核心元器件，属于互连线比较丰富的元器件，而且信号速率非常高。在有限的PCB面积下布局这些核心元器件需要更多的PCB层才可以保障芯片之间互连线的信号质量。这导致PCB厚度会增加，而母板12厚度受限于PCI Express插槽，所以这些核心元器件放置在子板11上是不错的选择。
上述散热板13可以为铜质夹心冷板，当然也可以为其他材质的具有散热功能的散热板，本实施例对此不作限定。
本实施例中，上述基于可编程逻辑器件的板卡电路为PCB板卡电路，上述基于可编程逻辑器件的板卡电路采用子板和母板设计方案，如图1所示，使用的时候，子板11安装在母板12的上方，子板11与母板12之间的通信通过高速连接器实现。
图2为本申请基于可编程逻辑器件的板卡电路中的子板一个实施例的示意图，如图2所示，子板11的背面设置有高速连接器114，子板11与母板12之间的通信通过高速连接器实现。
图3为本申请基于可编程逻辑器件的板卡电路中的母板一个实施例的示意图，如图3所示，母板12上设置有PCI Express金手指121、联合测试工作组(Joint Test ActionGroup；以下简称：JTAG)连接器122和光纤连接器123；
其中，上述PCI Express金手指121通过高速连接器114与可编程逻辑器件112连接，用于实现安装上述板卡电路的主机与可编程逻辑器件112之间的数据传输和业务指令控制；
上述JTAG连接器122通过高速连接器114与可编程逻辑器件112连接，用于实现对上述可编程逻辑器件112的编程和调试；
光纤连接器123通过高速连接器114与可编程逻辑器件112连接，用于实现可编程逻辑器件112的对外高速通信。其中，上述光纤连接器123可以为小型可插拔(Small Form-factor Pluggable；以下简称：SFP)光纤连接器，本实施例对上述光纤连接器123的具体类型不作限定。
如图3所示，母板12的正面设置有电源柱124，母板12通过上述电源柱124为子板11供电。
如上所述，本实施例中，在母板12放置电源以及各种连接器，这是因为，母板12厚度受限于PCI Express插槽，不适合放置互连线比较丰富的元器件，因此连线少的电源芯片以及各种连接器适合放置在母板12上。另一个原因是，电源和各种连接器是PCB板卡电路必不可少且更具通用性的元件，因此将电源以及各种连接器放置在母板12上，会让母板12更具通用性。
如图3所示，母板12正对散热板13的位置设置导热窗125，导热窗125周围铺设散热条，其中，上述散热条可以为铜质的散热条，当然，上述散热条也可以采用其他材质的散热条，本实施例对此不作限定。
上述母板12的下面安装底部盖板14，这样，散热板13、导热窗125和底部盖板14组成上述板卡电路的散热系统，可以提高上述板卡电路的散热效果。具体地，散热板13可以通过导热窗125将热量传递给底部盖板14，导热窗125周围铺散热条，也可以吸收散热板13的热量，这样散热板13、导热窗125和底部盖板14共同组成上述板卡电路的散热系统，对上述板卡电路的散热效果起到优化作用。
进一步地，底部盖板14，还用于防止上述板卡电路弯曲变形，保护上述母板12背面安装的元器件。
也就是说，母板12下面安装底部盖板14在本实施例提供的板卡电路中具有3种作用：a)如上所述，底部盖板14具有优化整板散热效果的作用；b)板卡电路在长期使用过程中容易发生弯曲变形，添加底部盖板可以防止上述板卡电路弯曲变形；c)母板12背面会安装少量小型元器件，底部盖板14可以对这些元器件起到防护作用。
如图3所示，子板11的上面安装顶部盖板15。
图4为本申请基于可编程逻辑器件的板卡电路中子板和母板的安装示意图，如图4所示，本实施例中，子板11安装在母板12上方，子板11与母板12之间安装散热板13；子板11的可编程逻辑器件112通过散热板散热；
本实施例中，将散热板13安装在子板11与母板12之间是考虑整个板卡电路的厚度不能超过PCI Express单槽位(Single Slot)的宽度。如果散热板13安装在子板11之上，子板11安装在母板12之上，再加上考虑高速连接器114以及电源芯片高度，子板11与母板12之间需要留有必要的间隙，那么整个板卡电路的厚度将超过PCI Express单槽位(SingleSlot)的宽度，如图5所示，图5为本申请基于可编程逻辑器件的板卡电路中散热板、子板和母板自上而下的安装示意图，因此，为了保证整个板卡电路的厚度不能超过PCI Express单槽位(Single Slot)的宽度，本实施例将散热板13安装在子板11与母板12之间。
本申请实施例提供的基于可编程逻辑器件的板卡电路中，为保证子板11上可编程逻辑器件112与存储芯片113之间大量高速信号的质量，可以按需增加PCB层数，而不必受限于PCI Express插槽，而母板12因为没有太多高速信号线，所以厚度可以保持标准PCIExpress板卡厚度；另外，子/母板的方案可以拥有更充裕的PCB面积，以放置丰富配置的硬件，比如独立供电接口、更高功率的电源模块、外部SFP高速通信接口等；并且，母板12与子板11之间的接口固定，可以让母板12更具通用性，在不同的业务场景中只需更换子板11即可适用，节省开发时间和成本。
本申请实施例还提供一种计算机设备，上述计算机设备安装有本申请实施例提供的基于可编程逻辑器件的板卡电路。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(Programmable Gate Array；以下简称：PGA)，现场可编程门阵列(Field ProgrammableGate Array；以下简称：FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种基于可编程逻辑器件的板卡电路，其特征在于，包括：子板、母板和散热板；
所述子板的背面设置有可编程逻辑器件和高速连接器，所述子板的正面设置有存储芯片，所述子板通过所述高速连接器与所述母板进行通信；
所述子板安装在所述母板的上方，所述散热板安装在所述子板与所述母板之间，所述子板的可编程逻辑器件通过所述散热板进行散热。
2.根据权利要求1所述的基于可编程逻辑器件的板卡电路，其特征在于，所述母板上设置有快速外设部件互连标准金手指、联合测试工作组连接器和光纤连接器；
所述快速外设部件互连标准金手指通过所述高速连接器与所述可编程逻辑器件连接，用于实现安装所述板卡电路的主机与所述可编程逻辑器件之间的数据传输和业务指令控制；
所述联合测试工作组连接器通过所述高速连接器与所述可编程逻辑器件连接，用于实现对所述可编程逻辑器件的编程和调试；
所述光纤连接器通过所述高速连接器与所述可编程逻辑器件连接，用于实现所述可编程逻辑器件的对外高速通信。
3.根据权利要求1所述的基于可编程逻辑器件的板卡电路，其特征在于，
所述母板正对所述散热板的位置设置导热窗，所述导热窗周围铺设散热条；
所述母板的下面安装底部盖板；
所述散热板、所述导热窗和所述底部盖板组成所述板卡电路的散热系统，提高所述板卡电路的散热效果。
4.根据权利要求3所述的基于可编程逻辑器件的板卡电路，其特征在于，
所述底部盖板，还用于防止所述板卡电路弯曲变形，保护所述母板背面安装的元器件。
5.根据权利要求1所述的基于可编程逻辑器件的板卡电路，其特征在于，
所述母板的正面设置有电源柱，所述母板通过所述电源柱为所述子板供电。
6.根据权利要求1所述的基于可编程逻辑器件的板卡电路，其特征在于，
所述子板的上面安装顶部盖板。
7.根据权利要求1-6任意一项所述的基于可编程逻辑器件的板卡电路，其特征在于，所述散热板为铜质夹心冷板。
8.一种计算机设备，其特征在于，包括如权利要求1-7任意一项所述的基于可编程逻辑器件的板卡电路。
CN201710289365.4A 2017-04-27 2017-04-27 基于可编程逻辑器件的板卡电路和计算机设备 Active CN107102962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710289365.4A CN107102962B (zh) 2017-04-27 2017-04-27 基于可编程逻辑器件的板卡电路和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710289365.4A CN107102962B (zh) 2017-04-27 2017-04-27 基于可编程逻辑器件的板卡电路和计算机设备

Publications (2)

Publication Number Publication Date
CN107102962A CN107102962A (zh) 2017-08-29
CN107102962B true CN107102962B (zh) 2019-10-18

Family

ID=59657345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710289365.4A Active CN107102962B (zh) 2017-04-27 2017-04-27 基于可编程逻辑器件的板卡电路和计算机设备

Country Status (1)

Country Link
CN (1) CN107102962B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109886416A (zh) * 2019-02-01 2019-06-14 京微齐力(北京)科技有限公司 集成人工智能模块的系统芯片及机器学习方法
CN110096109A (zh) * 2019-04-11 2019-08-06 湖南必然网络科技有限公司 一种服务器主板上的半高半长pcie卡
CN114064538A (zh) * 2021-10-11 2022-02-18 北京小米移动软件有限公司 开发平台

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474514A (zh) * 2002-08-10 2004-02-11 华为技术有限公司 可实现带电插拔的子母电路板及其带电插拔实现方法
CN201364516Y (zh) * 2008-12-17 2009-12-16 陕西海泰电子有限责任公司 一种任意波形发生器
CN205193795U (zh) * 2015-12-10 2016-04-27 西安飞铭电子科技有限公司 一种可扩展的多功能接口系统
CN106527606A (zh) * 2016-09-08 2017-03-22 华为技术有限公司 一种服务器节点及服务器
CN106970894A (zh) * 2017-04-20 2017-07-21 广东浪潮大数据研究有限公司 一种基于Arria10的FPGA异构加速卡

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117137B2 (en) * 2007-04-19 2012-02-14 Microsoft Corporation Field-programmable gate array based accelerator system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474514A (zh) * 2002-08-10 2004-02-11 华为技术有限公司 可实现带电插拔的子母电路板及其带电插拔实现方法
CN201364516Y (zh) * 2008-12-17 2009-12-16 陕西海泰电子有限责任公司 一种任意波形发生器
CN205193795U (zh) * 2015-12-10 2016-04-27 西安飞铭电子科技有限公司 一种可扩展的多功能接口系统
CN106527606A (zh) * 2016-09-08 2017-03-22 华为技术有限公司 一种服务器节点及服务器
CN106970894A (zh) * 2017-04-20 2017-07-21 广东浪潮大数据研究有限公司 一种基于Arria10的FPGA异构加速卡

Also Published As

Publication number Publication date
CN107102962A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN107102962B (zh) 基于可编程逻辑器件的板卡电路和计算机设备
US20080222351A1 (en) High-speed optical connection between central processing unit and remotely located random access memory
Wu et al. UNION: A unified inter/intrachip optical network for chip multiprocessors
RU2417412C2 (ru) Стандартный аналоговый интерфейс для многоядерных процессоров
CN204028898U (zh) 一种硬盘、兼容多种固态硬盘任意混插的服务器
JP2010531518A (ja) トランザクション順序付けを維持しながら複数のターゲットへの未処理要求をサポートする種々の方法および装置
KR101748329B1 (ko) 칩 간 메모리 인터페이스 구조
US9904644B2 (en) Systems and methods of using an SPI controller
CN110622145B (zh) 可重新配置的服务器以及服务器机架
CN108874711B (zh) 一种优化散热的硬盘背板系统
CN205539446U (zh) 一种刚柔板结合的高速波控系统
CN210639614U (zh) 一种支持多种带宽的nvme硬盘背板系统
CN104541255A (zh) 用于封装上的输入/输出架构的非阻塞功率管理
US9319148B2 (en) Optical interconnection to an integrated circuit
CN202205050U (zh) 一种电力系统保护控制用核心板
CN109302470A (zh) 一种n路服务器互联系统
CN109684255A (zh) 一种fpga管脚复用电路及控制方法
JP2020167381A (ja) スナップオン電磁波干渉（ｅｍｉ）シールド
CN101169702A (zh) 基于sata接口固态硬盘的高速存储阵列
CN203630782U (zh) 一种面向嵌入式应用的usb接口芯片
CN111079370A (zh) 基于热量管理的主板二次开发改版方法
CN205356375U (zh) 一种多路网络扩展模块
CN104462698A (zh) 一种提高asic芯片寄存器访问可靠性的设计方法
Luo et al. Advanced sensor gateway based on FPGA for wireless multimedia sensor networks
CN219085413U (zh) 一种pc内嵌式的ate设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant