CN107086046A - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN107086046A
CN107086046A CN201610862651.0A CN201610862651A CN107086046A CN 107086046 A CN107086046 A CN 107086046A CN 201610862651 A CN201610862651 A CN 201610862651A CN 107086046 A CN107086046 A CN 107086046A
Authority
CN
China
Prior art keywords
data
memory bank
latch
group
sensing amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610862651.0A
Other languages
English (en)
Other versions
CN107086046B (zh
Inventor
尹泰植
李东范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107086046A publication Critical patent/CN107086046A/zh
Application granted granted Critical
Publication of CN107086046B publication Critical patent/CN107086046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Dram (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

存储器件可以包括：包括多个对应的第一输入端子的多个第一感测放大器、包括多个对应的第二输入端子的多个第二感测放大器，多个第一感测放大器和第二感测放大器适用于将经由相应的多个第一输入端子和多个第二输入端子而接收到的数据放大，以及将放大的数据输出，所述放大的数据包括由多个第一感测放大器输出的第一数据和第二数据以及由多个第二感测放大器输出的第三数据和第四数据；多个第一管道锁存器，适用于以特定间隔来锁存和输出第一数据和第二数据；多个第二管道锁存器，适用于以特定间隔来锁存和输出第三数据和第四数据；以及输入/输出线，耦接到多个第一管道锁存器和多个第二管道锁存器，适用于输出第一、第二、第三和第四数据。

Description

存储器件
相关申请的交叉引用
本申请要求2016年2月15日提交的申请号为10-2016-0017038的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种存储器件。
背景技术
图1是图示传统存储器件100的一部分的示图。
参见图1，存储器件可以包括第一存储体110和第二存储体120、第一感测放大器组130和第二感测放大器组140、第一局部总线LIO1<0:7>/LIO1B<0:7>和第二局部总线LIO2<0:7>/LIO2B<0:7>以及第一输入/输出总线IO1<0:7>和第二输入/输出总线IO2<0:7>。
在图1的存储器件100中，第一存储体110和第二存储体120中的每个可以包括用于储存数据的多个存储单元(在图1中未示出)。
第一局部总线LIO1<0:7>/LIO1B<0:7>和第二局部总线LIO2<0:7>/LIO2B<0:7>可以将第一存储体110和第二存储体120输出的数据分别传送给第一感测放大器组130和第二感测放大器组140。供参考，第一存储体110和第二存储体120输出的数据包括这样的数据，其中，1比特位的数据包括使用差分信号的主数据和次数据(在下文中称作差分数据)。相应地，第一局部总线LIO1<0:7>/LIO1B<0:7>和第二局部总线LIO1<0:7>/LIO1B<0:7>可以包括用于传送主数据的多个主局部线LIO1<0:7>和LIO2<0:7>以及用于传送次数据的多个次局部线LIO1B<0:7>和LIO2B<0:7>。
第一感测放大器组130和第二感测放大器组140中的每个可以包括多个输入/输出感测放大器(在图1中未示出)以用于放大局部总线LIO1<0:7>/LIO1B<0:7>和LIO2<0:7>/LIO2B<0:7>中的每个的数据并输出放大的数据。供参考，第一感测放大器组130和第二感测放大器组140可以将差分数据转换成使用单端信号的数据(在下文中称作单数据)并输出转换的数据。
第一输入/输出总线IO1<0:7>和第二输入/输出总线IO2<0:7>可以传送相应感测放大器组130和140输出的数据。
在读取操作中，当第一存储体110被选中，第一存储体110输出的数据可以经由第一局部总线LIO1<0:7>/LIO1B<0:7>而被传送给第一感测放大器组130，可以被放大，以及可以经由第一输入/输出总线IO1<0:7>来传送。此外，在读取操作中，当第二存储体120被选中时，第二存储体120输出的数据可以经由第二局部总线LIO2<0:7>/LIO2B<0:7>而被传送给第二感测放大器组140，可以被放大，以及可以经由第二输入/输出总线IO2<0:7>来传送。
在图1的存储器件100中，第一存储体110和第二存储体120包括独立的数据输出路径。相应地，可以在不受CAS(列访问选通)到CAS延迟时间(tCCD)的限制的情况下，执行用于读取第一存储体110和第二存储体120的数据的操作。例如，可以在读取第一存储体110的数据的同时读取第二存储体120的数据。然而，因为每个存储体需要包括局部总线、感测放大器组和输入/输出总线，所以存储器件100的面积可以大大增加。
图2是图示另一传统存储器件200的部分的示图。
参见图2，存储器件200可以包括第一存储体210和第二存储体220、第一开关组230和第二开关组240、感测放大器组250以及第一局部总线LIO1<0:7>/LIO1B<0:7>和第二局部总线LIO2<0:7>/LIO2B<0:7>以及输入/输出总线IO<0:7>。
当第一存储体210被选中时，第一开关组230将第一局部总线LIO1<0:7>/LIO1B<0:7>与感测放大器组250耦接。当第二存储体220被选中时，则第二开关组240将第二局部总线LIO2<0:7>/LIO2B<0:7>与感测放大器组250耦接。第一开关组230和第二开关组240中的每个可以包括耦接在局部线与感测放大器之间的多个开关(在图2中未示出)。
感测放大器组250可以包括多个输入/输出感测放大器(在图2中未示出)以用于将与选中存储体相对应的局部总线的数据放大并输出放大的数据。输入/输出总线IO<0:7>可以传送由感测放大器组250输出的数据。
在读取操作中，当第一存储体210被选中时，第一开关组230将第一局部总线LIO1<0:7>/LIO1B<0:7>与感测放大器组250耦接。第一存储体210输出的数据可以经由第一局部总线LIO1<0:7>/LIO1B<0:7>而被传送给感测放大器组250，可以被放大，以及可以经由输入/输出总线IO<0:7>来传送。
此外，在读取操作中，当第二存储体220被选中时，第二开关组240将第二局部总线LIO2<0:7>/LIO2B<0:7>与感测放大器组250耦接。相应地，第二存储体220输出的数据可以经由第二局部总线LIO2<0:7>/LIO2B<0:7>而被传送给感测放大器组250，可以被放大，以及可以经由输入/输出总线IO<0:7>来传送。
因为第一存储体210与第二存储体220共享数据输出路径，所以存储器件200的面积可以减小。然而，第一存储体210的数据与第二存储体220的数据不能被同时读取，且在连续读取数据时存在特定时间限制。即，当第一存储体210和第二存储体220中的一个存储体被读取时，在第一存储体210和第二存储体220中的所述一个存储体的数据被读取之后的特定时间之内不能读取第一存储体210和第二存储体220中的另一存储体的数据。
典型地，第一开关组230和第二开关组240中包括的开关为通常具有高导通电阻的传输门(pass gate)。相应地，由于在局部总线的数据穿过传输门时产生的延迟，对存储器件的高速操作可能不利。
发明内容
各种实施例针对提供具有减小的面积的存储器件，其中，在无开关的情况下使用管道锁存器来在不同的存储体之间共享感测放大器和输入/输出线。
在一个实施例中，一种存储器件可以包括：包括多个对应的第一输入端子的多个第一感测放大器、包括多个对应的第二输入端子的多个第二感测放大器，所述多个第一感测放大器和所述多个第二感测放大器适用于将经由相应的所述多个第一输入端子和所述多个第二输入端子而接收到的数据放大，以及适用于将放大的数据输出，所述放大的数据包括由所述多个第一感测放大器输出的第一数据和第二数据以及由所述多个第二感测放大器输出的第三数据和第四数据；多个第一管道锁存器，适用于以特定间隔来锁存和输出第一数据和第二数据；多个第二管道锁存器，适用于以特定间隔来锁存和输出第三数据和第四数据；以及输入/输出线，耦接到所述多个第一管道锁存器和所述多个第二管道锁存器，所述输入/输出线适用于输出第一数据、第二数据、第三数据和第四数据。
在一个实施例中，一种存储器件可以包括：多个存储体组，每个存储体组包括第一存储体和第二存储体；多个感测放大器组，每个感测放大器组由所述多个存储体组中的每个存储体组的第一存储体和第二存储体共享，每个感测放大器组适用于将由从第一存储体和第二存储体之中选中的存储体输出的数据放大和输出；多个管道锁存器组，每个管道锁存器组适用于以特定间隔来锁存由所述多个感测放大器组中的每个感测放大器组输出的数据，将锁存的数据中的一些延迟以及连续地输出被锁存和延迟的数据；以及输入/输出总线，由所述多个管道锁存器组共享。
附图说明
图1是图示传统存储器件的一部分的示图。
图2是图示另一传统存储器件的一部分的示图。
图3是图示根据本发明的一个实施例的存储器件的示图。
图4图示图3的存储器件中所采用的第一感测放大器组和第一管道锁存器组的示例的示图。
图5是图示根据本发明的一个实施例的图3的存储器件的感测放大器的配置的示图。
图6是图示根据本发明的一个实施例的图5的感测放大器的第一放大单元的配置的示图。
图7是图示根据本发明的一个实施例的图5的感测放大器的第二放大单元520的配置的示图。
图8是图示根据本发明的一个实施例的管道锁存器的配置的示图。
图9是图示根据本发明的一个实施例的图3的存储器件的操作的示图。
图10是图示根据本发明的一个实施例的存储器件的配置的示图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得此公开将彻底且完整，且这些实施例将把本发明充分传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。
现在参见图3，根据本发明的一个实施例，提供了存储器件300。
根据图3的实施例，存储器件可以包括第一存储体组310和第二存储体组320、第一感测放大器组330和第二感测放大器组340、第一管道锁存器组350和第二管道锁存器组360、管道控制信号发生单元370以及输入/输出总线IO<0:7>。
第一存储体组310可以包括第一存储体311和第二存储体312，而第二存储体组320可以包括第三存储体321和第四存储体322。第一存储体至第四存储体311、312、321和322中的每个可以包括能够储存数据的多个存储单元(在图3中未示出)。第一存储体至第四存储体311、312、321和322中的每个在第一列信号至第四列信号CASP<0:3>中的每个被使能时输出数据。在读取操作中，当第一存储体至第四存储体311、312、321和322中的每个被选中时，第一列信号至第四列信号CASP<0:3>中的每个可以以特定间隔(例如，两个时钟)被使能两次。即，当执行读取操作时，选中存储体可以输出两次数据。
第一存储体311输出的数据经由第一局部总线LIO1<0:7>/LIO1B<0:7>而输入给第一感测放大器组330的输入端子组(例如，图4中的IN1_1<0:7>/IN1_1B<0:7>)。第二存储体312输出的数据经由第二局部总线LIO2<0:7>/LIO2B<0:7>而输入给第一感测放大器组330的输入端子组(例如，图4中的IN1_2<0:7>/IN1_2B<0:7>)。第三存储体321输出的数据经由第三局部总线LIO3<0:7>/LIO3B<0:7>而输入给第二感测放大器组340的输入端子组(例如，图4中的IN2_1<0:7>/IN2_1B<0:7>)。第四存储体322输出的数据经由第四局部总线LIO4<0:7>/LIO4B<0:7>而输入给第二感测放大器组340的输入端子组(例如，图4中的IN2_2<0:7>/IN2_2B<0:7>)。
第一感测放大器组330将第一存储体组310的第一存储体311和/或第二存储体312输出的数据放大。然后第一感测放大器组330将放大的数据输出给第一管道锁存器组350。例如，当选通脉冲IOSTBP1_1被使能时，第一感测放大器组330将输入给输入端子组IN1_1<0:7>/IN1_1B<0:7>的数据放大，并输出放大的数据。当选通脉冲IOSTBP1_2被使能时，第一感测放大器组330将输入给输入端子组IN1_2<0:7>/IN1_2B<0:7>的数据放大，然后输出放大的数据。
第二感测放大器组340将第二存储体组320的第三存储体321和/或第四存储体322输出的数据放大。然后第二感测放大器组340将放大的数据输出给第二管道锁存器组360。当选通脉冲IOSTBP2_1被使能时，第二感测放大器组340将输入给输入端子组IN2_1<0:7>/IN2_1B<0:7>的数据放大，并输出放大的数据。当选通脉冲IOSTBP2_2被使能时，第二感测放大器组340将输入给输入端子组IN2_2<0:7>/IN2_2B<0:7>的数据放大，并输出放大的数据。
第一感测放大器组330和第二感测放大器组340中的每个将输入数据放大两次并输出放大的数据。当选通脉冲IOSTBP1_1、IOSTBP1_2或IOSTBP2_1、IOSTBP2_2中的每个被使能时，第一感测放大器组330和第二感测放大器组340中的每个可以执行输入数据的主(或第一)放大。当选通脉冲IOSTBP1_3或IOSTBP2_3被使能时，第一感测放大器组330和第二感测放大器组340中的每个可以执行输入数据的次(或第二)放大。供参考，选通脉冲IOSTBP1_3可以为在从选通脉冲IOSTBP1_1或选通脉冲IOSTBP1_2被使能的时间开始经过特定时间之后被使能的信号。
第一管道锁存器组350以特定间隔来锁存第一感测放大器组330的输出级组OUT1<0:7>输出的第一数据和第二数据，将第一数据延迟与第一数据与第二数据之间的间隔相对应的时间，以及将第一数据和第二数据连续地输出给输入/输出总线IO<0:7>。第一管道锁存器组350在第一管道输入信号PIN1被使能时接收第一感测放大器组330输出的数据，锁存该数据，以及在第一管道输出信号POUT1被使能时输出锁存的数据。
第二管道锁存器组360以特定间隔来锁存第二感测放大器组340的输出级组OUT2<0:7>输出的第三数据和第四数据，将第三数据延迟与第三数据与第四数据之间的间隔相对应的时间，以及将第三数据和第四数据连续地输出给输入/输出总线IO<0:7>。第二管道锁存器组360在第二管道输入信号PIN2被使能时接收第二感测放大器组340输出的数据，锁存接收的数据，以及在第二管道输出信号POUT2被使能时输出锁存的数据。
管道控制信号发生单元370产生第一管道输入信号PIN1、第二管道输入信号PIN2、第一管道输出信号POUT1和第二管道输出信号POUT2来控制管道锁存器组350和360。管道控制信号发生单元370在第一感测放大器组330和第二感测放大器组340放大的数据被输出的时间点处使能管道输入信号PIN1和PIN2，使得第一感测放大器组330和第二感测放大器组340输出的数据可以分别被第一管道锁存器组350和第二管道锁存器组360接收和锁存。管道控制信号发生单元370使用选通脉冲IOSTBP1_3来产生第一管道输入信号PIN1，以及使用选通脉冲IOSTBP2_3来产生第二管道输入信号PIN2。
管道控制信号发生单元370使能管道输出信号POUT1和POUT2，使得锁存在管道锁存器组350和360中的数据在特定时间点处被输出。当执行读取操作时，如果列信号CASP<0:3>第一次被使能，则管道控制信号发生单元370在一个时钟之后使能管道输出信号POUT1和POUT2，而如果列信号CASP<0:3>第二次被使能，则管道控制信号发生单元370可以立即使能管道输出信号POUT1和POUT2。管道控制信号发生单元370使用列信号CASP<0:1>来产生第一管道输出信号POUT1，以及使用列信号CASP<2:3>来产生第二管道输出信号POUT2。
在图3的存储器件中，如果第一存储体组310和第二存储体组320之一(例如，第一存储体组310)中包括的存储体的数据被读取，然后第一存储体组310和第二存储体组320中的另一存储体组(例如，第二存储体组320)中包括的存储体的数据被读取，则CAS到CAS延迟时间(tCCD)可以为第一时间(例如，两个时钟)。此外，如果第一存储体组310和第二存储体组320之一(例如，第一存储体组310)中包括的存储体的数据被读取，然后同一存储体组(例如，第一存储体组310)中包括的存储体的数据被读取，则tCCD可以为比第一时间长的第二时间(例如，四个时钟)。在这种情况下，第一时间称作短tCCD，而第二时间称作长tCCD。
在图3的存储器件中，管道锁存器可以在执行读取操作时通过锁存由存储体输出的第一数据并在一个时钟(即，与第一输出数据与第二输出数据之间的间隔相对应的时间)之后输出锁存的数据来解决这样的问题：如果连续地读取不同的存储体，则不同的存储体输出的数据彼此冲突。相应地，不同的存储体组可以共享输入/输出总线。
图4是图示第一感测放大器组330和第一管道锁存器组350的详细示图。
参见图4，第一感测放大器组330可以包括多个第一感测放大器IOSA1_0-IOSA1_7。第一管道锁存器组350可以包括多个第一管道锁存器PIPE1_0-PIPE1_7。
第一局部总线LIO1<0:7>/LIO1B<0:7>和第二局部总线LIO2<0:7>/LIO2B<0:7>分别包括多个第一主局部线LIO1<0:7>和多个第二主局部线LIO2<0:7>以及多个第一次局部线LIO1B<0:7>和多个第二次局部线LIO2B<0:7>。输入/输出总线IO<0:7>包括多个输入/输出线IO<0:7>。
在多个第一感测放大器IOSA1_0-IOSA1_7中，多个第一主局部线LIO1<0:7>/第一次局部线LIO1B<0:7>分别耦接到第一主输入端子IN1<0:7>/第一次输入端子IN1B<0:7>，而多个第二主局部线LIO2<0:7>/第二次局部线LIO2B<0:7>分别耦接到第二主输入端子IN2<0:7>/第二次输入端子IN2B<0:7>。
当选通脉冲IOSTBP1_1被使能时，多个第一感测放大器IOSA1_0-IOSA1_7可以将第一主输入端子IN1<0:7>/第一次输入端子IN1B<0:7>的数据放大并将该数据输出给输出级组OUT1<0:7>的对应的输出级。当选通脉冲IOSTBP1_2被使能时，多个第一感测放大器IOSA1_0-IOSA1_7可以将第二主输入端子IN2<0:7>/第二次输入端子IN2B<0:7>的数据放大并将放大的数据输出给输出级组OUT1<0:7>的对应的输出级。
当选通脉冲IOSTBP1_3被使能时，多个第一感测放大器IOSA1_0-IOSA1_7可以将第一次放大的数据再次放大，并输出放大的数据。
当第一管道输入信号PIN1被使能时，多个第一管道锁存器PIPE1_0-PIPE1_7中的每个接收由多个第一感测放大器IOSA1_0-IOSA1_7中的每个输出的数据，并锁存接收的数据。此外，当第一管道输出信号POUT1被使能时，多个第一管道锁存器PIPE1_0-PIPE1_7中的每个将锁存的数据输出给多个输入/输出线IO<0:7>中的每个。
第二感测放大器组340和第二管道锁存器组360中的每个的详细配置基本上类似于图4的配置。
图5是图示图4中的第一感测放大器组330的感测放大器IOSA1_0的配置的示图。
参见图5，感测放大器IOSA1_0可以包括第一放大单元510和第二放大单元520。
当选通脉冲IOSTBP1_1被使能时，第一放大单元510将第一主输入端子IN1<0>/第一次输入端子IN1B<0>的数据放大并输出放大的数据DO/DOB。当选通脉冲IOSTBP1_2被使能时，第一放大单元510将第二主输入端子IN2<0>/第二次输入端子IN2B<0>的数据放大并输出放大的数据DO/DOB。供参考，选通脉冲IOSTBP1_1可以为在第一列信号CASP<0>被使能时特定时间之后被使能的信号，而选通脉冲IOSTBP1_2可以为在从第二列信号CASP<1>被使能的时间开始经过特定时间之后被使能的信号。
当选通脉冲IOSTBP1_3被使能时，第二放大单元520将第一放大单元510输出的数据DO/DOB放大并输出放大的数据。供参考，选通脉冲IOSTBP1_3可以为在从选通脉冲IOSTBP1_1或选通脉冲IOSTBP1_2被使能时的时间开始经过特定时间之后被使能的信号。
下面参照图6和图7来描述第一放大单元510和第二放大单元520的详细配置。
图6是图示图5中的第一放大单元510的配置的示图。
根据图6的实施例，第一放大单元510可以包括第一输入端子控制单元511、第二输入端子控制单元512以及多个晶体管N1-N8和P1-P10。
第一输入端子控制单元511可以在选通脉冲IOSTBP1_1被使能时使能第一主输入端子IN1<0>/第一次输入端子IN1B<0>，以及可以在选通脉冲IOSTB1_1被禁止时禁止第一主输入端子IN1<0>/第一次输入端子IN1B<0>。第二输入端子控制单元512可以在选通脉冲IOSTBP1_2被使能时使能第二主输入端子IN2<0>/第二次输入端子IN2B<0>，以及可以在选通脉冲IOSTBP1_2被禁止时禁止第二主输入端子IN2<0>/第二次输入端子IN2B<0>。第一放大单元510将第一主输入端子IN1<0>/第一次输入端子IN1B<0>和第二主输入端子IN2<0>/第二次输入端子IN2B<0>中的激活的输入端子的数据放大，并输出放大的数据。此外，阻挡被去激活的主输入端子/次输入端子的数据。
晶体管N1-N8和P7-P10形成用于将激活的输入端子的数据放大并输出放大的数据DO/DOB的放大电路。晶体管P1-P6形成预充电电路，该预充电电路用于在选通脉冲IOSTBP1_1和IOSTBP1_2二者被禁止时(即，在未接收到数据时)用电源电压VDD来对耦接到晶体管P1-P6的节点NO1-NO4预充电。当选通脉冲IOSTBP1_1和IOSTBP1_2二者都被禁止时，第一预充电信号PRE1可以为被使能为低电平的信号。
第一放大单元510使用四个晶体管N9-N12来选择性地激活第一主输入端子IN1<0>/第一次输入端子IN1B<0>和第二主输入端子IN2<0>/第二次输入端子IN2B<0>，使得第一存储体311和第二存储体312可以共享感测放大器。即，未像图2的存储器件中那样使用传输门，且两个存储体可以共享感测放大器。即，在图3的存储器件中，输入给第一主输入端子IN1<0>/第一次输入端子IN1B<0>和第二主输入端子IN2<0>/第二次输入端子IN2B<0>的数据未通过图6的第一放大单元510的配置而延迟。
图7是图示图5中的第二放大单元520的配置的示图。
根据图7的实施例，第二放大单元520可以包括多个晶体管P11-P17和N13-N16以及反相器INV。
晶体管P11、P12、P16、P17和N13-N17形成用于将第一放大单元510输出的数据放大的放大电路。当选通脉冲IOSTBP1_3被使能时，晶体管N17将由晶体管P11、P12、P16、P17和N13-N16形成的放大电路激活。晶体管P13-P15形成预充电电路，该预充电电路用于在未接收到数据时用电源电压VDD来对耦接到晶体管P13-P15的节点NO5-NO6预充电。第二预充电信号PRE2可以为在数据通过选通脉冲IOSTBP1_3的使能而被放大之后被使能为低电平的信号。
供参考，在图3和图4中，剩余的感测放大器(即，IOSA1_1-IOSA1_7和第二感测放大器组340中包括的感测放大器)与参照图5至图7所描述的感测放大器IOSA1_0具有相同的配置和操作。
图8是图示图4中的管道锁存器PIPE1_0的配置的示图。
根据图8的实施例，管道锁存器PIPE1_0可以包括第一锁存器810、第二锁存器820和锁存器控制单元830。
第一锁存器810在第一输入信号PIN1<0>被使能时锁存数据OUT1<0>，以及在第一输出信号POUT1<0>被使能时将锁存的数据输出给输入/输出线IO<0>。
第二锁存器820在第二输入信号PIN1<1>被使能时锁存输入数据OUT1<0>，以及在第二输出信号POUT1<1>被使能时将锁存的数据输出给输入/输出线IO<0>。
锁存器控制单元830响应于第一管道输入信号PIN1来产生第一输入信号和第二输入信号PIN1<0:1>。锁存器控制单元830响应于第一管道输出信号POUT1来产生第一输出信号和第二输出信号POUT1<0:1>。
锁存器控制单元830在第一管道输入信号PIN1第一次被使能时使能第一输入信号PIN1<0>，以及在第一管道输入信号PIN1第二次被使能时使能第二输入信号PIN1<1>。为此，锁存器控制单元830可以使用在第一次和第二次被计数之后被重置的计数器。
此外，锁存器控制单元830在第一管道输出信号POUT1第一次被使能时使能第一输出信号POUT1<0>，以及在第一管道输出信号POUT1第二次被使能时使能第二输出信号POUT1<1>。在这种情况下，当第一输出信号POUT1<0>被使能时，锁存器控制单元830可以在从第一管道输出信号POUT1第一次被使能的时间点开始经过一个时钟(即，与特定间隔相对应的时间)之后，使能第一输出信号POUT1<0>。
供参考，在图3和图4中，剩余的管道锁存器(即，PIPE1_1-PIPE1_7和包括在第二管道锁存器组360中的管道锁存器)与参照图8所描述的管道锁存器PIPE1_0具有相同的配置和操作。
图9是图示图3的存储器件的操作的示图。
下面参照图9来描述针对第一存储体311的读取命令READ1和针对第三存储体321的读取命令READ2以两个时钟的间隔(短tCCD，时钟信号CK为基础)被输入给图3的存储器件时的操作。
首先，当接收到读取命令READ1时，第一列信号CASP<0>以两个时钟的间隔被使能两次。此外，当接收到读取命令READ2时，第三列信号CASP<2>以两个时钟的间隔被使能两次。
当第一列信号CASP<0>第一次被使能时，第一数据DATA1被输出给第一局部总线LIO1<0:7>/LIO1B<0:7>。当第一列信号CASP<0>第二次被使能时，第二数据DATA2被输出给第一局部总线LIO1<0:7>/LIO1B<0:7>。
第一局部总线LIO1<0:7>/LIO1B<0:7>的数据被第一感测放大器组330放大，被第一管道锁存器组350锁存，以及被输出给输入/输出总线IO<0:7>。此时，第一数据DATA1和第二数据DATA2被连续输出给输入/输出总线IO<0:7>，因为第一数据DATA1在被锁存之后、在一个时钟之后输出。
此外，当第三列信号CASP<2>第一次被使能时，第三数据DATA3被输出给第三局部总线LIO3<0:7>/LIO3B<0:7>。当第三列信号CASP<2>第二次被使能时，第四数据DATA4被输出给第三局部总线LIO3<0:7>/LIO3B<0:7>。
第三局部总线LIO3<0:7>/LIO3B<0:7>的数据被第二感测放大器组340放大，被第二管道锁存器组360锁存，以及被输出给输入/输出总线IO<0:7>。此时，第三数据DATA3和第四数据DATA4被连续地输出给输入/输出总线IO<0:7>，因为第三数据DATA3在被锁存后一个时钟之后被输出。
如果第二数据DATA2与第三数据DATA3在无时序调节的情况下被输出给输入/输出总线IO<0:7>，则他们彼此冲突，因为他们由不同的存储体同时地输出。但是从图9可以看出，在管道锁存器组的操作的帮助下，第二数据DATA2和第三数据DATA3无冲突地输出给输入/输出总线IO<0:7>。供参考，NOP意味着尚未接受到命令。
图10是图示根据本发明的一个实施例的存储器件的配置的示图。
根据图10的实施例，存储器件可以包括多个存储体组1010_0-1010_3、多个感测放大器组1020_0-1020_3、多个管道锁存器组1030_0-1030_3和输入/输出总线IO<0:7>。
多个存储体组1010_0-1010_3可以分别包括左存储体BK0、BK2、BK4和BK6以及右存储体BK1、BK3、BK5和BK7。
多个感测放大器组1020_0-1020_3中的每个将多个存储体组1010_0-1010_3中的每个存储体组中所包括的存储体的数据输出放大，并输出放大的数据。多个感测放大器组1020_0-1020_3中的每个可以由对应的存储体组的两个存储体共享。
多个管道锁存器组1030_0-1030_3中的每个以特定间隔来锁存由多个感测放大器组1020_0-1020_3的每个输出的数据，将锁存的数据中的一些延迟，以及连续地输出延迟的数据。
输入/输出总线IO<0:7>由多个管道锁存器组1030_0-1030_3共享，以及传送由多个管道锁存器组1030_0-1030_3输出的数据。
图10是图示这样的方式的示图：其中，如果图10的存储器件比图3的存储器件包括更大的存储体组，则多个感测放大器组1020_0-1020_3和多个输入/输出总线IO<0:7>被共享。在图10中未示出详细的控制信号。图10的存储器件的详细配置和操作类似于在图3至图9中示出和描述的配置和操作。
已经参照图3至图10而描述了由每个存储体输出的数据为8比特位的示例，但是由每个存储体输出的数据的比特位的数量可以根据设计而改变。此外，存储器件中包括的存储体组的数量、每个存储体组中包括的存储体的数量以及当施加读取命令时由选中存储体输出的数据的数量可以根据设计而改变。
在此技术中，由存储体输出的数据使用管道锁存器来锁存、来对齐以及来输出。相应地，由于不同的存储体可以在无开关的情况下共享感测放大器和输入/输出线，所以存储器件的面积可以减小。
虽然已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

Claims (19)

1.一种存储器件，包括：
包括多个对应的第一输入端子的多个第一感测放大器、包括多个对应的第二输入端子的多个第二感测放大器，所述多个第一感测放大器和所述多个第二感测放大器适用于将经由相应的所述多个第一输入端子和所述多个第二输入端子而接收到的数据放大，以及适用于将放大的数据输出，所述放大的数据包括由所述多个第一感测放大器输出的第一数据和第二数据以及由所述多个第二感测放大器输出的第三数据和第四数据；
多个第一管道锁存器，适用于以特定间隔来锁存和输出第一数据和第二数据；
多个第二管道锁存器，适用于以特定间隔来锁存和输出第三数据和第四数据；以及
输入/输出线，耦接到所述多个第一管道锁存器和所述多个第二管道锁存器，所述输入/输出线适用于输出第一数据、第二数据、第三数据和第四数据。
2.如权利要求1所述的存储器件，还包括：
第一存储体组，包括第一存储体和第二存储体；
第二存储体组，包括第三存储体和第四存储体；
多个第一局部线，适用于在第一存储体与所述多个第一感测放大器的第一输入端子之间传送数据；
多个第二局部线，适用于在第二存储体与所述多个第一感测放大器的第二输入端子之间传送数据；
多个第三局部线，适用于在第三存储体与所述多个第二感测放大器的第一输入端子之间传送数据；以及
多个第四局部线，适用于在第四存储体与所述多个第二感测放大器的第二输入端子之间传送数据。
3.如权利要求2所述的存储器件，其中：
如果第一存储体组和第二存储体组中的第一存储体组中包括的存储体的数据被读取，然后第一存储体组和第二存储体组中的第二存储体组中包括的存储体的数据被读取，则CAS到CAS延迟时间tCCD为第一时间，以及
如果第一存储体组和第二存储体组中的第一存储体组中包括的存储体的数据被读取，然后第一存储体组和第二存储体组中的所述第一存储体组中包括的存储体的数据被读取，则tCCD为比第一时间长的第二时间。
4.如权利要求3所述的存储器件，其中：
第一时间包括两个时钟，以及
第二时间包括四个时钟。
5.如权利要求1所述的存储器件，其中，所述多个第一感测放大器和所述多个第二感测放大器中的每个包括：
第一放大单元，适用于在第一选通脉冲被使能时放大和输出第一输入端子的数据，以及在第二选通脉冲被使能时放大和输出第二输入端子的数据；以及
第二放大单元，适用于在第三选通脉冲被使能时放大和输出由第一放大单元输出的数据。
6.如权利要求5所述的存储器件，其中，第一放大单元包括：
第一输入端子控制单元，适用于在第一选通脉冲被使能时激活第一输入端子；以及
第二输入端子控制单元，适用于在第二选通脉冲被使能时激活第二输入端子。
7.如权利要求5所述的存储器件，其中，第三选通脉冲在从第一选通脉冲或第二选通脉冲被使能开始特定时间之后被使能。
8.如权利要求7所述的存储器件，其中，当读取命令被施加给存储器件时，属于第一列信号至第四列信号且对应于选中存储体的列信号以特定间隔被使能多于两次，其中，第一列信号至第四列信号分别对应于第一存储体至第四存储体。
9.如权利要求8所述的存储器件，其中，在读取操作中，当第一列信号至第四列信号中的对应的列信号被使能时，第一存储体至第四存储体中的对应的存储体将数据输出给多个第一局部线至多个第四局部线中的对应的局部线。
10.如权利要求3所述的存储器件，其中：
所述多个第一管道锁存器中的每个锁存第一数据和第二数据以及输出锁存的第一数据和锁存的第二数据，第一数据在第一数据被锁存之后与特定间隔相对应的时间之后被输出，以及
所述多个第二管道锁存器中的每个锁存第三数据和第四数据以及输出锁存的第三数据和锁存的第四数据，第三数据在第三数据被锁存之后与特定间隔相对应的时间之后被输出。
11.如权利要求10所述的存储器件，其中：
所述多个第一管道锁存器中的每个包括第一锁存器和第二锁存器，所述第一锁存器适用于锁存第一数据并在与特定间隔相对应的时间之后输出锁存的第一数据，所述第二锁存器适用于锁存第二数据并输出锁存的第二数据，以及
所述多个第二管道锁存器中的每个包括第三锁存器和第四锁存器，所述第三锁存器适用于锁存第三数据并在与特定间隔相对应的时间之后输出锁存的第三数据，所述第四锁存器适用于锁存第四数据并输出锁存的第四数据。
12.一种存储器件，包括：
多个存储体组，每个存储体组包括第一存储体和第二存储体；
多个感测放大器组，每个感测放大器组由所述多个存储体组中的每个存储体组的第一存储体和第二存储体共享，每个感测放大器组适用于将由从第一存储体和第二存储体之中的选中存储体输出的数据放大和输出；
多个管道锁存器组，每个管道锁存器组适用于以特定间隔来锁存由所述多个感测放大器组中的每个感测放大器组输出的数据，将锁存的数据中的一些延迟以及连续地输出被锁存和延迟的数据；以及
输入/输出总线，由所述多个管道锁存器组共享。
13.如权利要求12所述的存储器件，还包括：
多个第一局部总线，耦接在所述多个存储体组的对应的存储体组的第一存储体与所述多个感测放大器组的对应的感测放大器组之间；以及
多个第二局部总线，耦接在所述多个存储体组的对应的存储体组的第二存储体与所述多个感测放大器组的对应的感测放大器组之间。
14.如权利要求13所述的存储器件，其中：
所述多个第一局部总线中的每个包括多个第一局部线，以及
所述多个第二局部总线中的每个包括多个第二局部线。
15.如权利要求14所述的存储器件，其中，所述多个感测放大器组中的每个感测放大器组包括多个感测放大器，每个感测放大器适用于经由第一输入端子来接收所述多个第一局部线中的每个局部线的数据，经由第二输入端子来接收所述多个第二局部线中的每个局部线的数据，将接收的数据放大以及输出放大的数据。
16.如权利要求15所述的存储器件，其中，所述多个感测放大器中的每个包括：
第一放大单元，适用于在第一选通脉冲被使能时放大和输出第一输入端子的数据，以及在第二选通脉冲被使能时放大和输出第二输入端子的数据；以及
第二放大单元，适用于在第三选通脉冲被使能时放大和输出由第一放大单元输出的数据。
17.如权利要求15所述的存储器件，其中，所述多个管道锁存器中的每个管道锁存器包括：
第一锁存器，适用于锁存由所述多个感测放大器中的每个感测放大器第一次输出的数据，以及在与特定间隔相对应的时间之后输出锁存的数据；以及
第二锁存器，适用于锁存由所述多个感测放大器中的每个感测放大器第二次输出的数据，以及输出锁存的数据。
18.如权利要求12所述的存储器件，其中：
如果所述多个存储体组中的两个不同的存储体组的数据被连续读取，则CAS到CAS延迟时间tCCD为第一时间，以及
如果所述多个存储体组中的一个存储体组的数据被连续读取，则tCCD为比第一时间长的第二时间。
19.如权利要求18所述的存储器件，其中：
第一时间包括两个时钟，以及
第二时间包括四个时钟。
CN201610862651.0A 2016-02-15 2016-09-28 存储器件 Active CN107086046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0017038 2016-02-15
KR1020160017038A KR102557324B1 (ko) 2016-02-15 2016-02-15 메모리 장치

Publications (2)

Publication Number Publication Date
CN107086046A true CN107086046A (zh) 2017-08-22
CN107086046B CN107086046B (zh) 2021-03-16

Family

ID=59009376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610862651.0A Active CN107086046B (zh) 2016-02-15 2016-09-28 存储器件

Country Status (3)

Country Link
US (1) US9679620B1 (zh)
KR (1) KR102557324B1 (zh)
CN (1) CN107086046B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114155896A (zh) * 2020-09-04 2022-03-08 长鑫存储技术有限公司 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825489B2 (en) * 2018-08-29 2020-11-03 Texas Instruments Incorporated Latching sense amplifier

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421861A (zh) * 2001-11-26 2003-06-04 萧正杰 高性能半导体存储设备
CN101013599A (zh) * 2006-01-30 2007-08-08 株式会社瑞萨科技 具有多个存储块的半导体存储装置
CN101253570A (zh) * 2005-09-01 2008-08-27 飞思卡尔半导体公司 具有稳健数据读出的存储器以及读出数据的方法
CN101436430A (zh) * 2007-11-16 2009-05-20 株式会社瑞萨科技 半导体集成电路装置
CN101617369A (zh) * 2007-02-22 2009-12-30 飞思卡尔半导体公司 具有用于时序控制的虚位线的存储器
CN102376348A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 一种低功耗的动态随机存储器
US20120250424A1 (en) * 2011-03-31 2012-10-04 Kabushiki Kaisha Toshiba Semiconductor memory device
US8300480B2 (en) * 2009-10-05 2012-10-30 Elpida Memory, Inc. Semiconductor device having sense amplifiers supplied with an over-drive voltage in a normal mode and supplied with a step-down voltage in a refresh mode
CN103339677A (zh) * 2011-01-20 2013-10-02 美光科技公司 从存储器输出特定数据量化
CN105074827A (zh) * 2013-03-14 2015-11-18 硅存储技术公司 存储器装置的功率管理
US20200005837A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Sram input/output

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075743A (en) * 1996-12-26 2000-06-13 Rambus Inc. Method and apparatus for sharing sense amplifiers between memory banks
KR100486221B1 (ko) 1997-11-18 2005-09-30 삼성전자주식회사 입출력라인을공유한복수개의메모리뱅크를구비한메모리장치
KR100284742B1 (ko) * 1998-12-28 2001-04-02 윤종용 입출력 센스앰프의 개수가 최소화된 메모리장치
KR100363079B1 (ko) * 1999-02-01 2002-11-30 삼성전자 주식회사 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치
KR100341576B1 (ko) * 1999-06-28 2002-06-22 박종섭 반도체메모리장치의 파이프데이터 입력 제어 방법 및 장치
KR20010027117A (ko) 1999-09-10 2001-04-06 윤종용 데이터 라인의 개수를 최소화하여 칩 면적이 감소된 메모리 장치
KR100909805B1 (ko) * 2006-09-21 2009-07-29 주식회사 하이닉스반도체 멀티포트 메모리 장치
KR100920829B1 (ko) * 2007-03-27 2009-10-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR20120004825A (ko) * 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 메모리 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1421861A (zh) * 2001-11-26 2003-06-04 萧正杰 高性能半导体存储设备
CN101253570A (zh) * 2005-09-01 2008-08-27 飞思卡尔半导体公司 具有稳健数据读出的存储器以及读出数据的方法
CN101013599A (zh) * 2006-01-30 2007-08-08 株式会社瑞萨科技 具有多个存储块的半导体存储装置
CN101617369A (zh) * 2007-02-22 2009-12-30 飞思卡尔半导体公司 具有用于时序控制的虚位线的存储器
CN101436430A (zh) * 2007-11-16 2009-05-20 株式会社瑞萨科技 半导体集成电路装置
US8300480B2 (en) * 2009-10-05 2012-10-30 Elpida Memory, Inc. Semiconductor device having sense amplifiers supplied with an over-drive voltage in a normal mode and supplied with a step-down voltage in a refresh mode
CN102376348A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 一种低功耗的动态随机存储器
CN103339677A (zh) * 2011-01-20 2013-10-02 美光科技公司 从存储器输出特定数据量化
US20120250424A1 (en) * 2011-03-31 2012-10-04 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105074827A (zh) * 2013-03-14 2015-11-18 硅存储技术公司 存储器装置的功率管理
US20200005837A1 (en) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Sram input/output

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙丽莉: "提高串型接口的NOR Flash Memory读取数据频率的设计方法", 《科技资讯》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114155896A (zh) * 2020-09-04 2022-03-08 长鑫存储技术有限公司 半导体装置
WO2022048238A1 (zh) * 2020-09-04 2022-03-10 长鑫存储技术有限公司 半导体装置

Also Published As

Publication number Publication date
KR20170095534A (ko) 2017-08-23
CN107086046B (zh) 2021-03-16
US9679620B1 (en) 2017-06-13
KR102557324B1 (ko) 2023-07-20

Similar Documents

Publication Publication Date Title
US6009020A (en) Semiconductor memory device having dynamic data amplifier circuit capable of reducing power dissipation
US8208328B2 (en) Semiconductor memory device
TW466494B (en) Multiple-port semiconductor memory device
US20040160842A1 (en) Semiconductor memory device suppressing peak current
US7161867B2 (en) Semiconductor memory device
US20110069568A1 (en) Semiconductor memory device having local sense amplifier with on/off control
US6078542A (en) Semiconductor memory device implementing multi-bank configuration with reduced number of signal lines
US11257539B2 (en) Reduced transport energy in a memory system
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US7095668B2 (en) Main amplifier and semiconductor device
CN107086046A (zh) 存储器件
KR100322534B1 (ko) 디램 에스램 복합 반도체장치 및 이를 이용한 데이터 전송방법
CN100477002C (zh) 半导体存储器
US7269076B2 (en) Low power consumption data input/output circuit of embedded memory device and data input/output method of the circuit
US20080048727A1 (en) Sense amplifier-based latch
US8750054B2 (en) Data input/output circuit and semiconductor memory device
CN103426455A (zh) 数据输出电路和半导体存储器件
US7525859B2 (en) Sense amplifier of semiconductor memory device
US6859400B2 (en) Semiconductor memory device
KR0184493B1 (ko) 싱글 데이타라인을 갖는 반도체 메모리 장치
US7924595B2 (en) High-density semiconductor device
US6584027B2 (en) Semiconductor memory
US12080704B2 (en) Memory cell array and method of operating same
US6463098B1 (en) Data transfer circuit transferring 2-bit data through 4 data lines
KR100639202B1 (ko) 씨모스 센스 앰프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant