CN107078154A - 相控晶闸管 - Google Patents
相控晶闸管 Download PDFInfo
- Publication number
- CN107078154A CN107078154A CN201580040569.3A CN201580040569A CN107078154A CN 107078154 A CN107078154 A CN 107078154A CN 201580040569 A CN201580040569 A CN 201580040569A CN 107078154 A CN107078154 A CN 107078154A
- Authority
- CN
- China
- Prior art keywords
- point
- igct
- subset
- less
- triangle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000001465 metallisation Methods 0.000 claims abstract description 31
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000009826 distribution Methods 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000013459 approach Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 description 18
- 239000002019 doping agent Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004438 eyesight Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011524 similarity measure Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
公开晶闸管，特别是相控晶闸管，其包括：a）半导体片，特别是半导体晶圆或管芯，其中形成晶闸管结构，b）在半导体片的阴极侧表面上的阴极区上形成的阴极金属化，c）在半导体片的阴极侧表面上的栅极区上形成的栅极金属化，d）布置在阴极区中的点Pi处的多个N个离散发射极短路，所述点具有点位置xi，其中，e）点Pi，该点定义Delaunay三角剖分，其包括多个三角形Tj，其中，其中f）对于三角形Tl的第一子集，其中，g）其中每个三角形Tl由具有值qT,l的几何量表征，其中，所述几何量具有均值μ，以及i）值qT,l（其中）的变异系数小于0.1，优选地小于0.05，和/或ii）几何量qT,l（其中）的偏斜的绝对值小于5，优选地小于1，和/或iii）几何量qT,l（其中）的峰度小于20，优选地小于10，和/或iv）对于三角形Tm（其中）的第二子集，针对其的相应几何量qT,m（其中）与均值偏离超过预定量，特别超过30%，1）量qT,m（其中）的标准偏差与几何量qT,l（其中）的均方值的商小于1，优选地小于0.1，和/或2）第二子集中三角形的数量与第一子集中三角形的数量的商小于1.0×10‑2，优选地小于0.5×10‑3。还公开用于制造这种晶闸管的方法。
Description
技术领域
根据独立专利权利要求，本发明涉及晶闸管，特别是相控晶闸管，其具有主栅极结构以及布置在晶闸管的阴极侧上的多个离散发射极短路，并且涉及用于制造这种晶闸管的方法。
背景技术
晶闸管(有时也称为硅控整流器（SCR）)是开关设备，其能够在正向方向上（即在通过导通电压而正向偏置时和在向栅极端子供应正的栅极电流时）导通。晶闸管然后被认为处于正向传导态或导通态，其中电流可在正向方向上从阳极流到阴极。另一方面，晶闸管也能够处于正向阻断态，也称为关断态，意味着可以阻断在正向方向上的高的正电压。在与正向方向相反的反向方向上，晶闸管无法导通。晶闸管可能是：反向阻断，这意味着它能够在反向方向上阻断与在正向阻断方向上至少近似相同的电压；或不对称的，这意味着它在反向方向上实际上没有阻断能力。因为相控应用通常要求反向阻断能力，相控晶闸管（PCT）典型地是反向阻断的。
在下文中,相控晶闸管（PCT）的一些基本原理和后续在说明书和专利权利要求书通篇中使用的术语和词语的定义将关于图1-4给出。
图1示意示出简单的晶闸管100的横截面。晶闸管包括半导体片，特别是半导体晶圆(waver)或管芯，其中通过同样对本领域内技术人员已知的方法形成了晶闸管结构，其包括四层不同掺杂的半导体材料，这些材料具有交替传导类型，即npnp层堆栈结构。按照从晶闸管100的阴极侧102到阳极侧104的顺序，晶闸管结构首先包括（n+）掺杂阴极发射极层106。然后，接着是p掺杂基极层108和（n-）掺杂基极层110。最后，在阳极侧104处布置p掺杂阳极层112。（n+）掺杂阴极发射极层106通过在半导体片的阴极侧表面上形成的阴极金属化114而电接触来邻接所述阴极发射极层106。p掺杂阳极层112通过在半导体片的阳极侧表面上形成的阳极金属化116而电接触来邻接所述p阳极层112。p掺杂基极层108通过在半导体片的阴极侧表面上形成的栅极金属化118而电接触来邻接所述p掺杂基极层108。
阴极侧表面与阴极金属化114之间的接触区将称为阴极区；阴极侧表面上在p掺杂基极层108与栅极金属化118之间的接触区将称为栅极区。
当在阳极金属化116（在下文中为了简洁起见也称为阳极）与阴极金属化114（在下文中也简称为阴极）之间施加正电压或正向电压时，晶闸管100可在正向阻断态与正向传导态之间切换。只要没有向栅极金属化118（为了简洁起见，在下文中也称为栅极）供应电流，晶闸管将保持在阻断态中。然而，当通过向栅极118供应电流来触发晶闸管时，电子将从阴极注入、流向它们将导致空穴注入所在的阳极，并且将在p掺杂基极层108与n掺杂基极层110之间形成电子-空穴等离子体，其可使晶闸管100切换到正向传导态中。只要施加正向电压则就可维持正向传导态，并且该正向传导态仅在阳极金属化116与阴极金属化114之间施加的正向电压被切断时或在阳极与阴极之间施加的电压被反向时才停止。在阳极与阴极之间施加反向的负电压时，晶闸管进入反向阻断态并且可仅通过由再次施加正向电压和足够栅极电流而再次触发来切换到正向传导态。然而，为了获得它的完全阻断能力，必须持续某一持续时间（称为静止时间tq）施加反向电压使得之前注入的电子-空穴等离子体可由于重组过程而消失，由此重启设备的正向阻断能力。
为了触发如图1中示出的晶闸管100，将要求大量栅极电流。已知的简单补救是如本领域内技术人员众所周知的、在如图2中描绘的晶闸管100’的主栅极（有时也称为放大栅极）与阳极之间辅助晶闸管120的集成，所述晶闸管100’进一步包括主晶闸管126。辅助晶闸管可备选地称为先导(pilot)晶闸管。在其中，先导晶闸管130（有时也称为辅助栅极）接触辅助晶闸管120的区中的p掺杂基极108。辅助晶闸管120还包括附加的（n+）掺杂发射极层122，也称为辅助（n+）掺杂发射极层。辅助（n+）发射极层122通过辅助晶闸管的附加阴极金属化124而接触。辅助晶闸管120的附加阴极金属化124在内部上连接到栅极金属化118，也称为主栅极金属化，其接触主晶闸管126的区中的基础p掺杂基极层108，并且其中阴极侧表面上在主晶闸管126的区中的p掺杂基极层108’与主栅极金属化之间的接触区又称为栅极区。优选地，单个连续金属化既充当附加阴极金属化124又充当主栅极金属化118。在主晶闸管区126中包括（n+）掺杂发射极层106并且其通过主晶闸管的阴极金属化114而与主晶闸管126的区中的阴极侧表面与阴极金属化114之间的接触区（又称为阴极区）接触。通常，辅助晶闸管120的另外的阴极金属化124从晶闸管100’的外部不可到达；即不存在将允许从外部到另外的阴极金属化124的直接电连接的端子。
示范性地，先导晶闸管结构在先导栅极130与主晶闸管126之间集成。在先导栅极处，先导晶闸管具有另外的（n+）掺杂发射极层122并且朝向主晶闸管126具有（p+）掺杂发射极层。这些层经由金属化而彼此连接。（p+）掺杂发射极层充当在附加（n+）掺杂发射极层122的边缘上的短路。附加（n+）掺杂发射极层122中的电流经由金属化转换成空穴电流，其再次充当主晶闸管126的注入电流。（p+）掺杂发射极层携带空穴电流，其注入主晶闸管126的相反区段。周向（p+）掺杂发射极层对于该用途来说是足够的。经由金属化实现电荷扩散。
然而高的栅极过驱动因子（即利用的栅极电流与最小栅极触发电流的比率）可加速晶闸管100’的触发，进一步的改进可大大有助于该过程。如可以从图2看到的，主晶闸管126的触发态（即，注入的电子-空穴等离子体）在辅助晶闸管120的边界处开始，该边界常规可以是在晶闸管100’的中心处约1cm直径的环。等离子体然后必须散布到整个晶闸管区域，这可能花几毫秒。仅在这之后晶闸管才将展现它的稳定导通态正向电压特性。为了缩短到晶闸管设备的区域元件的最大距离，可使用分布式放大栅极结构。这暗示主晶闸管的栅极区可具有更复杂的形状，并且可例如包括如在WO 2011/161097 A2（其通过引用而全部合并于此）的图5中示出的T栅极设计并且常用于大面积的PCT。这种T栅极设计可基本上使等离子体扩散的距离大大缩短使得晶闸管可在栅极触发脉冲后约1ms完全导通。因为等离子体扩散可与基本上已经有正向电流并且还有高阻断电压的时间相关，该导通持续时间可对导通能量损耗具有强烈影响。对于高功率应用，已经基于具有例如4或5英寸直径dwafer的圆形半导体晶圆开发晶闸管。然而，高级晶闸管应用要求基于例如6英寸晶圆的甚至更大的晶闸管设计。已经观察到对于这类大晶闸管设计，简单地扩大之前的较小晶闸管设计是不够的。在增加晶闸管直径的情况下，另外的效应可增加对晶闸管操作的影响。例如，在晶闸管操作期间对于具有相等正向阻断能力或导通特性以及冷却特性的较高标称电流的较大晶闸管可并不能通过对晶闸管尺寸按比例缩放而简单地实现。
特别地，具有与上文描述的那些类似的尺寸的晶闸管一般要求比上文进一步描述的甚至更复杂的形状和/或几何形状的栅极区。栅极区往往包括多个纵向主栅极束，其从晶闸管的阴极侧表面102的中心区朝所述表面的周向区延伸。相邻主栅极束相对于关联的虚构中间中线布置有一定距离。具有这类栅极结构的示范性晶闸管设计再次在WO 2011/161097 A2中描述。
一般，对于如上文描述的晶闸管的阴极区完全环绕栅极区，并且从而具有至少基本上环形或环状拓扑。阴极区的边界从而包括内边界和外边界，其中外边界包围内边界，并且内边界包围栅极区。在更数学术语中，阴极区的外边界可被看作包围阴极区的最短简单闭合曲线，其中简单闭合曲线是本身不相交的闭合曲线。另一方面，阴极区的内边界可被看作被外边界所包围但不包围阴极区的任何部分的最长简单闭合曲线。备选地，阴极区可视为具有空穴、特别是确切一个空穴的连续区，所述空穴包含栅极区；其中阴极区的内边界可由被外边界包围并且包围空穴的最短简单闭合曲线所表示。
采用相似方式，可定义栅极区的外边界。尽管阴极区的外边界往往基本上至少具有圆形形状，或可由具有至少20、优选地至少100个边并且优选地近似于圆的多边形所表示，阴极区的内边界一般具有复杂的形状，其与栅极区的外边界类似。特别地，阴极区的内边界和栅极区的外边界在几何意义上可相互类似。
如在上面描述具有同质掺杂（n+）掺杂阴极发射极层106（如在图2中示出的）的晶闸管100’可对具有正的电压变化dV/dt的瞬态非常敏感，这可造成所谓的动态电压触发，其由在（n-）基极层110中建立耗尽层期间出现的充电电流引起，该耗尽层从而形成漂移区。所述充电电流在由晶闸管的发射极层、基极层和漂移层形成的部分晶闸管中被放大。在不明显阻碍正向特性的情况下，该不足可通过使多个N个离散发射极短路128（其中一般N>500，通常N>1000或N>2000）跨阴极区的至少一部分分布而减轻。发射极短路128的主要目的是允许去除在晶闸管的正向阻断态期间出现并且可导致晶闸管的无意导通的泄漏电流，其还是由于在由晶闸管的发射极区、基极区和漂移区形成的部分晶闸管中、尤其在较高温度的电流放大而引起。发射极短路128由阴极发射极层106中小的孔或通孔形成，p掺杂基极层108可通过这些孔或通孔触及阴极侧表面102，该阴极侧表面102采用阴极金属化114来金属化，如在图3中示出的。从而形成的在阴极侧102上具有缺失的（n+）掺杂的p掺杂区有时也称为阴极发射极短路或阴极短路，因为它们可使阴极结短路。发射极短路128可跨p掺杂基极与（n+）掺杂发射极之间的结形成欧姆短路，并且可以以低的电流密度传导电流的相当大一部分，即在其中要求正向阻断的所有阶段中。因此，在大多数实际情况下可避免不期望的dV/dt触发。对于给定-或期望的-正向阻断和/或dV/dt耐受能力，能够确定最大距离dmax使得理想情况下-发射极短路不应比离它的最近相邻发射极短路的dmax更远。
然而，发射极短路还具有若干不足。最突出的是，阴极区的有效面积减少，从而使导通态电阻增加，并且因此，使导通态电压VT增加。特别地，在横向方向（即在与晶闸管的阴极侧表面平行的方向）上的等离子体膨胀由于发射极短路而减慢。这由于在导通后不久出现的晶闸管的触发区中电流的快速上升而可导致局部高阳极电流；这进而涉及到热过载的风险，并且最终破坏晶闸管。因此，晶闸管的dI/dt能力被减弱。为了限制该不足的影响，理想情况下两个发射极短路不应比彼此相离的dmax更近。
从这两个之前的要求得出如上文描述的晶闸管的发射极短路模式应尽可能均匀且同质，理想情况下在整个阴极区和其所有子区上、特别在接近栅极结构的阴极区中具有恒定密度的短路。
对于具有简单的栅极区几何形状的晶闸管和/或对于远离栅极区的阴极区的部分，这一般相对容易实现。如在图4的顶视图中指示的，发射极短路128可采用跨整个阴极区以正规模式布置的小的圆点的形式提供。这种正规模式可例如通过使阴极区上以及邻接所述阴极区的邻域上正规布置的点的模式叠加并且通过后续仅选择位于阴极区内并且优选地离所述阴极区的边界具有给定最小距离的那些点以及通过在从而选择的点处布置发射极短路而获得。发射极短路128不仅影响轴向触发行为，而且良好的短路设计还可产生高的横向等离子体扩散速率并且因此可导致高的可允许电流变化dI/dt。阴极区没有短路密度在最小值以下的区域可是非常重要的，因为这种区域可在关断后重新施加正向阻断电压期间形成弱点。
特别地，对于具有复杂栅极区几何形状-并且从而一般具有类似复杂阴极区几何形状的晶闸管-如在上文进一步描述的，这是非平凡的。WO 2011/161097 A2建议了改进的设计方法，其包括将阴极区分成多个子区，特别地分别涵盖主栅极束或多个束的邻域和/或远离主栅极束或多个束的一个或多个大块区；确定预期的短路位置以在每个子区中形成-至少基本上-均匀的模式；并且随后通过在子区重叠或邻接的区域中添加和/或去除短路位置而形成全局模式的短路位置，使得上文的关于个别发射极短路之间的最佳距离的考虑可在根据全局模式在位置处放置短路时尽可能近地得到满足。图5示出如在WO 2011/161097A2中描述、供在现有技术的相控晶闸管制造期间使用的工艺掩模300的局部视图。图代表扩散掩模模式，其可用来在半导体片中形成晶闸管结构时在晶闸管100的阴极侧102的表面处定义（n+）掺杂发射极区106。白区指示可与施体（特别是磷）掺杂以便获得（n+）掺杂发射极层106的区域；而暗区防止施体沉积。特别地，发射极短路128从而将在掩模短路位置304处形成；并且先导栅极在掩模中在先导栅极区318处形成。
尽管上文的方法允许在更接近主栅极束316的位置的示范性掩模区310中提供相对同质的发射极短路模式，模式在相邻主栅极束之间更接近关联中线314的位置的示范性掩模区312中以及在两个或以上子区邻接的示范性区330中的同质性将相对较小。也就是说，未实现最佳全局发射极短路模式。考虑到发射极短路关于静止时间和/或dV/dt稳定性的效率通过短路模式中的最弱点来确定，从而可并未实现最佳晶闸管性能。另外，在添加和去除短路位置中通常要求乏味的人工交互。
另外，如上文论述的方法一般导致发射极短路在阴极区边界附近相对不均匀的分布。特别地，边界上的任何给定点与最接近所述点的发射极短路的位置之间的距离dcloset可根据点在边界上位于的位置而明显变化。特别地，距离dcloset可在零与近似1.5 dmax之间和/或在零与近似1.5davg之间变化，其中davg是在阴极区中的所有发射极短路上给定第一发射极短路的位置与最接近所述第一发射极短路的第二发射极短路的位置之间的平均距离。因此，在阴极区的内边界和/或外边界距离dcloset的变异系数一般大于0.4，可能大于0.7。
因为内边界的邻域中发射极短路的分布并且特别是所述分布的均匀性对于在垂直方向上的等离子体膨胀是特别关键的，并且从而-如上文解释的-对于晶闸管的dI/dt能力是特别关键的，所述能力将明显受到如上文描述的方法的限制。
发明内容
本发明的目标是提供用于制造晶闸管的方法和克服如上文论述的不足的晶闸管。
该目标通过根据独立专利权利要求的方法和晶闸管实现。
根据本发明的晶闸管、特别是相控晶闸管包括：
a）半导体片，特别是半导体晶圆或管芯，其中形成晶闸管结构结构，
b）在半导体片的阴极侧表面上的阴极区上形成的阴极金属化，
c）在半导体片的阴极侧表面上的栅极区上形成的栅极金属化，
d）布置在阴极区中的点Pi处的多个N个离散发射极短路，所述点具有点位置xi，其中；
e）点Pi，该点定义Delaunay三角剖分，其包括多个三角形Tj，其中
其中
f）对于三角形Tl的第一子集，其中，
g）其中每个三角形Tl通过具有值qT,l的几何量来表征，其中，所述几何量具有均值μ，并且
i）值qT,l（其中）的变异系数小于0.1，优选地小于0.05，和/或
ii）几何量qT,l（其中）的偏斜(skewedness)小于5，优选地小于1，和/或
iii）几何量qT,l（其中）的峰度小于20，优选地小于10，和/或
iv）对于三角形Tm（其中）的第二子集，针对其，相应几何量qT,m（其中）与均值偏离了预定量，特别偏离超过30%，
1）量qT,m（其中）的标准偏差和几何量qT,l（其中）的均方值的商小于1，优选地小于0.1，和/或
2）第二子集中三角形的数量和第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
表征三角形Tl的几何量可以是指示所述三角的几何性质的任何量，特别是：
a）三角形Tl的最长边的长度Dl，
b）三角形Tl的最小角度αmin,l，
c）三角形Tl的最大角度，
d）三角形Tl中内接的圆的半径rmin,l，
e）在每个三角形Tl周围外接的圆的半径rmax,l，或
f）对每个三角形Tl由给出的质量指数ql。
在优选变型中，对于如上文描述的根据本发明的晶闸管，第一子集S1包括Delaunay三角剖分的所有三角形Tj，其中，即。
在如上文描述的根据本发明的晶闸管的另一个优选变型中，第一子集仅且优选地包括位于具有直径dC<dwafer、优选地dC<0.75dwafer的外接栅极电极的圆C内的Delaunay三角剖分的所有三角形Tj。最优选地，第一子集仅且优选地包括位于最小圆Cmin（即具有最小直径dC,min的外接栅极电极的圆）内的所有三角形。
备选地，根据本发明的晶闸管、特别是相控晶闸管包括：
h）半导体片，特别是半导体晶圆或管芯，其中已形成晶闸管结构，
i）在半导体片的阴极侧表面上的阴极区上形成的阴极金属化，
j）在半导体片的阴极侧表面上的栅极区上形成的栅极金属化，
k）布置在阴极区中的点Pi处的多个N个离散发射极短路，所述点具有点位置xi，其中，
l）点Pi，其定义包括多个三角形Tj（其中）的Delaunay三角剖分，
其中
m）对于点Pl的第一子集，其中，
g）其中每个点Pl通过具有值qP,l的几何量来表征，其中，所述几何量具有均值μ，并且
i）值qP,l（其中）的变异系数小于0.1，优选地小于0.05，和/或
ii）几何量qP,l（其中）的偏斜小于5，优选地小于1，和/或
iii）几何量qP,l（其中）的峰度小于20，优选地小于10，和/或
iv）对于三角形Tm（其中）的第二子集，针对其，相应几何量qP,m（其中）与均值偏离了预定量，
1）量qP,m（其中）的标准偏差和几何量qP,l（其中）的均方值的商小于1，优选地小于0.1，和/或
2）第二子集中三角形的数量和第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
表征来自定义Delaunay三角剖分的多个点Pi（其中）的点Pl的几何量可以是指示所述点的几何性质的任何量，特别是：
a）连接到所述点Pl的边的数量Nedges,l，
b）共享所述点Pl的三角形的数量Ntriangles,l，
c）连接到所述点Pl的最短边的长度lmin,l，
d）连接到所述点Pl的最长边的长度lmax,l，或
e）与所述点Pl关联的Voronoi单元的体积Vl。
在优选变型中，对于如上文描述的根据本发明的晶闸管，第一子集包括Delaunay三角剖分的所有点Pl，其中，即。
在如上文描述的根据本发明的晶闸管的另一个优选变型中，第一子集仅且优选地包括位于具有直径dC<dwafer、优选地dC<0.75dwafer的外接栅极电极的圆C内的Delaunay三角剖分的所有点Pl。最优选地，第一子集仅且优选地包括位于最小圆Cmin（即具有最小直径dC,min的外接栅极电极的圆）内的所有点。
优选地，在上文的示例中，N是布置在阴极区中的离散发射极短路的确切数量，和/或M是Delaunay三角剖分中三角形的确切数量。
用于制造根据本发明的晶闸管、特别是相控晶闸管的方法包括以下步骤：
a）在半导体片、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在半导体片的阴极侧表面上定义阴极区，
c）将短路区定义为阴极区的子区，
d）凭借网格化算法确定短路区内的表面网格，所述表面网格包括多个点Pi，其中，
e）在每个点Pi的位置处形成离散发射极短路，其中，以及
f）在阴极区上形成阴极金属化，其中
g）网格化算法是
i）Delaunay技术算法，特别是六边形Delaunay三角剖分算法，或基于
ii）前沿法，
iii）圆形填充或气泡填充法，
iv）铺砌算法，或基于
h）四叉树法，特别是QUADTREE/OCTREE技术。
备选地，用于制造根据本发明的晶闸管、特别是相控晶闸管的方法包括以下步骤：
a）在半导体片、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在半导体片的阴极侧表面上定义阴极区，
c）将短路区定义为阴极区的子区，
d）凭借网格化算法确定短路区内的表面网格（910），所述表面网格包括多个单元Cj，其中每个单元由多个边ejk界定，其中并且，
e）在每个单元Cj内的一个位置处或每个边ejk上的一个位置处形成离散发射极短路，以及
f）在阴极区上形成阴极金属化，其中
g）网格化算法是
i）Delaunay技术算法，特别是六边形Delaunay三角剖分算法，或基于
ii）前沿法，
iii）圆形填充或气泡填充法，
iv）铺砌算法，或基于
h）四叉树法，特别是QUADTREE/OCTREE技术。
在如上文描述的根据本发明的方法的优选变型中，在每个单元Cj的中心、特别内接或外接到所述单元Cj的圆的中心或所述单元Cj的重心形成离散发射极短路；或在所述边ejk的中心，其中并且。
根据本发明的方法允许采用高效自动化方式、特别在定义发射极短路模式中没有人交互的情况下制造具有发射极短路模式的改进的全局均匀性和同质性的晶闸管。另外，可实现在阴极区边界附近的发射极短路的显著改进的均匀分布，其中特别均匀的分布可在内边界的邻域中获得，特别在采用基于前沿法的网格化算法时。从而可实现边界上的任何给定点与在阴极区的内边界和/或外边界上最接近所述点的发射极短路的位置之间的距离dcloset的变异系数小于0.2，优选地小于0.1。
因此，操作特性、特别关于正向阻断能力、触发速率、静止时间和瞬态特性（例如dV/dt稳定性）可显著被改进。
发明性主题的另外的优选实施例在从属权利要求中公开，和/或结合如下文列出的附图从下文描述的实施例将是明显的并且将参考它们来阐明。
在技术上可能的范围内，在上文和下文描述的本发明的实施例的组合也可以是方法和系统的实施例，即使未明确提及。
附图说明
本发明的主题将在下列正文中参考附图更加详细地解释，其中：
图1示出现有技术的相控晶闸管的掺杂区和接触布置的横截面图。
图2示出具有放大栅极结构的现有技术的相控晶闸管的横截面图。
图3示出具有发射极短路的现有技术的相控晶闸管的一部分的横截面图。
图4示出图3的相控晶闸管的发射极短路模式上的顶视图。
图5示出如在现有技术中描述的工艺掩模的局部视图。
图6示出用于制造根据本发明的晶闸管的方法的示范性变型的示意表示。
图7图示在网格生成期间用于扩展栅极区的形状的向量运算；
图8图示用于获得表面网格供与根据本发明的方法一起使用的变型；
图9图示示范性多边形的转动函数；
图10示出在根据现有技术获得的位置处具有发射极短路128的相控晶闸管100的顶视图；
图11a图示来自图10的晶闸管的转动函数；
图11b图示根据本发明的晶闸管的转动函数；
图12示出根据本发明的晶闸管的阴极侧表面的局部顶视图；
图13示出如在根据本发明的方法的变型中获得的表面网格的一部分。
在图中使用的参考符号和它们含义在参考符号列表中总结。一般，相似或功能相似的部件给予相同的参考符号。描述的实施例意味着作为示例并且将不限制本发明。
具体实施方式
图6示出用于制造根据本发明的晶闸管的方法的示范性变型的示意表示。在第一方法步骤91中，在半导体片的第一主侧上的阴极侧表面上定义阴极区，在该半导体片中已形成晶闸管结构，如例如在图1和图2中示出的。在后续方法步骤92中，选择短路区，其可以是阴极区的子区或可以与阴极区相同。在另外的后续方法步骤93中，通过网格化算法在短路区内确定表面网格，其中所述表面网格包括多个点Pi（其中）和多个单元Cj，优选地是三角形Tj，其中，即具有总共N个点和M个单元，其中一般并且，优选地N>1000。如例如在Computing and Visual Science 1 41-53(1997)、Springer-Verlag 1997的“NETGEN - An advancing front 2D/3D-mesh generator basedon abstract rules”中描述的前沿法，其通过引用全部合并于此；Delaunay技术或高级Delaunay技术；或四叉树/八叉树技术用作网格化算法。在另外的后续方法步骤94中，在每个点Pi（其中）的位置处在半导体片的第一主侧上形成离散发射极短路。最后，在另外的后续方法步骤94中在阴极区上提供阴极金属化。
优选地，在使用前沿法用于确定表面网格时，网格化从短路区的边界或边缘开始，其中边界通过曲线、优选地通过Bezier曲线或NURBS描述，并且优选地根据短路之间的期望距离dmax而离散。然后创建第一层的网格单元，优选地是三角形，最优选地是等边三角形。随后，创建附加的网格单元层，从而形成网格元件的前沿。在前沿相冲突并且整个短路区用网格元件填充时，网格化停止。优选地，三角形凭借所谓的平滑技术、特别是Laplacian平滑、Poisson平滑、网格抖动和/或梯形平滑来重新布置以改进网格的几何性质，特别是提高同质性和均匀性。优选地，平滑技术采用边交换、边分裂、边折叠和/或节点平滑。
优选地，在使用Delaunay技术算法用于确定表面网格时，使用迭代技术，如例如基于所谓的“分治”技术，如例如由Chew, L. Paul在Algorithmica 4 第1-4期（1989）第97-108页中的文章“Constrained delaunay triangulations”中描述的。备选地，可在第一步骤中构造Voronoi三角剖分，并且随后从双重三角剖分确定Delaunay三角剖分，如例如在Leonidas Guibas和Jorge Stolfi在ACM Tans. Graph. 4,2（1985年4月）第74-123页中的文章“Primitives for the manipulation of general subdivisions and thecomputation of Voronoi”中描述的。
在获得表面网格中还可有利地使用基于将区分成具有不同大小的矩形单元并且随后将这些矩形单元分成三角形的QUADTREE/OCTREE技术。
对于Delaunay/Voronoi和QUADTREE/OCTREE技术，可采用如上文描述的平滑技术来进一步完善获得的三角形。
备选地，表面网格还可有利地基于下列方法中的一个而确定：
● 如由Kim, Jeong-Hun等人在Structural Engineering and Mechanics 15.1（2003）：135-150“Adaptive mesh generation by bubble packing method”中描述的所谓的气泡填充法，特别参见图6。
● 四叉树法，其中生成四边形并且随后将其切成三角形，如例如在Samet, Hanan在ACM Computing Surveys（CSUR）16.2（1984）：187-260的“The quadtree and relatedhierarchical data structures”中描述的。
● 所谓的铺砌法，如例如在Randy R. Lober, Timothy J. Tautges, CourtenayT. Vaughan在1977年3月出版的桑迪亚报告：SAND97-0545·UC 705无限发布的“ParallelPaving: An Algorithm for Generating Distributed, Adaptive, All-quadrilateralMeshes on Parallel Computers”中描述的；特别参见图7。
● 圆形填充，如例如在Bern, Marshall和David Eppstein在InternationalJournal of Computational Geometry&Applicaions 10.04（2000）：347-360的“Quadrilateral meshing by circle packing”中描述的。
● 六边形Delaunay三角剖分，如例如在2009年第18届国际网格化圆桌会议议程第519-538页、Subner, Gerd和Greiner, Günther的“Hexagonal DelaunayTriangulation”中描述的。
上文列举的所有参考通过引用而全部合并于此。
优选地，采用产生非结构化网格的网格化算法。非结构化网格通过不规则连接性来表征，而结构化网格通过能够表达为二维或三维阵列（像棋盘或蜂巢单元）的规则连接性来表征。有利地可采用产生混合网格的网格化算法。混合网格是包含结构化部分和非结构化部分的网格，如例如在D.S.H. Lo在Taylor & Francis, ISBN 9780415690485的有限元网格生成中详述的。
在用于制造根据本发明的晶闸管的方法的优选变型中，在步骤94之前形成工艺掩模，并且其在步骤94中用来选择性地使邻接阴极侧表面的半导体片的区掺杂使得在对应于点Pi（其中）的位置处形成离散发射极短路。
在用于制造根据本发明的晶闸管的方法的另一个示范性变型中，凭借Delaunay技术算法基于如在下文中将描述的前沿法获得网格：
在第一步骤中，栅极区的形状由闭合集向量表示，每个向量通过它的角度和长度来定义，如在图7a中示出的。从而获得代表几何形状的闭合多边形。在后续步骤中，所述几何形状通过计算每个顶点处（即在多边形的每个拐角处）的加权正态而扩展。进行检查来确保从而获得的新形状严格包含之前的形状并且没有人为引入锐角。这在图7b中示出。优选地，多次重复该步骤。
这些步骤的结果在图8a和8b中对于来自图5的主栅极几何形状而示出。给定栅极区的通用几何形状，之前的步骤允许粗略预计等离子体扩散的方向。栅极区的形状在加权正态方向上扩展的第一距离d=dadv,1优选地根据（特别等于）光刻分辨率极限来设置，以便使dV/dt能力最大化。用于使形状扩展的后续距离dadv根据期望的短路间距dmax来设置。基于根据上文的步骤获得的第一扩展形状901，短路位置优选地提供有至少近似等于期望短路间距dmax的距离，如在图8c）中示出的，从而表示邻近栅极区的第一行短路位置。
后续行则通过使用从上文的步骤后续获得的扩展形状902来构建Delaunay三角剖分而获得，如在图8d）-f）中指示的。所得的短路位置模式的均匀性能够通过Delaunay三角剖分的参数来控制。优选地，所有角度应接近60度，即在规定的公差内。同样，所有最大边长应接近期望短路间距dmax，即再次在规定的第二公差内。
如上文描述的变型在整个晶闸管中导致非常均匀的短路位置间距，其中短路在等离子体扩散的方向上也对齐，来减少短路对等离子体传播速度的影响。作为可选步骤，短路位置优选地能够使用Delaunay三角剖分的典型算法而进一步优化。例如，通过例如Laplacian平滑、熵-最佳点-位置、Delaunay边翻转的技术能够获得甚至更高的短路位置均匀性。
优选地，如果在栅极区的几何形状中存在任何对称，在通过将根据如上文描述的变型中的任何的方法仅应用于结构的一部分、优选地没有另外的对称的一部分、从而获得局部网格并且随后通过局部网格的对称映射获得完整网格来获得网格时也考虑这些对称。
指示短路位置的均匀性和同质性的网格质量可基于多种量来测量。
根据如上文描述的变型的任何获得的表面网格包括若干多个几何对象，特别是多个点Pi（），其定义Delaunay三角剖分，如例如在https://en.wikipedia.org/w/index.phptitle=Delaunay triangulation&oldid=662807396和
https://en.wikipedia.org/w/index.phptitle=Delaunay triangulation&oldid= 614036873中描述的，它们通过引用而全部合并于此。
特别地，根据如上文描述的变型中的任何获得的表面网格包括若干多个几何对象，特别是多个点Pi（），其在阴极区上定义受限Delaunay三角剖分。受限Delaunay三角剖分在由Jean-Philippe Pons, Jean-Daniel Boissonnat在CVPR 2007、2013年IEEE计算机视觉和模式识别会议第1-8页doi：10.1109/CVPR.2007.383019， 出版ISBN：1-4244-1179-3的“Delaunay Deformable Models: Topology-Adaptive MeshesBased on the Restricted Delaunay Triangulation”文章中论述。
所述Delaunay三角剖分进而包括多个三角形Tj（其中），每个包括三个边ejk，其中。对于几何对象中的每个，可定义一个或多个几何量。特别地，每个三角形Tj具有面积Aj。对于，三角形Tj的内接的圆的半径ric,j可根据来确定，而外接圆的半径rcc,j由给出。此外，对于每个三角形Tj（其中），直径Dj可通过所述三角形Tj中最长边ejk（其中）的长度根据来定义并且其具有长度ljk，其中。每个边ejk具有长度ljk；并且和每个边ejk相对的角度αjk（其中）可使用海伦公式来计算。
可定义可在测量网格质量中使用的若干度量。优选地，这些度量基于每个三角形、每个点或每个边中的一个几何量来计算。特别地，例如标准偏差、偏斜、峰度的统计测量可在确定度量中使用。
对于N个值xi的集，其中，均值μ（也称为平均值）根据以下来定义：
标准偏差σ根据以下来定义：
作为粗略指导，对于可接受网格，对于如上文描述的至少一个、优选地所有几何量的变异系数σ/μ应小于0.1，优选地小于0.05。
偏斜γ1根据以下来定义：
作为粗略指导，对于可接受网格，对于如上文描述的至少一个、优选地所有几何量的偏斜应小于5，优选地小于1.5，并且最优选地尽可能接近0。
峰度β2根据以下来定义：
作为粗略指导，对于可接受网格，对于如上文描述的至少一个、优选地所有几何量的峰度应小于20.0并且理想情况下小于10.0。
所谓的离群值(outlier)、特别是许多极端离群值也可用作统计测量的基础。可采用许多不同方式定义离群值。一个优选方式是将离群值定义为与均值μ偏离超过预定量（例如超过平均值自身的30%）的值。
基于离群值集的示范性度量是：
● 有助于均值的所有值的离群值的值/均方值的标准偏差。应尽可能接近0。小于1是良好的值
● 离群值量，其定义为离群值的数量和值的总数量的比率。作为粗略指导，对于可接受网格，对于如上文描述的至少一个、优选地所有几何量的离群值量应小于10-2，优选地小于5.0·10-3。
证明下列示范性度量在表征网格质量中是特别高效的。
1. 所有三角形Tj（其中）的直径Dj的标准偏差、偏斜和峰度以及极端离群值量。
2. 网格中所有边的长度ljk的标准偏差、偏斜、峰度和极端离群值量，即其中。
3. 网格中所有三角形的角度αjk的均值、标准偏差、偏斜、峰度和极端离群值量，即其中。优选地，均值至少近似等于60°。
4. 的标准偏差、偏斜、峰度和极端离群值量。优选地，值对于所有三角形Tj（其中）至少近似等于1.0。作为粗略指导，对于可接受网格，对于至多10%的所有三角形Tj应小于0.8；优选地，对于至多5%的所有三角形Tj小于0.85。
5.的标准偏差、偏斜、峰度和极端离群值量。作为粗略指导，对于可接受网格，对于至多10%的所有三角形Tj应小于0.8；优选地，对于至多5%的所有三角形Tj小于0.85。
6.的标准偏差、偏斜、峰度和极端离群值量。作为粗略指导，对于可接受网格，对于至多10%的所有三角形Tj应小于0.8；优选地，对于至多5%的所有三角形Tj小于0.85。
7. 连接到点Pi（其中）的所有边的最大长度和连接到所述点的所有边的长度的均值的比率的标准偏差、偏斜、峰度和极端离群值量。最佳值是1.0。
8. 连接到点Pi（其中）的边的数量Nedges,i的标准偏差、偏斜、峰度和极端离群值量。最佳值是Nedges,i=6。
9. 与点Pi（其中）关联的所有角度的均值的标准偏差、偏斜、峰度和极端离群值量。优选地，均值至少近似等于60°。
10. 与点Pi（其中）关联的Voronoi单元的体积的标准偏差、偏斜、峰度和极端离群值量。
11. 共享点Pi（其中）的三角形的数量Ntriangles,i的标准偏差、偏斜、峰度和极端离群值量。最佳值是Ntriangles,i=6。
所谓的转动函数差异可用来评价在阴极区边界附近发射极短路的分布的均匀性。为了确定转动函数差异，发射极短路分布的外包络定义为最小轮廓，即最短多边形（简单闭合曲线），其包围阴极区中所有发射极短路位置。类似地，外包络定义为最大轮廓，即最长多边形，包围栅极区但不包围阴极区中发射极短路位置中的简单闭合曲线。
如例如在由Arkin, Esther等人在模式分析和机器智能IEEE汇刊3（1991）：209-216的文章“An efficiently computable metric for comparing polygonal shapes”和由Latecki, Longin Jan和Rolf Lakämper在模式分析和机器智能IEEE汇刊22.10（2000）：1185-1190的文章“Shape similarity measure based on correspondence of visualparts”（两者通过引用而全部合并于此）中描述的，所谓的转动函数可对多边形定义，其中是多边形的两个点之间的角度，而s是沿多边形周长的总距离。基于该定义，分别评估发射极短路分布的转动函数、特别是阴极区边界的转动函数和、外栅极区边界的转动函数以及内和外包络的转动函数和，这是可能的。对于示范性多边形400的转动函数在图9中图示。
各种转动函数差异则可用作如上文介绍的各种几何对象的形状有如何类似或不同的指示。特别地，阴极区的外边界与发射极短路分布的外包络之间的转动函数差异TFD1由以下给出：
并且给出阴极区的外边界和发射极短路分布的外包络如何类似的指示，而发射极短路分布的内包络与栅极区的外边界之间的转动函数差异TFD2由以下给出
并且给出发射极短路分布的内包络与栅极区的外边界如何类似的指示。转动函数差异通常具有在0与1之间的值。
对于根据如本文描述的发明性方法制造的晶闸管，小于0.15、特别小于0.1虽然优选大于10-4的值对于转动函数差异、特别对于如上文定义的TFD1和/或TFD2可被实现。
图10示出在根据现有技术获得的位置处具有发射极短路128的相控晶闸管100的阴极侧表面的顶视图。栅极区边界401、阴极区411的内边界、阴极区412的外边界、发射极短路分布的内包络421和外包络422示范性地被图示。
图11a图示来自图10的相控晶闸管100的转动函数和。对该示例发现TFD1=0.248的转动函数差异。图11b图示对于与来自图10的相控晶闸管类似的相控晶闸管的转动函数和，虽然在根据本发明的位置处具有发射极短路128也如此。对该示例发现TFD1=0.091的转动函数差异。
图12示出根据本发明的晶闸管的阴极侧表面的局部顶视图，该晶闸管可根据如上文描述的方法变型中的一个来制造。在另外的（n+）掺杂发射极层122中可存在多个附加短路121，主要用于控制非触发电流。这些并不视为发射极短路，并且未在发射极短路128所位于的阴极区中形成由点Pi（其中）定义的Delaunay三角剖分的部分。
图13示出供在制造如图9中示出的晶闸管中使用的表面网格910的一部分。
发射极短路128的示范性直径（即阴极侧表面102上的最大扩展）可在30μm一直至500μm之间，优选地在50μm至400μm之间，并且最优选地在100μm与300μm之间。发射极短路的总表面面积是阴极区的表面面积的2.5%至20%。那意味着在阴极侧表面102上提供每cm2 12个发射极短路 128和每cm2 30000个圆点之间。示范性地，如果发射极短路128是小的，与如果发射极短路128具有大直径相比将存在更多的发射极短路128。
优选地，在如上文和下文描述的实施例中，传导类型可互换，即如描述的所有（n-）、n或（n+）层和区可分别被（p-）、p或（p+）层和区替换，并且反之亦然。
除非另外规定，在该专利申请中所指的所有掺杂浓度N是净掺杂浓度，其中N对于其中施体的总密度ND大于受体的总密度NA（即ND>NA）的区或层（即特别对于n掺杂区或层）定义为N=ND-NA；并且对于其中施体的总密度ND小于受体的总密度NA的区或层（即特别对于p掺杂区或层）定义为N=NA-ND。优选地，在如上文描述的实施例中，掺杂类型指示符p、n后面的后缀“-”和“+”用来表达相对净掺杂浓度。特别地，每个（n+）掺杂区或层的净掺杂浓度N(n+)大于每个（n）掺杂区或层的净掺杂浓度N(n)，其进而大于每个（n-）掺杂区或层的净掺杂浓度N(n-)。同样，每个（p+）掺杂区或层的净掺杂浓度N(p+)大于每个（p）掺杂区或层的净掺杂浓度N(p)，其进而大于每个（p-）掺杂区或层的净掺杂浓度N(p-)。优选地，和/或；最优选地，和/或也适用。另一方面，在关于不同层或区使用相同后缀的情况下，这优选地不应解释为表明所述不同层或区的掺杂浓度是相同的。
优选地，在如上文和下文描述的实施例中，在提及区或层的掺杂浓度或净掺杂浓度的情况下，这优选地应理解为所述区或层内的最大净掺杂浓度。特别对于形成的包含掺杂剂扩散过程步骤的掺杂区或层，局部净掺杂浓度在一个或多个空间方向上从区或层内的一定区域衰减，在所述区域内局部掺杂浓度等于最大净掺杂浓度。
除非另外规定，假设在该整个专利申请中，陈述表明，优选地，其中a和b可表示如在该专利申请中任何地方描述和/或定义或如本领域内技术人员另外已知的任意变量。此外，a至少近似等于或至少近似等同于b的陈述表明，优选地a=b。此外，除非另外规定，假设在该整个专利申请中，陈述表明a>10b，优选地a>100b；并且陈述a<<b表明10a<b，优选地100a<b。
应该注意到术语“包括”不排除其他特征，特别是元件或步骤，并且不定冠词“一”或“一个”不排除复数。而且与不同实施例关联描述的元件可被组合。还应该注意到在权利要求中的参考符号将不应解释为限制权利要求的范围。
由本领域内技术人员将领会,本发明能够采用其他特定的形式体现而不偏离其精神或本质特性。目前公开的实施例因此在所有方面中被认为说明性的并且不被限制。本发明的范围由附上的权利要求指示而不是由前面的说明指示，并且在含义和范围以及其等同内的所有变化意图包含在其中。
本发明的特别如上文描述的优选实施例可有利地结合如上文详述的特征中的一个或多个、如在下文列出的条款中详述的那样实现。
1）晶闸管，特别是相控晶闸管，包括：
a）半导体片，特别是半导体晶圆或管芯，其中形成晶闸管（100，100’）结构，
b）在半导体片的阴极侧（102）表面上的阴极区上形成的阴极金属化（114），
c）在半导体片的阴极侧表面上的栅极区上形成的栅极金属化（118），
d）布置在阴极区中的点Pi处的多个N个离散发射极短路（128），
e）点Pi，该点定义Delaunay三角剖分，其包括多个三角形Tj，其中，
其特征在于
f）对于三角形Tl的第一子集，其中，
g）其中每个三角形Tl由具有值qT,l的几何量表征，其中，所述几何量具有均值μ，并且
i）值qT,l（其中）的变异系数小于0.1，优选地小于0.05，和/或
ii）几何量qT,l（其中）的偏斜小于5，优选地小于1，和/或
iii）几何量qT,l（其中）的峰度小于20，优选地小于10，和/或
iv）对于三角形Tm（其中）的第二子集，针对其，相应几何量qT,m（其中）与均值偏离超过预定量，特别偏离超过30%，
1）量qT,m（其中）的标准偏差与几何量qT,l（其中）的均方值的商小于1，优选地小于0.1，和/或
2）第二子集中三角形的数量与第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
2）根据条款1所述的晶闸管，其特征在于对于第一子集中的所有三角形，几何量qT,l定义为以下中的任一个：
a）每个三角形Tl中最长边的长度Dl，其中，
b）每个三角形Tl中的最小角度αmin,l，其中，
c）每个三角形Tl中的最大角度，其中，
d）每个三角形Tl中内接的圆的半径rmin,l，其中，
e）在每个三角形Tl周围外接的圆的半径rmax,l，其中，或
f）对于每个三角形Tl由给出的质量指数ql，其中。
3）根据之前的条款中的任一个所述的晶闸管，其特征在于第一子集仅包括位于具有直径dC的外接栅极电极的圆C内的三角形。
4）根据之前的条款中的任一个所述的晶闸管，其特征在于第一子集仅包括位于圆C’内的三角形，所述圆C’与C同心并且具有直径dC’，其中dC’>0.75dC，优选地dC’>0.9dC。
5）根据之前的条款中的任一个所述的晶闸管，其特征在于第一子集中三角形的数量大于1000，优选地大于2000。
6）晶闸管，特别是相控晶闸管，包括：
a）半导体片，特别是半导体晶圆或管芯，其中形成晶闸管（100，100’）结构，
b）在半导体片的阴极侧（102）表面上的阴极区上形成的阴极金属化（114），
c）在半导体片的阴极侧表面上的栅极区上形成的栅极金属化（118），
d）布置在阴极区中的点Pi处的多个N个离散发射极短路（128），所述点具有点位置xi，其中，
e）点Pi，该点定义Delaunay三角剖分，其包括多个三角形Tj，其中，
其特征在于
f）对于点Pl的第一子集，其中，
g）其中每个点Pl由具有值qP,l的几何量表征，其中，所述几何量具有均值μ，并且
i）值qP,l（其中）的变异系数小于0.1，优选地小于0.05，和/或
ii）几何量qP,l（其中）的偏斜小于5，优选地小于1，和/或
iii）几何量qP,l（其中）的峰度小于20，优选地小于10，和/或
iv）对于三角形Tm（其中）的第二子集，针对其，相应几何量qP,m（其中）与均值偏离超过预定量，
1）量qP,m（其中）的标准偏差与几何量qP,l（其中）的均方值的商小于1，优选地小于0.1，和/或
2）第二子集中三角形的数量与第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
7）根据条款6所述的晶闸管，其特征在于对于第一子集中的所有点，几何量qT,l定义为以下中的任一个：
a）连接到每个点Pl的边的数量Nedges,l，其中，
b）共享每个点Pl的三角形的数量Ntriangles,l，其中，
c）连接到每个点Pl的最短边的长度lmin,l，其中，
d）连接到每个点Pl的最长边的长度lmax,l，其中，或
e）与每个点Pl关联的Voronoi单元的体积Vl，其中。
8）根据条款6或7中的任一个所述的晶闸管，其特征在于第一子集仅包括位于具有直径dC的外接栅极电极的圆C内的三角形。
9）根据条款6至8中的任一个实施的晶闸管，其特征在于第一子集仅包括位于圆C’内的三角形，所述圆C’与C同心并且具有直径dC’，其中dC’>0.75dC，优选地dC’>0.9dC。
10）根据条款6至9中的任一个所述的晶闸管，其特征在于第一子集中点的数量大于1000，优选地大于2000。
11）用于制造晶闸管、特别是相控晶闸管的方法，该方法包括以下步骤：
a）在半导体片中、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在半导体片的阴极侧表面（102）上定义阴极区，
c）将短路区定义为阴极区的子区，
d）凭借网格化算法确定短路区内的表面网格（910），所述表面网格包括多个点Pi，其中，
e）在每个点Pi的位置处形成离散发射极短路，其中，以及
f）在阴极区上形成阴极金属化。
12）用于制造晶闸管、特别是相控晶闸管的方法，该方法包括以下步骤：
a）在半导体片中、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在半导体片的阴极侧表面（102）上定义阴极区，
c）将短路区定义为阴极区的子区，
d）凭借网格化算法确定短路区内的表面网格（910），所述表面网格包括多个单元Cj，其中每个单元由多个边ejk界定，其中并且，
e）在每个单元内的一个位置处或在每个边上的一个位置处形成离散发射极短路，以及
f）在阴极区上形成阴极金属化。
13）根据条款11或12中的任一个所述的方法，其特征在于网格化算法是Delaunay技术算法。
14）根据条款11至13中的任一个所述的方法，其特征在于网格化算法基于前沿法。
15）根据条款11至14中的任一个所述的方法，其特征在于栅极区与短路区之间的最小距离dgate、特别是栅极区的任何平行段与短路区的边界之间的最小距离dgate分别大于预定距离Dgate。
标号列表
Claims (17)
1.一种晶闸管，特别是相控晶闸管，包括：
a）半导体片，特别是半导体晶圆或管芯，其中形成晶闸管（100，100’）结构，
b）在所述半导体片的阴极侧（102）表面上的阴极区上形成的阴极金属化（114），
c）在所述半导体片的所述阴极侧表面上的栅极区上形成的栅极金属化（118），
d）布置在在所述阴极区中的点Pi处的多个N个离散发射极短路（128），所述点具有点位置xi，其中，
e）所述点Pi，所述点定义Delaunay三角剖分，其包括多个三角形Tj，其中，
其特征在于
f）对于三角形Tl的第一子集，其中，特别地 ，
g）其中每个三角形Tl由具有值qT,l的几何量表征，其中，所述几何量具有均值μ，并且
i）所述值qT,l的变异系数小于0.1，优选地小于0.05，其中,和/或
ii）所述几何量qT,l的偏斜的绝对值小于5，优选地小于1，其中,和/或
iii）所述几何量qT,l的峰度小于20，优选地小于10，其中,和/或
iv）对于三角形Tm的第二子集，其中,针对其相应几何量qT,m与所述均值偏离超过预定量，特别偏离超过30%，其中
1）所述量qT,m的标准偏差与所述几何量qT,l的均方值的商小于1，优选地小于0.1，其中,其中,和/或
2）所述第二子集中三角形的数量与所述第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
2. 如权利要求1所述的晶闸管，其特征在于
i）所述值qT,l的变异系数大于0.0001，优选地大于0.01，其中,和/或
ii）所述几何量qT,l的偏斜的绝对值大于0.0001，优选地大于0.01,其中，和/或
iii）所述几何量qT,l的峰度大于3.0001，其中,和/或
iv）对于三角形Tm的第二子集，其中,针对其相应几何量qT,m与所述均值偏离超过预定量，特别偏离超过30%，其中,
1）所述量qT,m的标准偏差与所述几何量qT,l的均方值的商大于0.0001，优选地大于0.01，其中,其中,和/或
2）所述第二子集中三角形的数量与所述第一子集中三角形的数量的商大于10-6，优选地大于0.0001。
3.如权利要求1或2所述的晶闸管，其特征在于对于所述第一子集中的所有三角形，所述几何量qT,l定义为以下中的任一个：
a）每个三角形Tl中最长边的长度Dl，其中，
b）每个三角形Tl中的最小角度αmin,l，其中，
c）每个三角形Tl中的最大角度，其中，
d）每个三角形Tl中内接的圆的半径rmin,l，其中，
e）在每个三角形Tl周围外接的圆的半径rmax,l，其中，或者
f）对于每个三角形Tl由给出的质量指数ql，其中。
4.一种晶闸管，特别是相控晶闸管，包括：
a）半导体片，特别是半导体晶圆或管芯，其中已形成晶闸管（100，100’）结构，
b）在所述半导体片的阴极侧（102）表面上的阴极区上形成的阴极金属化（114），
c）在所述半导体片的所述阴极侧表面上的栅极区上形成的栅极金属化（118），
d）布置在所述阴极区中的点Pi处的多个N个离散发射极短路（128），所述点具有点位置xi，其中，
e）所述点Pi，所述点定义Delaunay三角剖分，其包括多个三角形Tj，其中，
其特征在于
f）对于点Pl的第一子集，其中，特别地，
g）其中每个点Pl由具有值qP,l的几何量表征，其中，所述几何量具有均值μ，并且
i）所述值qP,l的变异系数小于0.1，优选地小于0.05，其中,和/或
ii）所述几何量qP,l的偏斜的绝对值小于5，优选地小于1，其中,和/或
iii）所述几何量qP,l的峰度小于20，优选地小于10，其中,和/或
iv）对于点Pm的第二子集，其中,针对其,相应几何量qP,m与均值偏离超过预定量，其中,
1）所述量qP,m的标准偏差与所述几何量qP,l的均方值的商小于1，优选地小于0.1，其中,其中,和/或
2）所述第二子集中点的数量与输送第一子集中三角形的数量的商小于1.0×10-2，优选地小于0.5×10-3。
5. 如权利要求4所述的晶闸管，其特征在于
i）所述值qP,l的变异系数大于0.0001，优选地大于0.01，其中,和/或
ii）所述几何量qP,l的偏斜的绝对值大于0.0001，优选地大于0.01，其中,和/或
iii）所述几何量qP,l的峰度大于3.0001，其中,和/或
iv）对于点Pm的第二子集，其中,针对其,相应几何量qP,m与所述均值偏离超过预定量，特别超过30%，其中,
1）所述量qP,m的标准偏差与所述几何量qP,l的均方值的商大于0.0001，优选地大于0.01，其中,其中,和/或
2）所述第二子集中点的数量与所述第一子集中三角形的数量的商大于10-6，优选地大于0.0001。
6.如权利要求4或5所述的晶闸管，其特征在于对于所述第一子集中的所有点，所述几何量qT,l定义为以下中的任一个：
a）连接到每个点Pl的边的数量Nedges,l，其中，
b）共享每个点Pl的三角形的数量Ntriangles,l，其中，
c）连接到每个点Pl的最短边的长度lmin,l，其中，
d）连接到每个点Pl的最长边的长度lmax,l，其中，或
e）与每个点Pl关联的Voronoi单元的体积Vl，其中。
7.如前述权利要求中的任一项所述的晶闸管，其特征在于所述阴极区的外边界与所述发射极短路分布的外包络之间的转动函数差异和/或所述发射极短路分布的内包络与所述栅极区的外边界之间的转动函数差异小于0.15，优选地小于0.1。
8.如前述权利要求中的任一项所述的晶闸管，其特征在于所述第一子集仅且优选地包括所有点或仅且优选地包括所有三角形，所述点和所述三角形位于具有直径dC的外接所述栅电极的圆C内，优选地在最小圆Cmin内，即具有最小直径dC,min的外接所述栅电极的圆。
9.如前述权利要求中的任一项所述的晶闸管，其特征在于所述第一子集仅且优选地包括所有点或仅且优选地包括所有三角形，所述点和所述三角形位于圆C’内，所述圆C’与C或Cmin同心并且具有直径dC’，其中dC’>0.75dC，优选地dC’>0.9dC。
10.如前述权利要求中的任一项所述的晶闸管，其特征在于所述第一子集中点的数量或三角形的数量大于250，优选地大于1000，最优选地大于2000。
11.如前述权利要求中的任一项所述的晶闸管，其特征在于所述第一子集中点的数量大于0.8N，优选地大于0.95N，最优选地大于0.995N。
12.如前述权利要求中的任一项所述的晶闸管，其特征在于所述第一子集中三角形的数量大于0.8M，优选地大于0.95M，最优选地大于0.995M。
13.如前述权利要求中的任一项所述的晶闸管，其特征在于所述边界上的任何给定点与在所述阴极区的所述内边界和/或所述外边界上最接近所述点的发射极短路的位置之间的距离dcloset的变异系数小于0.2，优选地小于0.1。
14.如前述权利要求中的任一项所述的晶闸管，其特征在于所述Delaunay三角剖分是所述阴极区上的受限Delaunay三角剖分。
15.一种用于制造晶闸管、特别是相控晶闸管的方法，所述方法包括以下步骤：
a）在半导体片中、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在所述半导体片的阴极侧表面（102）上定义阴极区，
c）将短路区定义为所述阴极区的子区，
d）凭借网格化算法确定所述短路区内的表面网格（910），所述表面网格包括多个点Pi，其中，
e）在每个点Pi的位置处形成离散发射极短路，其中，以及
f）在所述阴极区上形成阴极金属化
其特征在于
g）所述网格化算法是
i）Delaunay技术算法，特别是六边形Delaunay三角剖分算法，或基于
ii）前沿法，
iii）圆形填充或气泡填充法，
iv）铺砌算法，或基于
v）四叉树法，特别是QUADTREE/OCTREE技术。
16.一种用于制造晶闸管、特别是相控晶闸管的方法，所述方法包括以下步骤：
a）在半导体片中、特别是半导体晶圆或管芯中形成晶闸管结构，
b）在所述半导体片的阴极侧表面（102）上定义阴极区，
c）将短路区定义为阴极区的子区，
d）凭借网格化算法确定所述短路区内的表面网格（910），所述表面网格包括多个单元Cj，其中每个单元由多个边ejk界定，其中并且，
e）在每个单元内的一个位置处或在每个边上的一个位置处形成离散发射极短路，以及
f）在所述阴极区上形成阴极金属化，
其特征在于
g）所述网格化算法是
i）Delaunay技术算法，特别是六边形Delaunay三角剖分算法，或基于
ii）前沿法，
iii）圆形填充或气泡填充法，
iv）铺砌算法，或基于
v）四叉树法，特别是QUADTREE/OCTREE技术。
17.如权利要求15或16中的任一项所述的方法，其特征在于所述栅极区与所述短路区之间的最小距离dgate、特别是所述栅极区的任何平行段与所述短路区的边界之间的最小距离dgate分别大于预定距离Dgate。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP14179320.8 | 2014-07-31 | ||
| EP14179320 | 2014-07-31 | ||
| PCT/EP2015/067653 WO2016016427A1 (en) | 2014-07-31 | 2015-07-31 | Phase control thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107078154A true CN107078154A (zh) | 2017-08-18 |
| CN107078154B CN107078154B (zh) | 2021-01-26 |
Family
ID=51266121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580040569.3A Expired - Fee Related CN107078154B (zh) | 2014-07-31 | 2015-07-31 | 相控晶闸管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10355117B2 (zh) |
| EP (1) | EP3175485A1 (zh) |
| JP (1) | JP6731401B2 (zh) |
| CN (1) | CN107078154B (zh) |
| WO (1) | WO2016016427A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110675502A (zh) * | 2019-11-26 | 2020-01-10 | 北京唯智佳辰科技发展有限责任公司 | 多层集成电路版图多边形对齐和简化处理方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116057711A (zh) * | 2020-09-03 | 2023-05-02 | 日立能源瑞士股份公司 | 功率半导体器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2178931A1 (zh) * | 1972-04-03 | 1973-11-16 | Motorola Inc | |
| US4150390A (en) * | 1976-10-08 | 1979-04-17 | Bbc Brown, Boveri & Company, Limited | Thyristor with gate and emitter shunts distributed over the cathode surface |
| DE3744308A1 (de) * | 1987-12-28 | 1989-07-06 | Bbc Brown Boveri & Cie | Leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
| EP2463913A1 (en) * | 2010-12-13 | 2012-06-13 | ABB Technology AG | Bipolar reverse-blocking non-punch-through power semiconductor device |
| CN102947939A (zh) * | 2010-06-21 | 2013-02-27 | Abb技术有限公司 | 具有局部发射极短路点的改进模式的相位控制晶闸管 |
| CN103222056A (zh) * | 2010-09-27 | 2013-07-24 | Abb技术有限公司 | 双极非穿通功率半导体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374885A (en) * | 1976-12-15 | 1978-07-03 | Fuji Electric Co Ltd | Center gate type thyristor |
| JPS6043667B2 (ja) | 1979-05-29 | 1985-09-30 | 三菱電機株式会社 | 半導体装置 |
| JPS5649162U (zh) * | 1979-08-28 | 1981-05-01 | ||
| DE3017584C2 (de) * | 1980-05-08 | 1982-12-23 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Thyristor |
| US6409615B1 (en) * | 2000-08-15 | 2002-06-25 | The Procter & Gamble Company | Golf ball with non-circular shaped dimples |
| JP3858863B2 (ja) * | 2002-09-30 | 2006-12-20 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US7845079B2 (en) * | 2005-07-29 | 2010-12-07 | The Gillette Company | Shaving foil |
| CN102835186A (zh) * | 2010-04-01 | 2012-12-19 | Lg化学株式会社 | 加热元件及其制造方法 |
-
2015
- 2015-07-31 JP JP2017505165A patent/JP6731401B2/ja not_active Expired - Fee Related
- 2015-07-31 WO PCT/EP2015/067653 patent/WO2016016427A1/en active Application Filing
- 2015-07-31 EP EP15744243.5A patent/EP3175485A1/en not_active Withdrawn
- 2015-07-31 CN CN201580040569.3A patent/CN107078154B/zh not_active Expired - Fee Related
-
2017
- 2017-01-31 US US15/421,128 patent/US10355117B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2178931A1 (zh) * | 1972-04-03 | 1973-11-16 | Motorola Inc | |
| US4150390A (en) * | 1976-10-08 | 1979-04-17 | Bbc Brown, Boveri & Company, Limited | Thyristor with gate and emitter shunts distributed over the cathode surface |
| DE3744308A1 (de) * | 1987-12-28 | 1989-07-06 | Bbc Brown Boveri & Cie | Leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
| CN102947939A (zh) * | 2010-06-21 | 2013-02-27 | Abb技术有限公司 | 具有局部发射极短路点的改进模式的相位控制晶闸管 |
| CN103222056A (zh) * | 2010-09-27 | 2013-07-24 | Abb技术有限公司 | 双极非穿通功率半导体装置 |
| EP2463913A1 (en) * | 2010-12-13 | 2012-06-13 | ABB Technology AG | Bipolar reverse-blocking non-punch-through power semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110675502A (zh) * | 2019-11-26 | 2020-01-10 | 北京唯智佳辰科技发展有限责任公司 | 多层集成电路版图多边形对齐和简化处理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016016427A1 (en) | 2016-02-04 |
| CN107078154B (zh) | 2021-01-26 |
| EP3175485A1 (en) | 2017-06-07 |
| JP2017526175A (ja) | 2017-09-07 |
| US20170243966A1 (en) | 2017-08-24 |
| JP6731401B2 (ja) | 2020-07-29 |
| US10355117B2 (en) | 2019-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tatabhatla et al. | Performance enhancement by shade dispersion of Solar Photo-Voltaic array under continuous dynamic partial shading conditions | |
| Ramadan et al. | A new application of chaos game optimization algorithm for parameters extraction of three diode photovoltaic model | |
| Bartkowiak et al. | Nonlinear currents in Voronoi networks | |
| Wachutka | Analytical model for the destruction mechanism of GTO-like devices by avalanche injection | |
| CN107078154A (zh) | 相控晶闸管 | |
| CN108431962A (zh) | 半导体装置、半导体装置的制造方法 | |
| Jiang et al. | A novel hybrid maximum power point tracking method based on improving the effectiveness of different configuration partial shadow | |
| Strelniker et al. | Resistance distribution in the hopping percolation model | |
| Shepovalova | Fabrication process study for matrix silicon solar cells | |
| Kotsovos et al. | Three-dimensional simulation of carrier transport effects in the base of rear point contact silicon solar cells | |
| Bindiganavale et al. | Guidelines for using the fast multipole method to calculate the RCS of large objects | |
| Maaskant et al. | Application of trapezoidal-shaped characteristic basis functions to arrays of electrically interconnected antenna elements | |
| Guo et al. | Many-particle based evaluations for maximum current output from bimodal electron emitter arrays | |
| US3483039A (en) | Silicon cell construction and method of manufacture therefor | |
| Azzedine et al. | Finite Elements Method Coupled with Delaunay Triangulation Method Applied on a Silicon Corner Diode | |
| Bellini et al. | 3D TCAD analysis of the effect on dI/dt of cathode shorts in phase controlled thyristors | |
| Basler et al. | Switching ruggedness and surge‐current capability of diodes using the self‐adjusting p emitter efficiency diode concept | |
| Ji et al. | Efficient optimization for bandwidth of the element of a multilayer parallel-plate slot array | |
| Liu et al. | Improvement of current crowding effect in VCSEL arrays with non-uniform oxidation aperture design | |
| Pointon et al. | Computer simulations of the magnetically insulated transmission lines and post-hole convolute of ZR | |
| Hocine et al. | A three-dimensional TLM simulation method for analysis of thermal effect in the space solar panel | |
| Garcı́a-Garcı́a et al. | Effects of spacer layers on the Wigner function simulation of resonant tunneling diodes | |
| Luo et al. | Error analysis of isosceles triangular interpolation for non-uniform grid | |
| Dubois et al. | A trigger for the internal q= 1 disruption in tokamaks | |
| Banerjee | Energy conservation in wireless sensor network using irregular cellular automata |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200610 Address after: Baden, Switzerland Applicant after: ABB grid Switzerland AG Address before: Baden, Switzerland Applicant before: ABB Switzerland Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210126 |