CN107077881B - 消除基于gshe-mtj的电路中的非所要电流路径 - Google Patents

消除基于gshe-mtj的电路中的非所要电流路径 Download PDF

Info

Publication number
CN107077881B
CN107077881B CN201580057658.9A CN201580057658A CN107077881B CN 107077881 B CN107077881 B CN 107077881B CN 201580057658 A CN201580057658 A CN 201580057658A CN 107077881 B CN107077881 B CN 107077881B
Authority
CN
China
Prior art keywords
gshe
current
mtj element
gshe mtj
charging current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580057658.9A
Other languages
English (en)
Other versions
CN107077881A (zh
Inventor
章尧君
文清·吴
肯德里克·海·良·袁
卡里姆·阿拉比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107077881A publication Critical patent/CN107077881A/zh
Application granted granted Critical
Publication of CN107077881B publication Critical patent/CN107077881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/45—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of non-linear magnetic or dielectric devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

系统和方法涉及避免由巨自旋霍耳效应GSHE磁性隧道结MTJ元件形成的自旋电子逻辑门中的非所要电流路径或潜路径。潜路径防止逻辑耦合到所述GSHE MTJ元件，以防止所述潜路径。所述潜路径防止逻辑可包含耦合到所述一或多个GSHE MTJ元件的一或多个晶体管，以限制写入电流在写入操作期间从既定管线级流动到非既定管线级。所述潜路径防止逻辑还可包含耦合到所述一或多个GSHE MTJ元件的一或多个二极管，以防止预设电流流入输入电路或充电电流产生电路中。预设线可耦合到所述一或多个GSHE MTJ元件，以使预设电流分流，而不流入非既定路径中。

Description

消除基于GSHE-MTJ的电路中的非所要电流路径
根据35U.S.C.§119主张优先权
本专利申请案主张2014年10月30日申请的标题为“消除基于GSHE-MTJ的电路中的非所要电流路径(ELIMINATION OF UNDESIRABLE CURRENT PATHS IN GSHE-MTJ BASEDCIRCUITS)”的第62/072730号临时专利申请案的益处，所述临时专利申请案是待决的，且指派给本案受让人，且由此明确地以全文引用的方式并入本文中。
技术领域
本发明的示范性方面涉及避免由GSHE-MTJ元件形成的自旋电子逻辑门中的非所要电流路径或潜路径。
背景技术
现代电子装置(例如膝上型计算机、计算机、智能电话、平板计算机等)为使用逻辑门的组合来执行各种逻辑运算的循序状态机。这些现代电子装置的流行部分由现在实现于此类装置上的许多功能驱动。此类功能的需求增加了电子装置的处理能力要求，且产生对较功率高效的裝置的需要。因此，继续小型化逻辑门并降低其电力消耗的压力正在增加。组件的小型化影响处理电路的所有方面，包含处理电路中的晶体管和其它无功元件，例如金属氧化物半导体(MOS)。MOS裝置通常通过晶体管的组合提供逻辑门。
历史上，MOS裝置已从增加小型化效果来受益。在过去，此类半导体小型化不仅减小集成电路(IC)中的MOS裝置所占用的覆盖区域，而且减少操作此类IC所需的电力，从而同时改进运算速度。随着MOS裝置减小到纳米尺度(例如九十(90)纳米尺度)，MOS 裝置在IC中所占用的覆盖区域减小，正如期望。然而，MOS裝置可不以明显更快的速度操作，因为当前机构(即，电子或电洞)的移动性并不也线性地提高，因为移动性是当前机构的有效质量的函数，且有效质量不随着小型化而改变。
已实施了各种技术来尝试改进基于晶体管的逻辑门在纳米尺度下的运算速度。令人遗憾的是，这些技术是成问题的，因为晶体管已被证实难以控制。此外，因为晶体管密度的增加尚未引入电力消耗的线性节省，所以基于晶体管的逻辑门继续呈现电力消耗问题。基于晶体管的逻辑门可因此快速达到其设计限制，且可需要其它类型的技术来继续 IC的小型化。因此，需要有效技术来创建逻辑门和执行逻辑运算，其与当前基于晶体管的技术相比，较好地适应纳米尺度，且更功率高效。
为了对抗前述问题，开发了使用巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件的自旋电子逻辑门来执行逻辑运算。一般来说，GSHE MTJ元件包含形成于第一端子(A)与第二端子(B)之间的GSHE带材，以及磁性隧道结(MTJ)，其中MTJ的自由层介接GSHE 带材，且MTJ的顶部电极耦合到第三端子(C)。所述MTJ的自由层的易磁化轴的磁化大体上垂直于由横穿第一端子(A)与第二端子(B)之间的GSHE带材的电子产生的磁化方向，使得所述MTJ的自由层经配置以基于从第一端子注入到第二端子/从第二端子注入到第一端子的第一充电电流以及经由顶部电极通过第三端子(C)而注入到MTJ中或从 MTJ提取(即，正/负电流方向)的第二充电电流而切换。
已示出了由GSHE MTJ元件形成的自旋逻辑门，以提供比基于晶体管的逻辑门大的功率效率。并且，自旋电子逻辑门能够在集成电路(IC)内以相对紧凑布置来安置。举例来说，自旋电子逻辑门可用比以基于晶体管德逻辑门来执行相同逻辑运算所需的晶体管的数目小的数目的GSHE MTJ元件来执行逻辑运算。并且，虽然传统的组合式逻辑(即，使用基于晶体管的逻辑门的逻辑电路)常常必须使用单独的循序逻辑(例如闩锁、触发器等)来存储因逻辑运算而产生的位状态，但GSHE MTJ元件(即，用以执行逻辑运算的相同元件)也可作为非易失性存储器来操作，以存储因所述逻辑运算而产生的位状态。因此，自旋电子逻辑门不仅可用以建造更紧凑的IC(例如循序状态机)，自旋电子逻辑门也可增加处理速度并简化IC设计。
在使用自旋电子逻辑的实例电路或门中，充电电流产生电路耦合到GSHE MTJ元件，以产生表示输入位集合的充电电流。所述输入位集合可包含逻辑运算的一或多个输入位状态。在逻辑运算之前，在预设级，可使GSHE MTJ元件初始化或预设到预设状态。可为GSHE MTJ元件设定对应于逻辑运算的阈值电流电平。在计算级，响应于所产生的充电电流产生GSHE自旋电流，且对输入位集合执行逻辑运算，其中基于预设状态以及 GSHE自旋电流是否超过阈值电流电平来设定逻辑输出位状态。
自旋电子电路或门可包含若干此类GSHE MTJ元件，其可串联或并联级联，且耦合到充电电流产生电路。因此，可基于GSHE MTJ元件不仅计算逻辑输出位状态而且保持或存储所述逻辑输出位状态的特性来执行分级或管线化运算。举例来说，在管线化运算中，来自前一管线级的逻辑输出位状态可用于下一管线级中的输入位集合。因此，使用 GSHE MTJ元件的自旋电子电路不需要用于实施管线化或分级运算的基于MOS的电路设计中可见的额外闩锁或触发器。因此，可使用自旋电子逻辑门来实现显著的电力和面积节省。
然而，自旋电子逻辑门还易受非所要的充电或电流路径影响，这可能在逻辑运算的各个级发生。对于一些自旋电子自旋逻辑电路，可创建反向充电路径，其中用于建立预设状态的预设电流可回流到充电电流产生电路或用以将输入位集合提供到自旋电子逻辑门的其它输入电路。在一些情况下，有可能充电电流希望将一个管线级中的自旋电子逻辑门写入到进入非既定管线级中的流。这些充电或电流路径是非所要的，且可导致使用GSHEMTJ元件的自旋电子逻辑电路的功能性中的不正确操作或破坏。
解决非所要电流路径的现有方法是低效和/或无效的。举例来说，一种方法涉及添加额外控制管线或额外管线级，来将既定管线级与非既定管线级分来，企图减轻从既定管线级到非既定管线级的电流流动。然而，此类实施方案显著增加面积和电力，且还可能降低运算速度。此外，此类实施方案并不克服归因于向后流动到输入电路中的预设电流而产生的非所要电流路径的问题。
发明内容
本发明的示范性方面涉及避免包括一或多个GSHE-MTJ元件的自旋电子逻辑电路中的非所要电流路径或潜路径。
举例来说，示范性方面是针对一种自旋电子逻辑电路，其包括：一或多个巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件；以及潜路径防止逻辑，其耦合到所述GSHE MTJ 元件，所述潜路径防止逻辑经配置以防止包括自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。在一个方面中，所述自旋电子逻辑电路包含两个或更多个管线级，包括一或多个GSHE MTJ元件以及一充电电流产生电路，所述充电电流产生电路经配置以将写入电流提供到所述一或多个GSHE MTJ元件，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHE MTJ元件的一或多个晶体管，所述晶体管经配置以限制写入电流不让其在写入操作期间从既定管线级流动到非既定管线级。在另一方面，潜路径防止逻辑包含一或多个二极管，其耦合到所述一或多个GSHE MTJ元件，且经配置以防止预设电流流入输入电路或充电电流产生电路中。此外，预设线可经配置以为预设电流提供替代路径。
另一示范性方面是针对防止自旋电子逻辑电路中的潜路径的方法，所述方法包括：将一或多个潜路径防止逻辑元件耦合到自旋电子逻辑电路的一或多个巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件；以及使用所述潜路径防止逻辑元件来防止包括自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径。
另一示范性方面是针对一种自旋电子逻辑电路，其包括：一或多个巨自旋霍耳效应 (GSHE)磁性隧道结(MTJ)元件；以及用于防止包括自旋电子逻辑电路中的非既定路径中的充电电流的流动的潜路径的装置。
附图说明
呈现附图是为了辅助描述示范性方面且仅仅为了说明而非限制所述方面而提供附图。
图1说明可在自旋电子逻辑门中用于执行逻辑运算的巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件的一个方面的横截面视图。
图2A说明图1中所示的GSHE MTJ元件的GSHE电极和自由层的一个示范性方面的自上向下视图。
图2B说明图1中所示的GSHE MTJ元件的GSHE电极和自由层的另一示范性方面的自上向下视图。
图3是图1中所示的GSHE MTJ元件的GSHE电极的透视图。
图4说明图1中所示的GSHE MTJ元件的自由层和GSHE电极的一个方面。
图5是用以表示图1中所示的GSHE MTJ元件的操作性符号的视觉说明。
图6A说明GSHE MTJ元件的一个实例，其为图1中所示的GSHE MTJ元件的一个方面。
图6B说明GSHE MTJ元件的另一实例，其为图1中所示的GSHE MTJ元件的另一方面。
图6C说明GSHE MTJ元件的又一实例，其为图1中所示的GSHE MTJ元件的另一方面。
图7是说明指示图1中所示的GSHE MTJ元件的阈值电流电平的斯托纳-沃尔法特(Stoner-Wohlfarth)切换星形线59的一个方面的曲线图。
图8说明可用于执行逻辑运算的自旋电子逻辑门的一个方面。
图9说明表示图8中所示的自旋电子逻辑门所执行的逻辑运算的一组真值表。
图10说明表示用以使图8中所示的自旋电子逻辑门同步并预设所述自旋电子逻辑门的控制信号的控制状态的时序图。
图11说明可用于执行逻辑运算的自旋电子逻辑门的另一方面。
图12说明可用于执行逻辑运算的自旋电子逻辑门的另一方面。
图13说明可用于执行逻辑运算的自旋电子逻辑门的另一方面。
图14A说明包含具有经配置以执行缓冲运算和反转运算的MTJ元件的管线级的管线电路的一个方面。
图14B说明表示用以使图14A中所示的管线电路同步并预设所述管线电路的控制信号的控制状态的时序图。
图15A说明包含具有经配置以执行“与”运算、“与非”运算和“或非”运算的 MTJ元件的管线级的管线电路的另一方面。
图15B说明表示用以使图15A中所示的管线电路同步并预设所述管线电路的控制信号的控制状态的时序图。
图16A-16B说明由自旋电子逻辑门形成的电路中的潜路径。
图17说明解决图16A-16B的潜路径问题的常规尝试。
图18说明与使用晶体管来消除潜路径有关的示范性方面。
图19说明与使用二极管来消除潜路径有关的示范性方面。
图20A-20B说明与使用晶体管和相关真值表来消除潜路径有关的另一示范性方面。
图21A-21B说明由自旋电子逻辑门形成的单个位相加器设计，包含示范性方面的潜路径防止机制。
图22A-22C说明由根据示范性方面的自旋电子逻辑门形成的相加器与由常规晶体管门形成的相加器的比较。
图23是可包含本发明的示范性方面的示范性基于处理器的系统的框图。
图24说明防止自旋电子逻辑电路中的潜路径的方法的流程图。
具体实施方式
在以下针对本发明特定实施例的描述和相关图式中揭示本发明的若干方面。可在不脱离本发明的范围的情况下设计替代性实施例。另外，将不会详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。
词语“示范性”在本文中用于表示“充当实例、例子或说明”。本文中被描述为“示范性的”任何实施例不一定被解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包含所论述的特征、优点或操作模式。
本文中所使用的术语仅仅是为了描述特定实施例的目的，且并不希望限制本发明的实施例。如本文所使用，单数形式“一”和“所述”既定还包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包括(comprises、comprising)”和/或“包含 (includes、including)”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件和/ 或其群组的存在或添加。
另外，依据待由(例如)计算装置的元件执行的动作的序列来描述许多实施例。将认识到，本文中所描述的各种动作可由特定电路(例如，专用集成电路(ASIC))、由正由一或多个处理器执行的程序指令或由所述两者的组合来执行。另外，可认为本文中所述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有一组对应的计算机指令，所述计算机指令在被执行时将导致相关联的处理器执行本文中所述的功能性。因此，本发明的各种方面可以数个不同形式来体现，预期所有形式属于所主张的标的物的范围内。另外，对于本文中所描述的实施例中的每一者来说，任何此类实施例的对应形式可在本文中被描述为(例如)“经配置以(执行所描述的动作) 的逻辑”。
本文所述的方面涉及防止使用巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件来执行逻辑运算的自旋电子逻辑门中的前述非所要电流路径。在所揭示的方面中，自旋电子逻辑门可用比用基于晶体管的逻辑门执行相同逻辑运算所需的晶体管的数目小的数目的GSHE MTJ元件来执行逻辑运算，同时避免如在常规实施方案中的额外管线级方面的昂贵开销。
在本发明中，从既定管线级中的写入操作到非既定管线级的充电电流的非所要流动被称作“潜路径”。在一些方面，为了避免写入操作的潜路径，可在预先选择的电路节点中引入一或多个晶体管。所述一或多个晶体管在战略上放置在所述电路内，以有效地消除所述潜路径。
在一些其它方面中，一或多个二极管可用于限制与预设电流有关的电流的反向流动，不让其进入电荷产生电路或输入电路。预设电流可分流，且分流的预设电流可流动通过单独的线或网。以此方式，可消除与反向电流有关的潜路径。在使用多个管线级的情况下，二极管的示范性使用也可避免对用于抑制潜路径的管线级之间的额外控制信号的需要。由于将单独的线用于预设电流，因此也将避免预设电流对逻辑运算的输入数据的任何可能干扰。
因此，在示范性方面中，包括一或多个晶体管和/或一或多个二极管的逻辑可经配置以防止潜路径(例如与写入电流以及预设电流有关)流入非既定电路路径中。此类逻辑在本文中被称作潜路径防止逻辑，且包括用以辅助潜路径防止和分流的晶体管、二极管和任何相关控制管线。然而，将理解示范性潜路径防止逻辑并不包含额外/虚拟管线级，来抑制或防止如常规方法所使用的潜路径的流。举例来说，在一些方面，潜路径防止逻辑包含耦合到一或多个GSHE MTJ元件的一或多个晶体管，所述晶体管经配置以限制写入电流，不让其在写入操作期间从既定管线级流动到非既定管线级。在一些方面，潜路径防止逻辑包括一或多个二极管，其耦合到所述一或多个GSHE MTJ元件，且经配置以防止预设电流流入输入电路或充电电流产生电路中。此外，可添加预设线来提供所述预设电流的替代路径。在实例方面中，潜路径防止逻辑可被称为包含一或多个潜路径防止逻辑元件，其中所述潜路径防止逻辑元件可包含一或多个晶体管、一或多个二极管、预设线或其组合。
在这点上，在论述用于避免和消除潜路径的示范性方面之前，首先将提供GSHEMTJ 元件的建构和操作以及其在自旋电子逻辑门布置中的使用的介绍。
图1说明可用于自旋电子逻辑门的GSHE MTJ元件10的一个方面的横截面视图。所述横截面视图说明各种层的堆叠，其可用于提供GSHE MTJ元件10。图1中所示的 GSHE MTJ元件10包含参考层12、自由层14和电介质层16，其提供自由层14与参考层12之间的隧道势垒。参考层12具有固定的磁化。如所说明，参考层12的磁化从画面引出，且处于参考层12的平面内。
GSHE电极18耦合到自由层14，且由GSHE材料形成，例如β-钽、β-钨、铷和/或铂，作为非限制性实例。GSHE电极18经配置以接收充电电流20，且响应于充电电流 20产生GSHE自旋电流22。更具体地说，GSHE电极18经配置以产生GSHE，其将充电电流20转换成GSHE自旋电流22。充电电流20可表示一或多个位状态的输入位集合。举例来说，充电电流20可具有根据输入位集合的一或多个位状态设定的充电电流量值。由此，可根据充电电流20的充电电流量值来设定GSHE自旋电流22的自旋电流量值。由于充电电流量值是根据输入位集合的一或多个位状态来设定，因此自旋电流量值也可根据输入位集合的一或多个位状态来设定。举例来说，GSHE MTJ元件10经配置以存储位状态作为逻辑输出位状态，且具有阈值电流电平，其确定逻辑输出位状态何时从逻辑值(例如逻辑值“0”)切换到正相反的逻辑值(例如逻辑值“1”)。因此，GSHE MTJ 元件10经配置以通过基于GSHE自旋电流22是否超过阈值电流电平设定逻辑输出位状态，来对输入位集合执行逻辑运算。
关于自由层14，自由层14的磁化横向于充电电流20的传播方向，且在自由层14 的平面内。参考层12的磁化与自由层14的磁化之间的磁定向对准表示GSHE MTJ元件 10所存储的位状态(例如逻辑输出位状态)。在这方面，自由层14的磁化可具有：第一磁定向状态，其中自由层14的磁化从页面引出；以及第二磁定向状态，其中自由层14 的磁化引入页面中。由此，GSHE MTJ元件10所存储的位状态(例如逻辑输出位状态) 是基于自由层14的磁化。
由于参考层12的磁化是固定的，自由层14的磁化可在第一磁定向状态与第二磁定向状态之间切换，所述参考层12的磁化与自由层14的磁化之间的磁定向对准可在平行磁定向对准状态与反平行磁定向对准状态下提供。更具体地说，当自由层14处于第一磁定向状态时，GSHE MTJ元件10的磁定向对准在平行磁定向对准状态下提供，因为自由层14的磁化与参考层12的磁化是对准的，且在相同的方向上(即，自由层14的磁化和参考层12的磁化两者从页面引出)。在此实例中，当GSHE MTJ元件10的磁定向对准在平行磁定向对准状态下提供时，GSHE MTJ元件10所存储的位状态(例如逻辑输出位状态)表示逻辑值“0”。
当自由层14处于反平行磁定向状态时，GSHE MTJ元件10的磁定向对准在反平行磁定向对准状态下提供，因为自由层14的磁化与参考层12的磁化是不对准的，而是在相对方向上(即，自由层14的磁化引入到页面中，且参考层12的磁化从页面引出)。在此实例中，当GSHE MTJ元件10的磁定向对准在反平行磁定向对准状态下提供时，GSHE MTJ元件10所存储的位状态(例如逻辑输出位状态)表示逻辑值“1”。为了设定自由层 14的磁化，GSHE电极18产生GSHE，其归因于自旋轨道交互，将充电电流20转换为 GSHE自旋电流22。GSHE电极18所产生的GSHE致使GSHE自旋电流22大体上沿 GSHE电极18的外围传播，且自旋极化GSHE自旋电流22。更具体地说，GSHE自旋电流22经自旋极化，使得GSHE自旋电流22的自旋定向处于GSHE电极18的外围平面内，但横向(例如正交)于充电电流20的传播方向。GSHE自旋电流22在自由层14上施加自旋扭矩，其可用来使自由层14的磁化在第一磁定向状态与第二磁定向状态之间改变。在GSHE自旋电流22从GSHE电极18传播出来之后，GSHE自旋电流22的自旋极化丧失，且GSHE自旋电流22切换回到充电电流20中。
图1说明GSHE MTJ元件10具有端子第一端子或充电电流节点A、第二端子或充电电流节点B，以及第三端子或充电电流节点C。GSHE MTJ元件10可接收充电电流 20，使得充电电流20从充电电流节点A传播到充电电流节点B，或GSHE MTJ元件10 可接收充电电流20，使得充电电流20从充电电流节点B传播到充电电流节点A。以此方式，GSHE MTJ元件10可从第二磁定向状态切换到第一磁定向状态，且从第一磁定向状态切换到第二磁定向状态，如下文进一步详细阐释。GSHE MTJ元件10的电阻提供于充电电流节点C与GSHE电极18之间。当自由层14处于第二磁定向状态时，GSHE MTJ元件10的磁定向对准处于反平行磁定向对准状态。因此，GSHE MTJ元件10的在充电电流节点C与GSHE电极18之间的电阻在第一电阻性状态下提供，其在这方面为高电阻状态。当自由层14处于第一磁定向状态时，GSHE MTJ元件10的磁定向对准处于平行磁定向对准状态。因此，GSHE MTJ元件10的在充电电流节点C与GSHE电极 18之间的电阻在第二电阻性状态下提供，其在这方面为低电阻状态。
在图1中，示出充电电流20从充电电流节点A传播到充电电流节点B。因此，相应于充电电流20而产生的GSHE自旋电流22沿外围自旋极化，使得GSHE自旋电流 22的自旋定向沿自旋环SL对准。在此情况下，如果自由层14的磁化处于第二磁定向状态，且GSHE自旋电流22大于阈值电流电平，那么自由层14的磁化从第二磁定向状态切换到第一磁定向状态。然而，如果自由层14的磁化处于第二磁定向状态，但GSHE 自旋电流22小于阈值电流电平，那么自由层14的磁化维持在第二磁定向状态。最后，如果自由层14的磁化已经处于第一磁定向状态，那么自由层14的磁化维持在第一磁定向状态。当自由层14处于第一磁定向状态时，GSHE MTJ元件10的磁定向对准处于平行磁定向对准状态。因此，GSHE MTJ元件10的在充电电流节点C与GSHE电极18之间的电阻在第一电阻性状态下提供，其在这方面为低电阻状态。
类似地，可产生充电电流20，以便从充电电流节点B传播到充电电流节点A。因此，相应于充电电流20而产生的GSHE自旋电流22沿外围自旋极化，使得GSHE自旋电流 22的自旋定向与图1中所示的自旋环SL相对对准。在此情况下，如果自由层14的磁化处于第一磁定向状态，且充电电流20高于阈值电流电平，那么自由层14的磁化从第一磁定向状态切换到第二磁定向状态。然而，如果自由层14的磁化处于第一磁定向状态，但GSHE自旋电流22小于阈值电流电平，那么自由层14的磁化维持在第一磁定向状态。最后，如果自由层14的磁化已经处于第二磁定向状态，那么自由层14的磁化维持在第二磁定向状态。当自由层14处于第二磁定向状态时，GSHE MTJ元件10的磁定向对准处于反平行磁定向对准状态。因此，GSHEMTJ元件10的在充电电流节点C与 GSHE电极18之间的电阻在第一电阻性状态下提供，其在这方面为高电阻状态。
在这方面，充电电流节点A由GSHE MTJ元件10提供作为第一端子，充电电流节点B由GSHE MTJ元件10提供作为第二端子，且充电电流节点C由GSHE MTJ元件 10提供作为第三端子。由此，充电电流节点A、充电电流节点B和充电电流节点C可由金属层(例如铜(Cu))形成。GSHE电极18形成于充电电流节点A与充电电流节点B之间。然而，形成GSHE MTJ元件10，使得参考层12和自由层14堆叠在GSHE电极18 与充电电流节点C之间。
GSHE MTJ元件10进一步包括势垒层24、钉扎层26和反铁磁层28。在这方面，充电电流节点C提供于反铁磁层28上，且自由层14提供于GSHE电极18上。势垒层 24、钉扎层26和反铁磁层28提供磁性上刚性的组件，使得参考层12的磁定向是固定的，以便从页面引出。势垒层24形成于参考层12上，而钉扎层26形成于势垒层24上。以此方式，势垒层24提供于钉扎层26与参考层12之间。反铁磁层28帮助固定钉扎层 26的磁化。
为了读取GSHE MTJ元件10所存储的位状态(例如逻辑输出位状态)，GSHE MTJ 元件10经配置以通过GSHE MTJ元件10产生从GSHE电极18传播到充电电流节点C/ 从充电电流节点C传播到GSHE电极18的充电电流30。当GSHE MTJ元件10的磁定向对准处于反平行磁定向对准状态时，GSHE MTJ元件10的电阻在第一电阻性状态(即，高电阻状态)下提供，充电电流30处于低电流状态。当GSHE MTJ元件10处于平行磁定向对准状态，且GSHE MTJ元件10的电阻在第二电阻性状态(即，低电阻状态)下提供时，充电电流30处于高电流状态。以此方式，充电电流30可用以表示正由GSHE MTJ 元件10存储的位状态(例如逻辑值“1”或“0”)。GSHE MTJ元件10固有地为非易失性的，且因此可用于存储对应位状态(例如逻辑值“1”或“0”)，而不需要单独得循序状态元件(例如闩锁、触发器等)。可通过检测GSHE电极18与充电电流节点C之间的充电电流30的电阻、电压电平和/或电流量值，来感测GSHE MTJ元件10的磁定向对准和电阻(且因此位状态)。
图2A说明图1中所示的GSHE MTJ元件10的GSHE电极18和自由层14的一个示范性方面的自上向下视图。更具体地说，图2A示出自由层14的磁化32，其中自由层14的形状为椭圆形。在这方面，自由层14的磁化32与自由层14的长轴34对准，而充电电流20传播以便与自由层14的短轴36对准。在这方面，长轴34是自由层14 的易磁化轴，而短轴36是自由层14的难磁化轴。当提供充电电流20，以便从充电电流节点A传播到充电电流节点B，且高于阈值电流电平提供，自由层14的磁化32切换到或维持在第一磁定向状态，其中磁化32在方向D1上提供。在这方面，方向D1与长轴 34对准，且平行于参考层12(图1中所示)的磁化38的方向F。因此，参考层12的磁化 38与自由层14的磁化32之间的磁定向对准处于平行磁定向对准状态，因为自由层14 的磁化32与参考层12的磁化38相对于彼此平行。由于长轴34和短轴36彼此正交，因此自由层14的磁化32和参考层12的磁化38还与短轴36正交。
当提供充电电流20以便在从充电电流节点B到充电电流节点A的方向上传播，且高于阈值电流电平提供时，自由层14的磁化32切换到或维持在第二磁定向状态，其中在方向D2上提供磁化32。方向D2平行于长轴34，且反平行于参考层12的磁化38的方向F。因此，图1中所示的GSHE MTJ元件10的磁定向对准处于反平行磁定向对准状态，因为自由层14的磁化32和参考层12的磁化38相对于彼此反平行。由于长轴34 和短轴36彼此正交，因此自由层14的磁化32和参考层12的磁化38还与短轴36正交。注意，由于充电电流20相对于长轴34(即，易轴)垂直传播，且与短轴36(即，难轴)对准，因此GSHE自旋电流22施加到自由层14的切换场是沿长轴34。因此，自由层14位于磁各向异性的最有利定向中。图2A中所示的GSHE MTJ元件10因此经配置以使得阈值电流电平处于最大。
图2B说明图1中所示的GSHE MTJ元件10的GSHE电极18和自由层14的另一示范性方面的自上向下视图。如在图2A中所示的方面中，自由层14的磁化32可在具有方向D1的第一磁定向状态下提供，所述方向平行于参考层12的磁化38的方向F。自由层14的磁化32还可在具有方向D2的第二磁定向状态下提供，所述方向与参考层 12的磁化38的方向F反平行。然而，图2B中所示的充电电流20传播，以便与轴39 大体上对准。在这方面，自由层14定位成使得自由层14的短轴36(即，难轴)相对于充电电流20的传播以角度φ倾斜。由此，自由层14的短轴36相对于轴39以角度φ倾斜。因此，长轴34(即，易轴)相对于充电电流20的传播以角度
Figure BDA0001277097710000111
倾斜。在无外部磁场的情况下，自由层14的磁化32和参考层12的磁化38沿自由层14的长轴34对准。因此，方向D1、D2和F相对于充电电流20的传播也以角度
Figure BDA0001277097710000112
倾斜。因此，图2B中所示的 GSHE MTJ元件10具有自由层14，其定位成使得充电电流20以一定向分量沿长轴34(即，易轴)且一定向分量沿短轴36(即，难轴)传播。由此，GSHE自旋电流22施加到自由层14的切换场具有沿长轴34的定向分量和沿短轴36的定向分量。
图2B中所示的GSHE MTJ元件10因此经配置以使得与图2A中所示的方面相比，阈值电流电平较低。设定角度φ因此提供用于控制GSHE MTJ元件10的阈值电流电平的技术。当角度φ为约
Figure BDA0001277097710000113
时，GSHE MTJ元件10的阈值电流电平为最小(见图7)。
图3是图1、2A和2B中所示的GSHE MTJ元件10的GSHE电极18的透视图。GSHE 电极18经配置以提供GSHE，其将充电电流20转换为GSHE自旋电流22。GSHE电极 18由GSHE材料形成。GSHE材料产生GSHE，导致电子在横越充电电流20的流动的方向上的经自旋极化的扩散，如图3中示出。GSHE是归因于GSHE电极18中的自旋轨道耦合，且经自旋极化的扩散使电子偏转到GSHE电极18的外围40。因此，充电电流20转换成GSHE自旋电流22。形成GSHE电极18的GSHE材料可为具有高原子数的金属，例如钽、铷、钨和/或铂。举例来说，GSHE电极18可由高电阻率形式的β-钽和β-钨形成。如图3中所示，GSHE自旋电流22经自旋极化，使得GSHE自旋电流22 的自旋定向处于GSHE电极18的外围40的平面内，但横越(例如正交)充电电流20的传播方向。
在这方面，提供图3中的充电电流20，以便从充电电流节点A传播到充电电流节点B。此外，自由层14(图1中所示)已形成于GSHE电极18的外围40处的电极表面42 上。如图3中所示，GSHE自旋电流22因此在沿电极表面42的方向D1上具有自旋极化。尽管GSHE自旋电流22中的电子由自由层14反射，但GSHE自旋电流22在自由层14上施加自旋扭矩，其驱动自由层14在方向D1上的磁化。如果已提供了充电电流 20，以便从充电电流节点B传播到充电电流节点A，那么产生GSHE自旋电流22，以便在沿电极表面42的方向D2上具有自旋极化。在此情况下，GSHE自旋电流22在自由层14上施加自旋扭矩，其驱动自由层14在方向D2上的磁化32(图2A和2B中所示)。在GSHE自旋电流22从GSHE电极18传播出来之后，GSHE自旋电流22的自旋极化丧失，且GSHE自旋电流22切换回到充电电流20中。
在GSHE电极18的邻接自由层14的电极表面42处，GSHE自旋电流22由GSHE 电极18产生，其中GSHE自旋电流22的电流量值根据自旋霍尔角度θSH(未图示)与充电电流20的电流量值有关。自旋霍尔角度θSH定义自旋霍尔比率：
Figure BDA0001277097710000122
JS＝GSHE自旋电流22的电流密度
Figure BDA0001277097710000123
JC＝充电电流20的电流密度
e＝电子的电荷
从高电阻率形式的钽、铷、钨和/或铂形成GSHE电极18可使GSHE的数量级改进到～0.30。由此，GSHE电极18所提供的GSHE比用先前已知电极产生的自旋霍耳效应 SHE)大若干个数量级。由GSHE电极18从充电电流20产生的GSHE因此提供将充电电流20转换为充电电流30的高效方式。
图4说明自由层14和GSHE电极18的一个方面，其中GSHE电极18的电极表面 42邻接自由层14。GSHE自旋电流22的电流量值IS与充电电流20的电流量值IC的比率与自由层14和GSHE电极18的几何形状有关。在图4中，自由层14和GSHE电极 18的长度示出为L，自由层14和GSHE电极18的宽度示出为W，且GSHE电极18的高度示出为t。因此，充电电流20穿过的面积a被定义为高度t乘以宽度W。自旋电流 22穿过的面积A被定义为长度L乘以宽度W。GSHE自旋电流22的电流量值IS与充电电流20的电流量值IC的比率因此可示出为：
Figure BDA0001277097710000131
由此，对于～0.30的自旋霍尔角度θSH，其中长度L大约为50到100nm，且高度t 大约为2nm，电流量值IS与电流量值IC的比率
Figure BDA0001277097710000132
介于7.5与15之间。自旋力矩转移(STT)提供仅～0.60的当量比。因此，与自旋力矩转移(STT)相比，此表示当与 STT技术相比时，GSHE MTJ元件10消耗少数百倍的电力。
图5是用以表示图1的GSHE MTJ元件10的运算符号。GSHE MTJ元件10经配置以接收充电电流20。当在充电电流节点A处接收时，充电电流20在从充电电流节点A 到充电电流节点B的电流方向上传播。当在充电电流节点B处接收到充电电流20时，充电电流20在从充电电流节点B到充电电流节点A的电流方向上传播。响应于充电电流20，GSHE MTJ元件10产生充电电流节点A与充电电流节点B之间的GSHE自旋电流22。
整数n是将连接到GSHE MTJ元件10的其它MTJ元件的MTJ输入节点的整数数目。整数m指示提供多少在低电阻状态下具有电阻的其它MTJ元件，使得GSHE MTJ 元件10在大于或等于阈值电流电平的电平下产生GSHE自旋电流22。如果其电阻设定于低电阻状态的其它MTJ元件的数目等于或大于整数数目m，那么当充电电流20在从充电电流节点A到充电电流节点B的电流方向上传播时，GSHE自旋电流22将GSHE MTJ元件10的磁定向对准切换到并行磁定向状态。如果其电阻设定于低电阻状态的其它MTJ元件的数目等于或大于整数数目m，那么当充电电流20在从充电电流节点B到充电电流节点A的电流方向上传播时，GSHE自旋电流22将GSHE MTJ元件10的磁定向对准切换到反平行磁定向状态。否则，如果其电阻设定于低电阻状态的其它元件的数目小于整数数目m，那么维持GSHE MTJ元件10的磁定向对准。GSHE MTJ元件10可经设计和构造，以具有处于特定整数值的整数数目m。因此，整数数目m指示GSHE MTJ 元件10的阈值电流电平。为了读取GSHE MTJ元件10所存储的位状态(即，逻辑输出位状态)，GSHE MTJ元件10经配置以产生表示来自充电电流节点C的位状态的充电电流30。GSHE MTJ元件10可响应于在充电电流节点C与充电电流节点A或充电电流节点B之间施加的控制电压而产生充电电流30。
图6A说明GSHE MTJ元件10A的示范性方面，其为上文关于图1所述的GSHE MTJ 元件10的一个方面。图6A中示出GSHE MTJ元件10A的自由层14A以及GSHE电极18A，且其分别为图1中所示的自由层14和GSHE电极18的方面。为了控制整数m(未图示)，可控制自由层14A的厚度。因此，通过控制自由层14A的厚度，设定整数m，且因此阈值电流电平。
可能难以精确地控制自由层14A的厚度来设定阈值电流电平。由此，图6B说明GSHE MTJ元件10B的另一方面。图6B中示出GSHE MTJ元件10B的自由层14B以及 GSHE电极18B，且其分别为图1中所示的自由层14和GSHE电极18的方面。自由层 14B具有安置于GSHE电极18B的电极表面46上的磁性层表面44，使得磁性层表面44 与GSHE电极18B的电极表面46部分地重叠。更具体地说，磁性层表面44安置于电极表面46上，使得磁性层表面44的第一区域48与GSHE电极18B的电极表面46重叠，且磁性层表面44的第二区域50并不与GSHE电极18B的电极表面46重叠。以此方式，连同GSHE MTJ元件10B的阈值电流电平设定整数m。因此，控制自由层14B与GSHE 电极18B之间的重叠的量可用以设定GSHE MTJ元件10B的阈值电流电平。
图6C说明GSHE MTJ元件10C的另一方面。图6C中示出GSHE MTJ元件10C的自由层14C以及GSHE电极18C，且其分别为图1中所示的自由层14和GSHE电极18 的方面。自由层14C具有安置于GSHE电极18C的电极表面54上的磁性层表面52。更具体地说，GSHE电极18C的形状设计成使得电极表面54的第一区域56与磁性层表面 52重叠。电极表面54的第二区域58并不与磁性层表面52重叠。电极表面54的第二区域58环绕磁性层表面52。以此方式，连同GSHE MTJ元件10C的阈值电流电平设定整数m。由此，控制电极表面54的第一区域56的大小和第二区域58的大小可用以确定阈值电流电平。
图7是说明指示图1中所示的GSHE MTJ元件10的阈值电流电平的斯托纳-沃尔法特切换星形线59的一个方面的曲线图。假定自由层14的易轴(例如图2A和2B中的长轴34)是自由层14的x轴，而y轴(例如图2A和2B中的短轴36)在自由层14的平面内，但与x轴正交，施加到自由层14的切换场H具有沿x轴的切换场分量Hx和沿y轴的切换场分量Hy。在此情况下，由于GSHE自旋电流22而产生切换场H。磁各向异性场(例如图2A和2B中所示的自由层14的磁化32)由HK表示。图7中所示的斯托纳-沃尔法特切换星形线59指示切换场分量Hx的阈值场量值和切换场分量Hy的阈值场量值，其将自由层14的磁化32从一个磁定向对准状态切换到另一磁定向对准状态(例如从第一磁定向状态到第二磁定向状态，或从第二磁定向状态到第一磁定向状态)。因此，为了切换自由层14的磁化32，GSHE自旋电流22(图1中所示)必须产生切换场H，使得切换场分量Hx超过其阈值场量值，且切换场分量Hy超过其阈值场量值，其沿斯托纳-沃尔法特切换星形线59标绘。因此，斯托纳-沃尔法特切换星形线59指示GSHE MTJ元件10的阈值电流电平。在此实例中，斯托纳-沃尔法特切换星形线59已相对于磁各向异性场HK 而归一化。
图7的斯托纳-沃尔法特切换星形线59的等式为
Figure BDA0001277097710000151
图7的斯托纳-沃尔法特切换星形线59表明切换场分量Hx的阈值场量值和切换场分量Hy的阈值场量值随着磁化32与切换场H之间的角度变化而变化。因此，GSHE MTJ元件10的阈值电流电平随着易轴与充电电流20的传播方向之间的角度变化而变化。因此，阈值电流电平关于图2A和2B中所示的GSHE MTJ元件10的方面不同。因此，GSHE MTJ元件10的整数值可由角度φ设定(见图2B)。
图8说明可用于执行逻辑运算，例如“与”运算、“或”运算、“或非”运算或“与非”运算的自旋电子逻辑门60的一个方面。自旋电子逻辑门60包含充电电流产生电路 62和GSHEMTJ元件10(“与”)，10(“或”)、10(“与非”)和10(“或非”)，其中的每一者是上文相对于图1所述的GSHE MTJ元件10的方面。因此，GSHE MTJ元件 10(“与”)，10(“或”)、10(“与非”)和10(“或非”)中的每一者包含充电电流节点A、充电电流节点B和充电电流节点C的一个方面。如下文进一步详细阐释，通过适当地连接充电电流节点A、B，且通过为整数n、m选择适当的整数值，来确定GSHE MTJ元件10(“与”)，10(“或”)、10(“与非”)和10(“或非”)中的每一者所执行的逻辑运算。各自的整数n等于二(2)。GSHE MTJ元件10(“与”)，10(“或”)、10(“与非”)和10(“或非”)中的每一者具有阈值电流电平，其由整数m指示。GSHE MTJ元件 10(“与”)的整数m等于一(1)，GSHE MTJ元件10(“或”)的整数m等于二(2)，GSHE MTJ元件10(“与非”)的整数m等于一(1)，且GSHE MTJ元件10(“或非”)的整数m 等于二(2)。应注意，贯穿图式的描述，位状态的逻辑值“0”由平行磁定向对准状态、低电阻性状态和高电流量值表示，而位状态得逻辑值“1”由反平行磁定向对准状态、高电阻性状态和低电流量值表示。
充电电流产生电路62经配置以产生表示输入位集合的充电电流20(L)。输入位集合可包含GSHE MTJ元件10(“与”)，10(“或”)、10(“与非”)和10(“或非”)中的每一者所执行的逻辑运算的一或多个输入位状态。在这方面，充电电流产生电路62可进一步经配置以存储输入位集合。关于图8中所示的充电电流产生电路62，充电电流产生电路62经配置以将两个输入位状态存储在输入位集合中，且产生充电电流20(L)，使得充电电流20(L)表示输入位集合中的两个输入位状态。
为了存储输入位集合并产生充电电流20(L)，充电电流产生电路62可包含一组一或多个MTJ元件。在这方面中，充电电流产生电路62包含GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)，其中的每一者是上文相对于图1所述的GSHE MTJ元件10的方面。因此，GSHE MTJ元件10(D1)和10(D2)中的每一者包含充电电流节点A、充电电流节点 B和充电电流节点C的一个方面。GSHE MTJ元件10(D1)经配置以存储输入位集合的第一输入位状态，而GSHE MTJ元件10(D2)经配置以存储输入位集合的第二输入位状态。在一个方面中，第一输入位状态和第二输入位状态可由表示第一输入位状态和第二输入位状态的充电电流(未图示)设定。举例来说，表示第一输入位状态的写入电压可施加在 GSHE MTJ元件10(D1)的充电电流节点A与充电电流节点B之间。由此，可响应于写入电压来产生表示第一输入位状态的充电电流(未图示)，从而设定GSHE MTJ元件 10(D1)所存储的第一输入位状态。类似地，表示第二输入位状态的写入电压可施加在 GSHE MTJ元件10(D2)的充电电流节点A与充电电流节点B之间。由此，可响应于写入电压来产生表示第二输入位状态的充电电流(未图示)，从而设定GSHE MTJ元件 10(D2)所存储的第二输入位状态。
充电电流产生电路62中的GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)可操作地关联，使得GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)产生充电电流20(L)，其表示输入位集合的第一输入位状态和第二输入位状态两者。在图8中所示的充电电流产生电路62的方面中，GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)平行地耦合。为了产生充电电流20(L)，GSHE MTJ元件10(D1)经配置以产生充电电流30(D1)，其表示第一输入位状态，且GSHE MTJ元件10(D2)经配置以产生充电电流30(D2)，其表示第二输入位状态。充电电流30(D1)是从GSHE MTJ元件10(D1)的充电电流节点C产生，且充电电流30(D2)是从GSHE MTJ元件10(D2)的充电电流节点C产生。GSHE MTJ元件10(D1)的充电电流节点C和GSHE MTJ元件10(D2)的充电电流节点C彼此连接。由此，充电电流30(D1)和充电电流30(D2)组合以提供充电电流20(L)。GSHE MTJ元件 10(D1)和GSHE MTJ元件10(D2)因此耦合，使得充电电流20(L)包含充电电流30(D1)和充电电流30(D2)。由此，充电电流20(L)同时表示输入位集合的第一输入位状态和第二输入位状态。
举例来说，假定GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)两者处于平行磁定向对准状态，其因此第一输入位状态和第二输入位状态两者具有逻辑值“0”。如果充电电流30(D1)和充电电流30(D2)两者具有高电流量值，那么充电电流20(L)的充电电流量值将在高电流状态下提供。充电电流20(L)因此表示逻辑值“00”。
或者，如果GSHE MTJ元件10(D1)处于平行磁定向对准状态，且GSHE MTJ元件 10(D2)处于反平行磁定向对准状态，那么第一输入位状态具有逻辑值“0”，且第二输入位状态具有逻辑值“1”。在此情况下，充电电流30(D1)具有高电流量值，且充电电流30(D2)具有低电流量值。充电电流30(D1)因此表示具有逻辑值“0”的第一输入位状态，且充电电流30(D2)因此表示具有逻辑值“1”的第二输入位状态。此外，如果GSHE MTJ元件10(D1)处于反平行磁定向对准状态，且GSHE MTJ元件10(D2)处于平行磁定向对准状态，那么第一输入位状态具有逻辑值“1”，且第二输入位状态具有逻辑值“0”。充电电流30(D1)因此表示具有逻辑值“1”的第一输入位状态。此外，充电电流 30(D2)表示具有逻辑值“0”的第二输入位状态。如果充电电流30(D1)、30(D2)中的一者具有高电流量值，且充电电流30(D1)、30(D2)中的另一者具有低电流量值，充电电流 20(L)的充电电流量值将处于中等电流状态。充电电流20(L)因此表示逻辑值“01”或逻辑值“10”。
最后，假定GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)两者均处于反平行磁定向对准状态，且因此第一输入位状态和第二输入位状态两者均具有逻辑值“1”。如果充电电流30(D1)和充电电流30(D2)两者具有低电流量值，那么充电电流20(L)的充电电流量值将在低电流状态下提供。充电电流20(L)因此表示逻辑值“11”。
在这方面，GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)、10(“或非”) 中的每一者经配置以为逻辑运算设定逻辑输出位状态，并存储所述逻辑输出位状态。更具体地说，GSHE MTJ元件10(“与”)经配置以为“与”运算存储并设定第一逻辑输出位状态。GSHE MTJ元件10(“与”)经配置以通过GSHE MTJ元件10(“与”)的充电电流节点A和充电电流节点B的布置，且通过为GSHE MTJ元件10(“与”)选择整数m 和n，来执行“与”运算。GSHE MTJ元件10(“或”)经配置以为“或”运算存储并设定第二逻辑输出位状态。GSHE MTJ元件10(“或”)经配置以通过GSHE MTJ元件 10(“或”)的充电电流节点A和充电电流节点B的布置，且通过为GSHE MTJ元件 10(“或”)选择整数m和n，来执行“或”运算。GSHE MTJ元件10(“与非”)经配置以为“与非”运算存储并设定第三逻辑输出位状态。GSHE MTJ元件10(“与非”)经配置以通过GSHE MTJ元件10(“与非”)的充电电流节点A和充电电流节点B的布置，且通过为GSHE MTJ元件10(“与非”)选择整数m和n，来执行“与非”运算。最后， GSHE MTJ元件10(“或非”)经配置以为“或非”运算存储并设定第四逻辑输出位状态。GSHE MTJ元件10(“或非”)经配置以通过GSHE MTJ元件10(“或非”)的充电电流节点A和充电电流节点B的布置，且通过为GSHE MTJ元件10(“或非”)选择整数 m和n，来执行“或非”运算。
图8中所示的GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)、10(“或非”) 各自串联耦合。因此，GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)、10(“或非”)中的每一者经配置以接收充电电流20(L)，其表示如上文所描述的输入位集合。 GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)、10(“或非”)中的每一者的整数n为二(2)，因为充电电流产生电路62具有由GSHE MTJ元件10(D1)和GSHE MTJ 元件10(D2)提供的两个MTJ输入节点。由此，来自充电电流产生电路62的输入位集合具有两个输入位状态：GSHE MTJ元件10(D1)所存储的第一输入位状态，以及GSHE MTJ 元件10(D2)所存储的第二输入位状态。为了描述GSHE MTJ元件10(“与”)、 10(“或”)、10(“与非”)、10(“或非”)所执行的逻辑运算，假定GSHE MTJ元件 10(“与”所存储的第一逻辑输出位状态已预设为具有逻辑值“1”(即，反平行磁定向对准)，GSHE MTJ元件10(“或”)所存储的第二逻辑输出位状态已预设为具有逻辑值“1”(即，反平行磁定向对准)，GSHE MTJ元件10(“与非”)所存储的第三逻辑输出位状态已预设为具有逻辑值“0”(即，并行磁定向对准)，且GSHE MTJ元件10(“或非”) 所存储的第四逻辑输出位状态已预设为具有逻辑值“0”(即，并行磁定向对准)。在所说明的其中GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)、10(“或非”)串联连接的情况下，可通过将示出为预设电流66的初始充电电流20(L)从GSHE MTJ元件 10(“或非”)的充电电流节点A发射到GSHE MTJ元件10(“与”)的充电电流节点A来实现假定的预设。可通过适当地设定控制信号Φ3和Φ2来实现建立预设电流66，如下文将进一步阐释。应注意，预设电流66可潜在地在反向方向上回流到充电电流产生电路62，其导致自旋电子逻辑门60的不正确操作。下文论述的示范性方面包含防止预设电流66以不正确方式回流到充电电流产生电路62中的技术。
一旦已结合预设电流建立逻辑输出位状态，图8的自旋电子逻辑门60的操作就如下继续。充电电流20(L)由GSHE MTJ元件10(“与”)在GSHE MTJ元件10(“与”)的充电电流节点A处接收。GSHE MTJ元件10(“与”)经配置以响应于充电电流20(L)产生GSHE自旋电流22(“与”)。更具体地说，GSHE MTJ元件10(“与”)经配置以产生 GSHE，其将充电电流20(L)转换为GSHE自旋电流22(“与”)。GSHE MTJ元件 10(“与”)具有由GSHE MTJ元件10(“与”)的整数m(其具有整数值一(1))以及GSHE MTJ元件10(“与”)的整数n(其具有整数值二(2))指示的阈值电流电平。
GSHE MTJ元件10(“与”)经配置以通过基于GSHE自旋电流22(“与”)是否超过 GSHEMTJ元件10(“与”)的阈值电流电平设定第一逻辑输出位状态S(“与”)，来对输入位集合(即，第一输入位状态B1和第二输入位状态B2)执行“与”运算。更具体地说，当第一输入位状态B1和第二输入位状态B2中的任一者或两者具有逻辑值“0”时， GSHE自旋电流22(“与”)超过GSHE MTJ元件10(“与”)的阈值电流电平。当GSHE 自旋电流22(“与”)超过GSHE MTJ元件10(“与”)的阈值电流电平时，GSHE MTJ元件10(“与”)经配置以使第一逻辑输出位状态S(“与”)从逻辑值“1”(即，反平行磁定向状态，其为预设的)切换到逻辑值“0”(即，平行磁定向状态)，因为充电电流20(L) 是在充电电流节点A处接收。否则，当第一输入位状态B1和第二输入位状态B2两者均具有逻辑值“1”时，GSHE自旋电流22(“与”)低于GSHE MTJ元件10(“与”)的阈值电流电平。当GSHE自旋电流22(“与”)低于GSHE MTJ元件10(“与”)的阈值电流电平时，GSHE MTJ元件10(“与”)经配置以使第一逻辑输出位状态S(“与”)维持在逻辑值“1”(即，反平行磁定向状态)。在GSHE MTJ元件10(“与”)的充电电流节点B 处，GSHE自旋电流22(“与”)转换回充电电流20(L)。为了读取第一逻辑输出位状态 S(“与”)，GSHE MTJ元件10(“与”)经配置以产生充电电流30(“与”)，其表示来自 GSHE MTJ元件10(“与”)的充电电流节点C的第一逻辑输出位状态S(“与”)。
充电电流20(L)由GSHE MTJ元件10(“或”)在GSHE MTJ元件10(“或”)的充电电流节点A处接收。GSHE MTJ元件10(“或”)经配置以响应于充电电流20(L)产生GSHE自旋电流22(“或”)。更具体地说，GSHE MTJ元件10(“或”)经配置以产生 GSHE，其将充电电流20(L)转换为GSHE自旋电流22(“或”)。GSHE MTJ元件 10(“或”)具有由GSHE MTJ元件10(“或”)的整数m(其具有整数值二(2))以及GSHE MTJ元件10(“或”)的整数n(其具有整数值二(2))指示的阈值电流电平。
GSHE MTJ元件10(“或”)经配置以通过基于GSHE自旋电流22(“或”)是否超过 GSHEMTJ元件10(“或”)的阈值电流电平设定第二逻辑输出位状态S(“或”)，来对输入位集合(即，第一输入位状态B1和第二输入位状态B2)执行“或”运算。更具体地说，当第一输入位状态B1和第二输入位状态B2两者均具有逻辑值“0”时，GSHE自旋电流22(“或”)超过GSHE MTJ元件10(“或”)的阈值电流电平。当GSHE自旋电流 22(“或”)超过GSHE MTJ元件10(“或”)的阈值电流电平时，GSHE MTJ元件 10(“或”)经配置以将第二逻辑输出位状态S(“或”)从逻辑值“1”(即，反平行磁定向状态)切换到逻辑值“0”(即，平行磁定向状态)，因为充电电流20(L)是在充电电流节点 A处接收。否则，当第一输入位状态B1和第二输入位状态B2中的任一者或两者具有逻辑值“1”时，GSHE自旋电流22(“或”)低于GSHE MTJ元件10(“或”)的阈值电流电平。当GSHE自旋电流22(“或”)低于GSHE MTJ元件10(“或”)的阈值电流电平时， GSHE MTJ元件10(“或”)经配置以使第二逻辑输出位状态S(“或”)维持在逻辑值“1”(即，反平行磁定向状态)。在GSHE MTJ元件10(“或”)的充电电流节点B处， GSHE自旋电流22(“或”)转换回充电电流20(L)。为了读取第二逻辑输出位状态 S(“或”)，GSHE MTJ元件10(“或”)经配置以产生充电电流30(“或”)，其表示来自 GSHE MTJ元件10(“或”)的充电电流节点C的第二逻辑输出位状态S(“或”)。
接下来，充电电流20(L)由GSHE MTJ元件10(“与非”)在GSHE MTJ元件10(“与非”)的充电电流节点B处接收。GSHE MTJ元件10(“与非”)经配置以响应于充电电流20(L)产生GSHE自旋电流22(“与非”)。更具体地说，GSHE MTJ元件10(“与非”) 经配置以产生GSHE，其将充电电流20(L)转换为GSHE自旋电流22(“与非”)。GSHE MTJ元件10(“与非”)具有由GSHEMTJ元件10的整数m(其具有整数值一(1))以及 GSHE MTJ元件10(“与非”)的整数n(其具有整数值二(2))指示的阈值电流电平。
GSHE MTJ元件10(“与非”)经配置以通过基于GSHE自旋电流22(“与非”)是否超过GSHE MTJ元件10(“与非”)的阈值电流电平设定第三逻辑输出位状态S(“与非”)，来对输入位集合(即，第一输入位状态B1和第二输入位状态B2)执行“与非”运算。更具体地说，当第一输入位状态B1和第二输入位状态B2中的任一者或两者具有逻辑值“0”时，GSHE自旋电流22(“与非”)超过GSHE MTJ元件10(“与非”)的阈值电流电平。当GSHE自旋电流22(“与非”)超过GSHE MTJ元件10(“与非”)的阈值电流电平时，GSHE MTJ元件10(“与非”)经配置以将第三逻辑输出位状态S(“与非”) 从逻辑值“0”(即，平行磁定向状态)切换到逻辑值“1”(即，反平行磁定向状态)，因为充电电流20(L)是在充电电流节点B处接收。否则，当第一输入位状态B1和第二输入位状态B2两者均具有逻辑值“1”时，GSHE自旋电流22(“与非”)低于GSHE MTJ元件 10(“与非”)的阈值电流电平。当GSHE自旋电流22(“与非”)低于GSHE MTJ元件 10(“与非”)的阈值电流电平时，GSHE MTJ元件10(“与非”)经配置以使第三逻辑输出位状态S(“与非”)维持在逻辑值“0”(即，平行磁定向状态)。在GSHE MTJ元件 10(“与非”)的充电电流节点A处，GSHE自旋电流22(“与非”)转换回充电电流20(L)。为了读取第三逻辑输出位状态S(“与非”)，GSHE MTJ元件10(“与非”)经配置以产生充电电流30(“与非”)，其表示来自GSHEMTJ元件10(“与非”)的充电电流节点C的第三逻辑输出位状态S(“与非”)。
最后，充电电流20(L)由GSHE MTJ元件10(“或非”)在GSHE MTJ元件10(“或非”)的充电电流节点B处接收。GSHE MTJ元件10(“或非”)经配置以响应于充电电流20(L)产生GSHE自旋电流22(“或非”)。更具体地说，GSHE MTJ元件10(“或非”) 经配置以产生GSHE，其将充电电流20(L)转换为GSHE自旋电流22(“或非”)。GSHE MTJ元件10(“或非”)具有由GSHE MTJ元件10(“或非”)的整数m(其具有整数值二 (2))以及GSHE MTJ元件10(“或”)的整数n(其具有整数值二(2))指示的阈值电流电平。
GSHE MTJ元件10(“或非”)经配置以通过基于GSHE自旋电流22(“或非”)是否超过GSHE MTJ元件10(“或非”)的阈值电流电平设定第四逻辑输出位状态S(“或非”)，对输入位集合(即，第一输入位状态B1和第二输入位状态B2)执行“或非”运算。更具体地说，当第一输入位状态B1和第二输入位状态B2两者均具有逻辑值“0”时， GSHE自旋电流22(“或非”)超过GSHE MTJ元件10(“或非”)的阈值电流电平。当 GSHE自旋电流22(“或非”)超过GSHE MTJ元件10(“或非”)的阈值电流电平时， GSHE MTJ元件10(“或非”)经配置以将第四逻辑输出位状态S(“或非”)从逻辑值“0”(即，平行磁定向状态)切换到逻辑值“1”(即，反平行磁定向状态)，因为充电电流 20(L)是在充电电流节点B处接收。否则，当第一输入位状态B1或第二输入位状态B2 具有逻辑值“1”时，GSHE自旋电流22(“或非”)低于GSHE MTJ元件10(“或非”)的阈值电流电平。当GSHE自旋电流22(“或非”)低于GSHE MTJ元件10(“或非”) 的阈值电流电平时，GSHE MTJ元件10(“或非”)经配置以使第四逻辑输出位状态 S(“或非”)维持在逻辑值“0”(即，平行磁定向状态)。在GSHE MTJ元件10(“或非”) 的充电电流节点A处，GSHE自旋电流22(“或非”)转换回充电电流20(L)。为了读取第四逻辑输出位状态S(“与非”)，GSHEMTJ元件10(“或非”)经配置以产生充电电流 30(“与非”)，其表示来自GSHE MTJ元件10(“或非”)的充电电流节点C的第四逻辑输出位状态S(“或非”)。
如下文进一步详细阐释，自旋电子逻辑门60经配置以接收控制信号Φ1、控制信号Φ2和控制信号Φ3，以便使GSHE MTJ元件10(D1)、10(D2)、10(“与”)、10(“或”)、 10(“与非”)、10(“或非”)的运算同步。以此方式，位状态B1、B2、S(“与”)、S(“或”)、 S(“或非”)、S(“与非”)以经同步方式更新。注意，GSHE MTJ元件10(“与”)、 10(“或”)、10(“与非”)和10(“或非”)的磁定向对准和电阻可用以存储其相应逻辑运算的结果，而无需单独的循序逻辑元件。
通过并行提供充电电流产生电路62的GSHE MTJ元件10(D1)、10(D2)，到GSHE MTJ元件10(D1)、10(D2)的驱动电压不必如此高。然而，当GSHE MTJ元件10(D1)、 10(D2)并联连接时，充电电流产生电路62可具有降低的扇出性能，因为充电电流产生电路62的输入电阻减小。并且，在这方面，GSHE MTJ元件10(“与”)、10(“或”)、 10(“与非”)和10(“或非”)串联耦合。串联布置提供较好的扇出，因为当执行逻辑运算的GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)的数目增加时，归因于串联布置，充电电流20不必增加。然而，串联布置还可要求将较高的驱动电压提供到GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)。
现在参看图8和9，图9说明一组真值表T(“与”)、T(“或”)、T(“与非”)和T(“或非”)，其共同地表示图8中所示的自旋电子逻辑门60中的GSHE MTJ元件10(“与”)、 10(“或”)、10(“与非”)和10(“或非”)所执行的逻辑运算。真值表T(“与”)、 T(“或”)、T(“与非”)和T(“或非”)的逻辑运算假定GSHE MTJ元件10(“与”)已预设为具有逻辑值“1”，GSHE MTJ元件10(“或”)已预设为具有逻辑值“1”，GSHE MTJ元件10(“与非”)已预设为具有逻辑值“0”，且GSHE MTJ元件10(“或非”)已预设为具有逻辑值“0”。
现在参考图8和10，图10说明表示控制信号Φ1的控制状态、控制信号Φ2的控制状态和控制信号Φ3的控制状态的时序图。控制状态H表示高电压状态、控制状态L表示低电压状态，且控制状态Z表示高阻抗状态。在预设模式期间，控制信号Φ1处于控制状态Z，控制信号Φ2处于控制状态L，且控制信号Φ3处于控制状态H。由此，产生预设充电电流66(图8中所示)，其从控制信号Φ3传播到控制信号Φ2。注意，充电电流 20(L)在跨越GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)的第一电流方向上传播，而预设充电电流66在跨越GSHE MTJ元件10(“与”)、 10(“或”)、10(“与非”)和10(“或非”)的第二电流方向上传播，其中所述第二电流方向与所述第一电流方向正相反，且在本文中也被称作“反向方向”。以此方式，将GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)的逻辑输出位状态 S(“与”)、S(“或”)、S(“与非”)和S(“或非”)预设为分别具有逻辑值“1”、“1”、“0”和“0”。这些是逻辑输出位状态S(“与”)、S(“或”)、S(“与非”)和S(“或非”) 的默认逻辑值。可在预设模式之前，通过写入电压来设定GSHE MTJ元件10(D1)、10(D2) 的第一输入位状态B1和第二输入位状态B2。在替代方面中，可在预设模式期间设定第一输入位状态B1和第二输入位状态B2。
在计算模式期间，控制信号Φ1处于控制状态H，控制信号Φ2处于控制状态Z，且控制信号Φ3处于控制状态L。由此，为了读取充电电流产生电路62所存储的第一输入位状态B1和第二输入位状态B2，且为了执行上文相对于图8所述的GSHE MTJ元件 10(“与”)、10(“或”)、10(“与非”)和10(“或非”)的逻辑运算，产生充电电流20(L)。
图11说明自旋电子逻辑门68的另一方面。自旋电子逻辑门68包含充电电流产生电路70，以及上文相对于图8所述的GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)。GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)也以与上文相对于图8所述的相同方式串联耦合。类似于图8说明的充电电流产生电路62，充电电流产生电路70包含GSHE MTJ元件10(D1)、10(D2)，且经配置以产生表示第一输入位状态B1和第二输入位状态B2的充电电流20(L)。更具体地说，GSHE MTJ元件10(D1)和10(D2)可操作地关联，以便产生充电电流20(L)。然而，图11中所示的GSHE MTJ元件10(D1)、10(D2)串联耦合。因此，GSHEMTJ元件10(D1)的充电电流节点C连接到GSHE MTJ元件10(D2)的充电电流节点B。因此，GSHEMTJ元件10(D1) 和GSHE MTJ元件10(D2)耦合，使得充电电流20(L)从GSHE MTJ元件10(D1)和GSHE MTJ元件10(D2)传播。在这方面，充电电流20(L)从GSHE MTJ元件10(D1)的充电电流节点C传播到GSHE MTJ元件10(D2)的充电电流节点B。充电电流20(L)接着从GSHE MTJ元件10(D2)的充电电流节点C传播到GSHE MTJ元件10(“与”)、10(“或”)、 10(“与非”)和10(“或非”)。与图8的充电电流产生电路62相比，充电电流产生电路 70可具有较好的扇出，因为串联连接GSHE MTJ元件10(D1)、10(D2)增加了充电电流产生电路70的输入电阻。
图12说明自旋电子逻辑门72的另一方面。自旋电子逻辑门72包含上文相对于图11所述的充电电流产生电路70，以及上文相对于图8所述的GSHE MTJ元件10(“与”)， 10(“或”)、10(“与非”)和10(“或非”)。GSHE MTJ元件10(“与”)、10(“或”)、 10(“与非”)和10(“或非”)中的每一者经配置以响应于充电电流20(L)分别产生GSHE 自旋电流22(“与”)、22(“或”)、22(“与非”)和22(“或非”)。然而，在这方面， GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)并联耦合。并联连接产生反向电流路径，例如潜路径120，从控制信号Φ3到控制信号Φ2的预设电流 66可通过其回流到输入位状态B1/B2。在下文所描述的示范性方面中，可消除潜路径 120。
由此，在图12中，GSHE MTJ元件10(“与”)经配置以在充电电流节点A处接收充电电流20(“与”)。充电电流20(“与”)是充电电流20(L)的一部分。由于充电电流 20(“与”)与充电电流20(L)成比例，因此充电电流20(“与”)还表示第一输入位状态 B1和第二输入位状态B2。GSHE MTJ元件10(“与”)经配置以产生GSHE，其将充电电流20(“与”)转换为GSHE自旋电流22(“与”)。如上文所描述，GSHE MTJ元件 10(“与”)经配置以基于GSHE自旋电流22(“与”)是否超过GSHE MTJ元件 10(“与”)的阈值电流电平而执行“与”运算。
此外，GSHE MTJ元件10(“或”)经配置以在充电电流节点A处接收充电电流 20(“或”)。充电电流20(“或”)是充电电流20(L)的一部分。由于充电电流20(“或”) 与充电电流20(L)成比例，因此充电电流20(“或”)还表示第一输入位状态B1和第二输入位状态B2。GSHE MTJ元件10(“或”)经配置以产生GSHE，其将充电电流20(“或”) 转换为GSHE自旋电流22(“或”)。如上文所描述，GSHE MTJ元件10(“或”)经配置以基于GSHE自旋电流22(“或”)是否超过GSHE MTJ元件10(“或”)的阈值电流电平而执行“或”运算。
此外，GSHE MTJ元件10(“与非”)经配置以在充电电流节点B处接收充电电流 20(“与非”)。充电电流20(“与非”)是充电电流20(L)的一部分。由于充电电流20(“与非”)与充电电流20(L)成比例，因此充电电流20(“与非”)还表示第一输入位状态B1 和第二输入位状态B2。GSHE MTJ元件10(“与非”)经配置以产生GSHE，其将充电电流20(“与非”)转换为GSHE自旋电流22(“与非”)。如上文所描述，GSHE MTJ元件 10(“与非”)经配置以基于GSHE自旋电流22(“与非”)是否超过GSHE MTJ元件 10(“与非”)的阈值电流电平而执行“或非”运算。
最后，GSHE MTJ元件10(“或非”)经配置以在充电电流节点B处接收充电电流 20(“或非”)。充电电流20(“或非”)是充电电流20(L)的一部分。由于充电电流20(“或非”)与充电电流20(L)成比例，因此充电电流20(“或非”)还表示第一输入位状态B1 和第二输入位状态B2。GSHE MTJ元件10(“或非”)经配置以产生GSHE，其将充电电流20(“或非”)转换为GSHE自旋电流22(“或非”)。如上文所描述，GSHE MTJ元件 10(“或非”)经配置以基于GSHE自旋电流22(“或非”)是否超过GSHE MTJ元件 10(“或非”)的阈值电流电平而执行“与非”运算。通过并联耦合，GSHE MTJ元件 10(“与”)、10(“或”)、10(“与非”)和10(“或非”)可接收较低驱动电压，但归因于关于充电电流20(L)的高电流要求，而可具有降低的扇出性能。
图13说明自旋电子逻辑门74的另一方面。自旋电子逻辑门74包含上文相对于图8所述的充电电流产生电路62，以及GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”)和10(“或非”)。在这方面，GSHE MTJ元件10(“与”)、10(“或”)、10(“与非”) 和10(“或非”)如上文在图12中所描述并联耦合。由此，与图8中所示的自旋电子逻辑门60、图11中所示的自旋电子逻辑门68和图12中所示的自旋电子逻辑门72相比，到图13中所示的自旋电子逻辑门74的驱动电压可处于其最低值。然而，自旋电子逻辑门74可具有最差扇出性能。此外，同样，并联连接可创建反向电流路径，例如潜路径 130，预设电流66可通过其回流到输入位状态B1/B2。在下文所描述的示范性方面中，可消除潜路径130。
现在参考图14A和14B，图14A说明管线电路76的一个方面。管线电路76包含一或多个管线级1A和1B(一般称为管线级1)、管线级2A和2B(一般称为管线级2)，以及管线级3A和3B(一般称为管线级3)。管线级1、2和3各自经配置以接收控制信号Φ1、控制信号Φ2和控制信号Φ3，以便使管线级1、2和3中的每一者的预设模式和计算模式同步。图14A中的GSHEMTJ元件10(Buf)包括图1中所示的GSHE MTJ元件10的方面，但经配置以通过充电电流节点A、B的所描绘的连接以及GSHE MTJ元件10(Buf) 中的每一者的整数m、n的选择来执行缓冲运算。图14A中的GSHE MTJ元件10(Inv) 包括图1中所示的GSHE MTJ元件10的方面，但经配置以通过充电电流节点A、B的所描绘的连接以及GSHE MTJ元件10(Inv)中的每一者的整数m、n的选择来执行反转运算。在这点上，GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)中的每一者的整数n(见图5)是一(1)。GSHE MTJ元件10(Buf)和MTJ元件10(Inv)中的每一者的整数m也是一 (1)。
如图14A和14B所示，图14B说明表示控制信号Φ1的控制状态、控制信号Φ2的控制状态和控制信号Φ3的控制状态的时序图。控制状态H表示高电压状态，且控制状态L表示低电压状态。将控制状态H与控制状态L之间的电压差设定成产生充分电流量值的充电电流或预设电流，以预设管线级1、2和3中的GSHE MTJ元件10(Inv)和 GSHE MTJ元件10(Buf)中的任一者，不管GSHE MTJ元件10(Inv)和GSHE MTJ元件 10(Buf)所提供的整数m的整数值。然而，如先前所阐释，预设电流可引起潜路径。另外，图14A说明另一潜路径140，其可归因于从一个管线级(例如管线级3A)流动到非既定管线级(例如管线级2B)的写入电流而产生。将在以下部分中阐释潜路径140以及消除潜路径140的方面。控制状态Z表示高阻抗状态，而控制状态h表示低于控制状态H但不足以产生具有足够高的电流量值以切换管线级1、2和3中的GSHE MTJ元件10(Inv) 和GSHE MTJ元件10(Buf)的电流的中间高电压状态。控制状态h与控制状态L之间的电压差设定为使得其产生适当量值的充电电流，以允许GSHE MTJ元件10(Inv)和GSHE MTJ元件10(Buf)执行其相应逻辑功能，而不影响GSHE MTJ元件10(Inv)和GSHE MTJ 元件10(Buf)正存储的位状态。
在预设模式1中，将管线级1预设为默认逻辑值。接下来，在计算模式1中，将充电电流30(3)提供到管线级1中的GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)，使得GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)执行其对应逻辑运算。管线级1A 具备来自先前管线级(未图示)的充电电流30(3)。管线级1B具备来自管线级3A的充电电流30(3)。将来自管线级3B的充电电流30(3)提供到后续管线级1(未图示)。来自管线级3的位状态因此在计算模式1中读取，且GSHE MTJ元件10(Buf)和GSHE MTJ元件 10(Inv)通过产生GSHE自旋电流22(1)执行其相应逻辑运算，其设定管线级1中的GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)所存储的位状态。管线级2在预设模式1和计算模式1两者期间提供对管线级1和3的隔离。
在预设模式2中，将管线级2预设为默认逻辑值。接下来，在计算模式2中，将充电电流30(1)提供到管线级2中的GSHE MTJ元件10(Inv)，使得GSHE MTJ元件10(Inv) 执行其反转运算。管线级2A具备来自管线级1A的充电电流30(1)。管线级2B具备来自管线级1B的充电电流30(1)。来自管线级1的位状态因此在计算模式2中读取，且 GSHE MTJ元件10(Inv)通过产生GSHE自旋电流22(2)来执行其相应反转运算，其设定管线级2中的GSHE MTJ元件10(Inv)所存储的位状态。管线级3在预设模式2和计算模式2两者期间提供对管线级1和2的隔离。
在预设模式3中，将管线级3预设为默认逻辑值。接下来，在计算模式3中，将充电电流30(2)提供到管线级3中的GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)，使得GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)执行其对应逻辑运算。管线级3A 具备来自管线级2A的充电电流30(2)。管线级3A具备来自管线级2B的充电电流30(2)。来自管线级2的位状态因此在计算模式3中读取，且管线级3中的GSHE MTJ元件 10(Buf)和GSHE MTJ元件10(Inv)通过产生GSHE自旋电流22(3)来执行其相应逻辑运算，其设定管线状态3中的GSHE MTJ元件10(Buf)和GSHE MTJ元件10(Inv)所存储的位状态。管线级1在预设模式3和计算模式3两者期间提供管线级2与3之间的隔离。
认识到预设模式1到3和计算模式1到3的以上阐释，现将阐释潜路径产生的可能性。参看图14B，举例来说，在计算模式2期间，发现控制信号Φ1为高或处于控制状态h，且控制信号Φ2为低或处于控制状态L。因此为在计算模式2期间提供到管线级2 中的GSHE MTJ元件10(Inv)的充电电流30(1)提供实例电流路径142。然而，基于管线级3A中的GSHE MTJ元件的整数值m和n，有可能因管线级2B中的GSHE MTJ元件 10(Buf)到控制信号Φ1的连接而产生潜路径140(在计算模式2中，在控制状态h下)，以致使充电电流30(2)流经控制信号Φ2(在计算模式2中，在控制状态L下)，且不当地在管线级2B中写入GSHE MTJ元件10(Buf)。
现在参考图15A和15B，图15A说明管线电路78的一个方面。管线电路78包含管线级1'、管线级2'和管线级3'。管线级1'、2'和3'中的每一者经配置以接收控制信号Φ1、控制信号Φ2和控制信号Φ3，以便使管线级3'的预设模式和计算模式同步。管线级1' 包含上文相对于图8所述的GSHE MTJ元件10(“与”)的一个方面和GSHE MTJ元件 10(“与非”)的一个方面。管线级2'包含上文相对于图8所述的GSHE MTJ元件 10(“与”)的一个方面。管线级2'还包含MTJ元件10(“与”)，其也是上文相对于图8 所述的GSHE MTJ元件10(“与”)的方面。管线级3′包含上文相对于图8所述的GSHE MTJ元件10(“或非”)的一个方面和GSHE MTJ元件10(“与”)的一个方面。
再次参看图15A和15B，图15B说明表示控制信号Φ1的控制状态、控制信号Φ2 的控制状态和控制信号Φ3的控制状态的时序图。在预设模式1'中，管线级1'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”)预设为其默认逻辑值(即，分别为逻辑“1”和逻辑“0”)。接下来，在计算模式1'中，将充电电流20(P)提供到管线级1' 中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”)。响应于充电电流20(P)，管线级1'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”)分别产生 GSHE自旋电流22(“与”)和GSHE自旋电流22(“与非”)。由此，管线级1'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”)各自执行其对应的逻辑运算。管线级1'具备来自先前管线级(未图示)的充电电流20(P)。来自先前管线级的位状态因此在计算模式1'中读取，且GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”)执行其相应的逻辑运算。管线级2'在预设模式1'和计算模式1'两者期间提供隔离。
在预设模式2'中，管线级2'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件 10(“与”)'预设为其默认逻辑值(即，分别为逻辑“1”和逻辑“1”)。接下来，在计算模式2'中，管线级1'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与非”) 所产生的充电电流30(“与”)和30(“与非”)组合成充电电流20(L1)。在计算模式2'期间，将充电电流20(L1)提供到管线级2'中的GSHE MTJ元件10(“与”)和GSHE MTJ 元件10(“与”)'。响应于充电电流20(L1)，管线级2'中的GSHE MTJ元件10(“与”) 和GSHE MTJ元件10(“与”)'分别产生GSHE自旋电流22(“与”)和GSHE自旋电流 22(“与”)'。由此，管线级2'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件 10(“与”)'各自执行其对应的逻辑运算。来自管线级1'的位状态因此在计算模式2'中读取，且管线级2'中的GSHE MTJ元件10(“与”)和GSHE MTJ元件10(“与”)'执行其相应的逻辑运算。管线级3'在预设模式2'和计算模式2'两者中提供隔离。
在预设模式3'中，将管线级3'中的GSHE MTJ元件10(“或非”)和GSHE MTJ元件 10(“与”)预设为其默认逻辑值(即，分别为逻辑“0”和逻辑“0”)。接下来，在计算模式3'中，分别地，管线级2'中的GSHE MTJ元件10(“与”)产生充电电流30(“与”)，且GSHE MTJ元件10(“与”)产生充电电流30(“与”)。来自管线级2'的充电电流 30(“与”)和充电电流30(“与”)'经组合以将充电电流20(L2)提供到管线级3'。响应于充电电流20(L2)，管线级3'中的GSHEMTJ元件10(“或非”)和GSHE MTJ元件 10(“与”)分别产生GSHE自旋电流22(“或非”)和GSHE自旋电流22(“与”)，以便执行其对应的逻辑运算。因此读取来自管线级2'的位状态，且管线级3'中的GSHE MTJ 元件10(“与”)在计算模式3'期间各自执行其相应的逻辑运算。管线级1'在预设模式3' 和计算模式3'两者中提供隔离。并且，在计算模式1'期间，管线级3'中的GSHE MTJ元件10(“或非”)和GSHE MTJ元件10(“与”)产生充电电流30(“或非”)和30(“与”)。来自管线级3'的充电电流30(“或非”)和30(“与”)组合成来自管线级3'的充电电流 20(L3)。由此，在计算模式1'期间读取来自管线级3'的位状态。
同样，在管线电路78中，对于在计算模式2'期间提供到管线级2'中的GSHE MTJ 元件10(“与”)和GSHE MTJ元件10(“与”)'的既定充电电流20(L1)(示出为实例电流路径152)，非既定潜路径150可产生以导致向邻近于且在管线级3'之后的管线级(示出为管线级4'，而无GSHE MTJ元件的特定说明)的无意写入。
相对于上文的图12、13、14A和15A论述的以上潜路径在分别在图16A和16B中示出的实例电路1600和1650中总计。在图16A中，示出类似于参考图14A和15A-15 B论述的管线电路76和78的管线电路1600。管线电路1600示出四个管线级1到4，其中管线级1具有GSHEMTJ元件A、B；管线级2具有GSHE MTJ元件C、D；管线级 3具有GSHE MTJ元件E、F；且管线级2具有GSHE MTJ元件G、H。同样，示出实例既定写入电流路径162，以将GSHE MTJ元件C和D写入管线级2中。然而，在一个实例中，如果GSHE MTJ元件C、D、E和F处于低电阻状态，而GSHE MTJ元件A和B 处于高电阻状态(例如基于其相应整数值m、n，以及存储在其中的预设值)，非既定潜路径可致使管线级4中的GSHE MTJ元件G和H还被写入。
参看图16B，说明管线电路1650具有管线级1中的GSHE MTJ元件A和B以及管线级2中的GSHE MTJ元件C和D。潜路径164说明预设电流的反向路径(例如图11、 12、13的预设电流66，图16A的管线级2的预设模式2中产生的预设电流)。
图17说明用于克服例如潜路径160的潜路径的常规尝试。在图17的管线电路1700中，例如，将额外或“额外”控制信号1702添加到图16A的管线电路1600。并非如在管线电路1600中将GSHE MTJ元件H连接到控制信号Φ1，GSHE MTJ元件H连接到管线电路1700中的额外控制信号1702。在控制信号Φ1被驱动为高(例如在管线级2期间)的同时，将此额外控制信号1702驱动为高。另一方面，可在管线级4而不是管线级 2期间，将额外控制信号1702驱动为高。以此方式可避免潜路径160。然而，管线电路 1700至少需要所示出的四个管线级，以分开之间可产生潜在潜路径的两个管线级。考虑 GSHE MTJ元件的至少三个装置阈值电流和两个装置电阻状态(即，逻辑“1”/高电阻/ 反平行状态或逻辑“0”/平行/低电阻状态)，这暗示将希望消除其之间的潜路径的每两个管线级至少六个控制管线和四个级。因此，管线电路1700需要相当大的额外面积和电力，并且还增加了因额外控制管线而招致的复杂性。此外，举例来说，管线电路1700 无法消除潜路径，例如与预设电流的反向路径相关联的潜路径164。
因此，参看图18，说明根据本发明的示范性方面的电路1800。示范性电路1800消除上文所论述的两种类型的潜路径(例如潜路径160和164)，而不招致管线电路1700的增加的复杂性和惩罚。更具体地说，示出示范性电路1800具有三个实例管线级1到3，各自包括由连接到控制信号W1和W2的GSHE MTJ元件形成的自旋电子逻辑门。管线级1包含GSHE MTJ元件1801、1802和1806；管线级2包含GSHE MTJ元件1803、 1804、1807和1808；且管线级3包含GSHE MTJ元件1805和1809。类似于先前实例中所论述的GSHE MTJ元件10，图18的GSHE MTJ元件可经配置以提供不同逻辑功能，但为了简洁起见，这些将不在本文中更详细地论述。
为了消除因供应到一个管线级中的GSHE MTJ元件的预设或计算模式的充电电流不当地流入不同管线级而导致的潜路径，在电路1800中引入晶体管1820到1834。更具体地说，晶体管1820和1822可防止归因于来自管线级1之前的管线级的写入电流进入管线级1(或超出)而导致的潜路径。类似地，晶体管1824和1826可防止归因于既定用于写入管线级1中的GSHE MTJ元件的写入电流不当地流入管线级2(或超出)而导致的潜路径。以类似方式，晶体管1828和1830防止潜路径电流从先前管线级流入管线级3，且晶体管1832和1834防止潜路径电流流入管线级3之后的管线级。晶体管1820到1834 可为基于MOS的晶体管，且它们可作为开/关切换器来控制，以启用或停用通过其的电流的流动。以此方式，管线电路1800消除归因于写入电流(例如，预设或计算模式充电电流)的潜路径。
在图19中，参考电路1900说明本发明的另一示范性方面。不同于电路1800的晶体管1820到1834，示范性电路1900包含二极管1920到1938。还示出电路1900具有三个实例管线级1到3，其各自包括由连接到控制信号W1和W2的GSHE MTJ元件形成的自旋电子逻辑门。管线级1包含GSHE MTJ元件1901、1902和1906；管线级2包含GSHE MTJ元件1903、1904、1907和1908；且管线级3包含GSHE MTJ元件1905 和1909。电路1900包含预设线“P”1950，其不是控制线，而是可为用于提供供预设电流流动的替代路径的电线或网。换句话说，不同于控制信号W1和W2(或图11到17的) 控制信号Φ1、Φ2和Φ3(其值需要根据待写入的运算和值来控制)，预设线P 1950是供预设电流流动的替代路径，从而消除了有害反向路径，例如图16B中所示的潜路径164。
更具体地说，二极管1920和1922将输入线耦合到预设线1950，其中二极管1920 和1922仅允许电流在一个方向上流动，即从输入线到预设线1950。归因于二极管的结构而阻止了电流的反向方向，例如其消除了例如潜路径164的反向路径。二极管1928 和1930类似于二极管1922和1920，其阻止了来自预设电流的反向电流供应到管线级2。同样地，二极管1936和1938防止来自当前电流的反向电流供应到管线级3。
另外，二极管1924和1926例如包含在管线级1与2之间，其还仅准许电流在既定方向上流动。防止反向方向上的非既定电流路径，此举还消除其它类型的潜路径，例如图16A的潜路径160，使其不再产生。类似地，举例来说，二极管1932和1934包含在管线级2与3之间，此举也仅准许电流在既定方向上流动，以防止两个管线级之间的潜路径。
现参考图20A-20B，说明使用二极管来防止潜路径的另一示范性方面。更具体地说，在图20A中，示出电路2000具有两个实例管线级1和2，各自包括由连接到控制信号 W1和W2的GSHE MTJ元件形成的自旋电子逻辑门。类似于电路1900的预设线P 1950，电路2000还包含预设线P 2050。为了更好地辅助阐释图20A，已使用不同参考标号来指代GSHE元件及其相应充电电流节点。更具体地说，管线级1的GSHE MTJ元件X 的充电电流节点包含充电电流节点或端子X1、X2和X3(其中X3为读取端子)，且类似地，管线级2的GSHE MTJ元件Y包含端子Y1、Y2和Y3。在管线级1的计算模式期间，既定电流路径将从端子X1到端子X2。预设电流将在从端子X2到X1的反向方向上。如果预防性机制未就位，那么当前电流可导致潜路径。使用将输入端子X1耦合到预设线P 2050的二极管2020来消除此潜在潜路径。类似地，管线级2的GHSE MTJ元件Y具有端子Y1、Y2和Y3，其中端子Y1通过二极管2024连接到预设线P 2050，以便消除与从Y2到Y1的预设电流有关的潜路径。二极管2022在GSHE MTJ元件X的读取端子X3与GSHE MTJ元件Y的输入端子Y1之间使用。二极管2022阻止供应到GSHE MTJ元件X的充电电流的写入路径以非既定且非所要方式流动到GSHE MTJ元件Y中。
在一些方面，二极管2022还可由晶体管代替，例如图18的电路1800的晶体管1820到1834。可使用晶体管来代替二极管2022，其中可需要对管线级内的运算的特定控制，因为晶体管可选择性地接通或断开。另一方面，二极管总是经配置以在一个方向上进行，但阻止相反方向上的电流。
图20B说明电路2000的控制信号W1、W2和预设线P 2050的真值表。第一行示出管线级1的预设模式1，其中写入控制信号W1提供预设电流，且将预设线P 2050驱动到0。在预设模式1期间，写入控制信号W2处于高阻抗或浮动级。对于管线级1(第二行)的计算或写入模式1，将写入控制信号W2驱动为高，而将写入控制信号W1驱动为低。预设线P 2050在此模式下是浮动的，因为其连接到二极管2020，这并不准许来自预设模式1的预设电流流入预设线2050中。
可分别在与管线级2的预设模式2和写入模式2有关的第三和第四行中看到写入控制信号W1和W2的反向值。更具体地说，如用于管线级2的预设模式2的第三行中示出，写入控制信号W2提供预设电流，且将预设线P 2050驱动到0。在预设模式2期间，控制信号W1处于高阻抗或浮动级。对于管线级2(第四行)的计算或写入模式2，将写入控制信号W1驱动为高，而将写入控制信号W2驱动为低。预设线P 2050在此模式中再次浮动，因为在此模式中，二极管2024并不准许电流流动到预设线2050。
图21A-21B说明用于使用自旋电子逻辑电路中的二极管来防止潜路径的上述方面的实例应用。举例来说，图21A示出具有两个输入线和一个输入装置(例如输入位B1和 B2，类似于图8的电路60)的加法器2100的实例配置。如此项技术中已知，加法器用以将三个二进制位(例如第一输入位A、第二输入位B和进位入位)相加，以产生两个输出位(例如总和位和进位出位)。在使用自旋电子逻辑门的组合逻辑中仅具有两个输入线的情况下实施的加法器2100可经配置以用于通过如图21A中示出的二极管的放置来消除潜路径。在此配置中，可如所示出实施21个二极管来消除潜路径。
图21B示出在包括三个管线级1到3的管线化实施方案中使用自旋电子逻辑门的加法器2150的更高效实施方案，所述管线级各自由若干GSHE MTJ元件形成。加法器2150 是具有三个输入位和两个输出位的全加法器。如所示出，配置三输入装置，而不是加法器2100的两输入结构，其中三个输入位“A”、“B”和“C”在输入线上被接受，以便产生两个输出，“输出”和“进位”。在示范性方面中，可用避免前述潜路径的结构中的自旋电子逻辑门来实施加法器2150。与加法器2100的21个二极管相比，加法器 2150高效地配置有11个二极管以防止潜路径。
图22A-22C说明应用于加法器的设计的示范性方面的进一步细节。图22A说明使用1 位加法器(例如上文的图21A-21B的加法器2100和2150来实施的N位加法器。逻辑上，所说明的N位加法器类似于用于信号处理应用的串流位加法器配置，其中在穿过闩锁之后，单个位加法器的进位出输出连接回到其进位入输入。将简要地描述常规串流位加法器，以便阐释创造性方面。相比于并行加法器，常规串流位加法器或循序加法器模仿添加两个多位编号的手写方法。在硬件或硬件与软件的组合中实施的常规串流位加法器中，实施添加两个n位编号(例如A[n-1:0]和B[n-1:0])的分级或管线化过程。从最低有效位A[0]和B[0]开始，举例来说，可将两个位(具有进位入，(如果存在的话)，或“0”进位入)馈送到第一管线级中的加法器。结果总和[0]和进位出C[0]是在第一级中产生。在下一第二级中，较高阶位A[1]和B[1]移位到加法器中，且来自先前第一级的C[0]也馈送到所述加法器中，这产生待用于下一、第三级的总和[1]和进位出C[1]，依此类推。因此，来自前一级的进位出被闩锁，且用作当前级的进位入或第三输入。当以管线化或分级方式执行此过程时，可添加两个编号A[n-1:0]和B[n-1:0]的所有n个位，以产生可用n+1 个位表示的输出。如所看到，串流位加法器需要加法器和闩锁的实施。
在实施具有由GSHE MTJ元件形成的自旋电子门的串流位加法器的示范性方面中，利用这些门的存储信息的性质。由于示范性自旋电子逻辑门是非易失性的，且它们具有内置的自动存储或自动闩锁能力，可将示范性串流位加法器配置成无闩锁。举例来说，上述全加法器2150可用以实施n位串流加法器以将一或多个位的流相加，而无需用于存储来自前一级的进位出位以将其添加到当前级中的额外存储电路。通过简单地将进位出(CO)连系到进位入(Cin)，单个全加法器2150可经配置以循序地相加n个级中的每一者中的3个位，以用于相加两个编号A[n-1:0]和B[n-1:0]。以此方式，可避免常规串流位加法器中存储来自所述前一级的进位出(Cout)所需的闩锁，如图22B中示出。
图22C中示出使用常规逻辑门的图22B的等效电路。如从图22C看到，需要32个晶体管来形成使用常规逻辑门的1位加法器。另一方面，即使实施二极管来避免使用从 GSHEMTJ元件(例如加法器2100)实施的自旋电子逻辑的潜路径，最差情况下也仅需要 21个二极管(具有对加法器2150中仅11个二极管的改进)。因此，在1位加法器设计的这些实例应用中，发现即使添加示范性二极管来消除潜路径，面积和成本的对应增加也并不超过使用常规逻辑门(例如基于MOS的晶体管)来实施对应逻辑的成本。
图23说明可使用本文所述的示范性方面的GSHE MTJ元件10；自旋电子逻辑门60、68、72和74；以及管线电路76、78、80和82的基于处理器的系统84的实例。在此实例中，基于处理器的系统84包括一或多个中央处理单元(CPU)86，其各自包括一或多个处理器88。CPU86可为主装置90。CPU 86可具有耦合到处理器88以用于快速存取临时存储数据的高速缓冲存储器92。CPU 86耦合到系统总线94，且可将基于处理器的系统84中所包括的主装置与从属装置互相耦合。众所周知，CPU 86通过经由系统总线94 交换地址、控制和数据信息而与这些其它装置通信。举例来说，CPU 86可将总线事务请求传达到存储器控制器96(作为从属装置的实例)。虽然图18中未说明，但是可提供多个系统总线94，其中每一系统总线94构成不同构造。
其它主装置和从属装置也可连接到系统总线94。如图18中所说明，作为实例，这些装置可包含存储器系统98、一或多个输入装置100、一或多个输出装置102、一或多个网络接口装置104和一或多个显示器控制器106。输入装置100可包含任何类型的输入装置，包含但不限于输入按键、开关、话音处理器等。输出装置102可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示符等。网络接口装置104可为经配置以允许将数据交换到网络108以及从网络108交换数据的任何装置。网络108可为任何类型的网络，包含但不限于有线或无线网络、私用或公共网络、局域网(LAN)、广域网(WLAN)和因特网。网络接口装置104可经配置以支持所要的任何类型的通信协议。存储器系统98可包含一或多个存储器单元110(0到N)。
CPU 86还可经配置以经由系统总线94存取显示器控制器106，以控制发送到一或多个显示器112的信息。显示控制器106经由一或多个视频处理器114将信息发送到显示器112以进行显示，所述一或多个视频处理器将待显示的信息处理成适合于显示器112 的格式。显示器112可包含任何类型的显示器，包含但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。
还应了解，实施例包含用于执行本文揭示的进程、函数和/或算法的各种方法。举例来说，在图24中，示范性方面可包含防止自旋电子逻辑电路(例如电路1800/1900)中的潜路径的方法，所述方法包括：将一或多个潜路径防止逻辑元件(例如电路1800的晶体管1820到1834/电路1900的二极管1920到1938以及预设线P 1950)耦合到自旋电子逻辑电路的一或多个巨自旋霍耳效应(GSHE)磁性隧道结(MTJ)元件(例如电路1800的 GSHE MTJ元件1801到1809/电路1900的GSHE MTJ元件1901到1909)，框2402；以及使用潜路径防止逻辑元件来防止包括自旋电子逻辑电路中的非既定路径中的充电电流的潜路径(例如电路1600和1650中所示的160/164)，框2404。
所属领域的技术人员将了解，可使用多种不同技术(technology)和技法(technique)中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
此外，所属领域的技术人员将了解，结合本文所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地说明硬件与软件的这种可互换性，以上已大体就其功能性来描述了各种说明性组件、块、模块、电路和步骤。此功能性是实施为硬件还是软件取决于特定应用以及强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但这样的实施方案决策不应被解释为会引起脱离本发明的范围。
结合本文所揭示的实施例而描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合体现。软件模块可驻留在RAM存储器、快闪存储器、 ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中，存储媒体可集成到处理器。
因此，本发明的实施例可包含计算机可读媒体，其体现用于避免由包括GSHE MTJ元件的自旋电子逻辑门形成的电路中的潜路径的方法。因此，本发明不限于所说明的实例，且任何用于执行本文中所描述的功能性的装置包括于本发明的实施例中。
虽然前面的揭示内容示出本发明的说明性实施例，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下，可在其中做出各种改变和修改。无需按任何特定次序来执行根据本文中所述的本发明的实施例的方法权利要求项的功能、步骤和/或动作。此外，尽管可能以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否则也涵盖复数形式。

Claims (14)

1.一种自旋电子逻辑电路，其包括：
一或多个巨自旋霍耳效应GSHE磁性隧道结MTJ元件，其配置为逻辑门；以及
潜路径防止逻辑，其耦合到所述一或多个GSHE MTJ元件，所述潜路径防止逻辑经配置以防止潜路径，其中所述潜路径包括：
从所述自旋电子逻辑电路的既定管线级到非既定管线级的充电电流的流动，
经配置以预设所述一或多个GSHE MTJ元件的预设电流的反向流动，或
其组合。
2.根据权利要求1所述的自旋电子逻辑电路，其包括：
充电电流产生电路，其经配置以将写入电流提供到所述一或多个GSHE MTJ元件，
其中所述潜路径防止逻辑包括耦合到所述一或多个GSHE MTJ元件的一或多个晶体管，所述晶体管经配置以限制所述写入电流，不让其在写入操作期间从既定管线级流动到非既定管线级。
3.根据权利要求1所述的自旋电子逻辑电路，其中所述潜路径防止逻辑包括一或多个二极管，其耦合到所述一或多个GSHE MTJ元件，且经配置以阻止所述预设电流流入经配置以将写入电流提供到所述一或多个GSHE MTJ元件的输入电路或充电电流产生电路中。
4.根据权利要求3所述的自旋电子逻辑电路，其进一步包括经配置以为所述预设电流提供替代路径的预设线。
5.根据权利要求1所述的自旋电子逻辑电路，其包括串流位加法器，所述串流位加法器包括单个位加法器，其经配置以将两个或更多个管线级中的一或多个位的串流相加，其中所述潜路径防止逻辑包括经配置以防止所述串流位加法器中的所述潜路径的一或多个二极管。
6.根据权利要求5所述的自旋电子逻辑电路，其中所述单个位加法器包括：
经配置以将第一输入位、第二输入位和进位入位相加以产生进位出位和总和位的逻辑，其中所述进位出位耦合到所述进位入位。
7.一种防止自旋电子逻辑电路中的潜路径的方法，所述方法包括：
将一或多个潜路径防止逻辑元件耦合到所述自旋电子逻辑电路的一或多个巨自旋霍耳效应GSHE磁性隧道结MTJ元件以形成逻辑门；以及
使用潜路径防止逻辑元件来防止所述自旋电子逻辑电路中的潜路径，其中所述潜路径包括：
从所述自旋电子逻辑电路的既定管线级到非既定管线级的充电电流的流动，
用以预设所述一或多个GSHE MTJ元件的预设电流的反向流动，或
其组合。
8.根据权利要求7所述的方法，其包括：
其中防止所述潜路径包括防止充电电流产生电路所提供的写入电流在写入操作期间从既定管线级流动到非既定管线级。
9.根据权利要求8所述的方法，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHE MTJ元件的一或多个晶体管。
10.根据权利要求8所述的方法，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHE MTJ元件的一或多个二极管。
11.根据权利要求7所述的方法，其包括防止所述预设电流流入输入电路或充电电流产生电路中，其中所述潜路径防止逻辑包括耦合到所述一或多个GSHE MTJ元件的一或多个二极管。
12.根据权利要求11所述的方法，其进一步包括将预设线耦合到一或多个GSHE MTJ元件，以为所述预设电流提供替代路径。
13.根据权利要求7所述的方法，其包括将所述自旋电子逻辑电路配置为串流位加法器，所述串流位加法器包括用于将两个或更多个管线级中的一或多个位的串流相加的单个位加法器，其中所述潜路径防止逻辑包括经配置以防止所述串流位加法器中的所述潜路径的一或多个二极管。
14.根据权利要求13所述的方法，其包括：在第一管线级中的所述单个位加法器中将第一输入位、第二输入位和进位入位相加以产生进位出位和总和位；以及将所述进位出位耦合到所述进位入位。
CN201580057658.9A 2014-10-30 2015-10-01 消除基于gshe-mtj的电路中的非所要电流路径 Active CN107077881B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462072730P 2014-10-30 2014-10-30
US62/072,730 2014-10-30
US14/626,920 2015-02-19
US14/626,920 US9300295B1 (en) 2014-10-30 2015-02-19 Elimination of undesirable current paths in GSHE-MTJ based circuits
PCT/US2015/053485 WO2016069184A2 (en) 2014-10-30 2015-10-01 Elimination of undesirable current paths in gshe-mtj based circuits

Publications (2)

Publication Number Publication Date
CN107077881A CN107077881A (zh) 2017-08-18
CN107077881B true CN107077881B (zh) 2021-02-05

Family

ID=55537602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580057658.9A Active CN107077881B (zh) 2014-10-30 2015-10-01 消除基于gshe-mtj的电路中的非所要电流路径

Country Status (3)

Country Link
US (1) US9300295B1 (zh)
CN (1) CN107077881B (zh)
WO (1) WO2016069184A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314671A4 (en) * 2015-06-24 2019-03-20 INTEL Corporation SUPER METAL SPIN NETWORK FOR LOGIC AND MEMORY DEVICES
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
KR102517332B1 (ko) 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
US11349480B2 (en) * 2018-09-24 2022-05-31 Board Of Regents, The University Of Texas System Circuits based on magnetoelectric transistor devices
US10762942B1 (en) 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
JP6973679B2 (ja) * 2019-04-08 2021-12-01 Tdk株式会社 磁性素子、磁気メモリ、リザボア素子、認識機及び磁性素子の製造方法
CN110021700B (zh) * 2019-04-24 2023-12-15 香港中文大学（深圳） 一种多功能自旋电子逻辑门器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US8143682B2 (en) 2006-10-31 2012-03-27 Hewlett-Packard Development Company, L.P. Methods and systems for implementing logic gates with spintronic devices located at nanowire crossbar junctions of crossbar arrays
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
US8427199B2 (en) * 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US9306151B2 (en) * 2012-05-25 2016-04-05 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Threshold gate and threshold logic array
US9195787B2 (en) 2012-11-20 2015-11-24 Intel Corporation Methods and apparatus for modeling and simulating spintronic integrated circuits
GB2526958B (en) 2013-03-28 2020-11-18 Intel Corp High stability spintronic memory
US20150145575A1 (en) * 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US20150213867A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US9384812B2 (en) * 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
US9230627B2 (en) * 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014025838A1 (en) * 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures

Also Published As

Publication number Publication date
WO2016069184A3 (en) 2016-06-30
CN107077881A (zh) 2017-08-18
US9300295B1 (en) 2016-03-29
WO2016069184A2 (en) 2016-05-06

Similar Documents

Publication Publication Date Title
CN107077881B (zh) 消除基于gshe-mtj的电路中的非所要电流路径
US10153425B2 (en) Spin logic device and electronic equipment including same
TWI574508B (zh) 高速進動切換磁性邏輯裝置
Matsunaga et al. Fabrication of a nonvolatile full adder based on logic-in-memory architecture using magnetic tunnel junctions
Zabihi et al. Using spin-Hall MTJs to build an energy-efficient in-memory computation platform
US20150145575A1 (en) Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US9847475B2 (en) Magnetic domain wall logic devices and interconnect
CN113451356B (zh) 磁性随机存储单元、存储器及设备
CN107134292B (zh) 可编程多功能自旋逻辑电路
Zarei et al. Power and area-efficient design of VCMA-MRAM based full-adder using approximate computing for IoT applications
Angizi et al. Composite spintronic accuracy-configurable adder for low power digital signal processing
US9503085B1 (en) Exclusive-OR gate using magneto-electric tunnel junctions
Vaysset et al. Operating conditions and stability of spin torque majority gates: Analytical understanding and numerical evidence
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
WO2016204774A1 (en) Capped magnetic memory
Lu et al. Nonvolatile magnetic half adder combined with memory writing
JP2009177306A (ja) 磁気論理素子
WO2023024083A1 (zh) 自旋逻辑器件、存算一体器件、半加器和全加器
CN113450851B (zh) 多比特存储单元、模数转换器、设备及方法
WO2022241735A1 (zh) 自旋逻辑器件、存算一体器件、半加器和全加器
WO2023279352A1 (zh) 磁性随机存储器及其数据写入和数据读取方法、电子设备
Pajouhi Ultralow power nonvolatile logic based on spin-orbit and exchange coupled nanowires
WO2023279345A1 (zh) 磁性随机存储器及其数据写入和读取方法、电子设备
CN110459254B (zh) 自旋电子器件和存内逻辑计算器件
US20240120923A1 (en) Spin logic device based on magnetic tunnel junction and electronic apparatus comprising the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant