CN107066871B - 功能装置和控制设备 - Google Patents

功能装置和控制设备 Download PDF

Info

Publication number
CN107066871B
CN107066871B CN201611104578.7A CN201611104578A CN107066871B CN 107066871 B CN107066871 B CN 107066871B CN 201611104578 A CN201611104578 A CN 201611104578A CN 107066871 B CN107066871 B CN 107066871B
Authority
CN
China
Prior art keywords
authentication
interface
controller
value
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611104578.7A
Other languages
English (en)
Other versions
CN107066871A (zh
Inventor
松本昭浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN107066871A publication Critical patent/CN107066871A/zh
Application granted granted Critical
Publication of CN107066871B publication Critical patent/CN107066871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103—Challenge-response

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供一种功能装置和控制设备。该功能装置包括能够对内部功能组件进行访问的外部接口，该功能装置确实地防止了在该功能装置中经由外部接口所进行的篡改。在该功能装置中，在作为外部接口的外部闪存端子与内部闪存之间设置结合控制器。在熔断器断开之后，除寄存器中的认证结果维持有效的情况以外，结合控制器在外部闪存端子与内部闪存之间进行物理遮断。该认证结果仅在通电期间才有效。

Description

功能装置和控制设备
技术领域
本发明涉及一种包括安全功能的功能装置以及控制设备。
背景技术
通常存在一种信息处理设备，其可以连接至网络以安装包括诸如认证处理和针对秘密信息的加密处理等的安全功能的功能装置。针对连接至信息处理设备的外围装置也需要该安全功能。例如，日本特开2011-123727公开了一种在控制装置和外围装置之间插入认证装置的系统。在该系统中，存储了与外围装置相对应的秘钥标识符和加密秘钥数据。在控制装置检测到与外围装置的使用请求有关的认证用命令的情况下，从认证用命令中所包括的相关装置的标识信息和认证数据来指定秘钥。之后，使用与所指定的秘钥相对应的加密秘钥数据和认证数据来执行认证处理。在该认证处理成功的情况下，使得外围装置经由用于连接外围装置的物理输入/输出端口而进入可操作状态。因此，可以防止控制装置或外围装置的安全信息的篡改。
在日本特开2011-123727所公开的系统中，存在用于使认证设备和外围装置相连接的物理外部接口端口。通常，外部接口在检查设备的最终操作时是必不可少的。然而，如果通过高技能人员来掩饰输入至外部接口的信号自身，则可能破坏安全性。例如，如果未经授权的人访问连接至外部接口的内部功能组件，则存在可能篡改或损坏内部功能组件中所存储的秘密信息的危险。
发明内容
本发明的主要目的是提供一种能够保护秘密信息不受危险的功能装置以及安装有该功能装置的控制设备。
一种功能装置，其具有功能组件，所述功能装置包括：外部接口，其使得能够进行外部访问；第一接口，其能够与所述外部接口导通；第二接口，其能够与所述功能组件导通；第一存储器装置，用于存储指令的集合；以及至少一个第一处理器，用于执行指令以控制第一控制器进行以下操作：在预定认证处理成功的情况下，所述第一控制器使所述第一接口和所述第二接口物理导通。
一种控制设备，包括：上述的功能装置；第二控制器，其经由所述外部接口连接至所述功能装置；第二存储器装置，用于存储指令的集合；以及至少一个第二处理器，其容纳在一个封装体中，其中，所述第二处理器执行指令以控制所述第二控制器进行以下操作：将所述登记命令发送至所述功能装置以使得能够进行与所述功能装置的信息传送。
一种功能装置，其具有功能组件，所述功能装置还包括：外部接口，其使得能够进行外部访问；第一接口，其能够与所述外部接口导通；第二接口，其能够与所述功能组件导通；以及控制器，用于在预定认证处理成功的情况下，使所述第一接口和所述第二接口物理导通。
根据以下(参考附图)对典型实施例的说明，本发明的其它特征将变得明显。
附图说明
图1是根据本实施例的控制设备的结构图。
图2是示出控制设备包括功能装置的情况下的连接状态的说明图。
图3是安全IC的块结构图。
图4是示出结合控制器及其主外围组件的连接状态的说明图。
图5A和5B是示出结合电路的结构示例的图。
图6是根据SATA标准的扩展命令组的说明图。
图7是扩展命令的详细说明图。
图8是结合控制器的操作的时序图。
图9是用于说明安全IC中的初始化处理的过程的图。
图10是用于说明端子认证ID登记处理的过程的图。
图11是用于说明登记了端子认证ID之后的认证处理的过程的图。
具体实施方式
以下，将针对本发明的各实施例提供说明。
图1是根据本发明的图像形成系统的整体结构图。图像形成系统包括控制设备122，该控制设备122包括一个或多个功能组件或功能装置。控制设备122包括计算机，该计算机具有中央处理单元(CPU)101、只读存储器(ROM)103和随机存取存储器(RAM)104。ROM103和RAM 104经由存储器控制器102和总线121连接至CPU 101。为了方便，将控制总线、数据总线和任意块之间的本地总线统一表示为总线121。总线121的典型示例包括PCIExpress或“PCIe”。总线121还连接至图像处理部110。此外，总线121还连接至LAN-IF控制器105、读取器-IF控制器108、A-IF控制器111、SATA-主机控制器113、面板IF控制器117和视频IF控制器119。注意，“IF”是包括端子、连接器、线缆和其它连接工具的信息输入/输出接口的通用术语。
CPU 101通过执行预定计算机程序来进行控制设备122的操作的整体控制。存储器控制器102进行相对于ROM 103和RAM 104的输入/输出控制。存储器控制器还进行直接内存存取(DMA)控制。ROM 103是只读存储器。典型的只读存储器是闪存(Flash memory)。将基本输入/输出系统(BIOS)程序和控制参数等存储在ROM 103中。通过连接该闪存，能够进行板上(on-board)重写。RAM 104是专用于重写的存储器，例如是双倍数据速率(DDR)存储器。RAM 104用作程序的工作区。RAM 104还用于存储打印数据。
LAN-IF控制器105进行与网络106的数据输入/输出控制。协议例如可应用于TCP/IP(传输控制协议/因特网协议)。网络106连接至诸如主机计算机107等的能够进行经由网络的图像形成的网络兼容装置。网络106还可以经由没有示出的路由器连接至因特网。读取器-IF控制器108进行与扫描器109的输入/输出控制。通过打印扫描器109所扫描的输入图像数据，实现了复制功能。图像处理部110对经由LAN-IF控制器105和读取器-IF控制器108所取得的图像进行各种图像处理。
面板IF控制器117进行与用户所操作的面板装置118的输入/输出控制。尽管图1没有示出，通过操作被显示为面板装置118的用户接口(UI)的画面和按钮图像等，可以检查与图像形成有关的各种设置和状态。视频IF控制器119传送打印数据，并且进行与打印部120的命令/状态的通信控制。打印部120是用于进行图像形成的功能块。尽管没有详细示出，打印部120包括打印设备主体、薄片进给系统和薄片输送系统。根据主要来自视频IF控制器119的命令信息，打印部120将打印数据打印在纸张介质等上。
A-IF控制器111进行与板A 112的输入/输出控制。连接至控制设备122的板A 112是展现了预定功能的功能组件。在本实施例中，板A 112是安装有诸如闪存等的非易失性存储装置的功能组件。例如，板A 112用于存储图像形成系统的引导程序以及存储打印部120特有的信息(诸如个体识别数据和消耗品信息等)等。SATA-主机控制器113进行与包括符合串行高级技术附件(SATA)标准的IF的装置的数据输入/输出控制。
加密控制器114进行与要连接的非易失性存储装置的输入/输出控制和镜像控制，同时进行加密处理和解密处理以相对于该非易失性存储装置进行数据的写入和读取。这里所使用的非易失性存储装置例如是硬盘驱动器(HDD)或固态驱动器(SSD)。镜像控制是指用于使用至少两个以上的非易失性存储装置来进行上述的加密处理和解密处理的控制。在本实施例中，使用HDD 115和HDD 116这两个HDD来进行镜像控制。一个HDD 115被称为主HDD，并且另一个HDD 116被称为备用HDD。在镜像控制中，将主HDD 115中所存储的数据复制到备用HDD 116。在进行写入时，将加密数据写入主HDD 115和备用HDD 116这两者中。在进行读取时，从主HDD 115读取加密数据，然后对该加密数据进行解密。然后，将解密后的数据发送至请求源的SATA-主机控制器113。
加密控制器114可被配置为容纳在一个封装体中的安装有IC的功能装置。在这种情况下，图像形成系统的硬件结构更为简化。因此，以下将加密控制器114表示成作为功能装置的示例的“安全IC”。此外，在控制设备122中，CPU 101和主控制器可以由容纳在一个封装体中的安装有IC的功能装置构成。在以下说明中，该功能装置被称为“控制器装置”或“控制器IC”。在图1所示的示例中，主控制器是存储器控制器102、LAN-IF控制器105、读取器-IF控制器108、图像处理部110、A-IF控制器111、SATA-主机控制器113、面板IF控制器117和视频IF控制器119。
图2是示出控制器IC和安全IC之间的连接的结构图。图2还示出控制器IC及其外围装置之间的连接以及安全IC及其外围装置之间的连接。作为外围装置，示出了板A 112、HDD115和HDD 116。安全IC 114包括SATA装置IP 203以及SATA主机IP 204和205。SATA装置IP203经由SATA-IF 202连接至控制器IC 201的SATA-主机控制器113。SATA主机IP 204经由SATA-IF 206连接至HDD 115。此外，SATA主机IP 205经由SATA-IF 207连接至HDD 116。
将作为存储有特有信息的功能组件的闪存208安装在安全IC 114中。闪存208是独立于其它功能块的芯片(有时被称为“用户晶片”(user die))而设置的单个片状晶片(tipdie)。这意味着，安全IC 114具有在一个封装体中安装有两个芯片的系统化封装(SiP)结构。
控制器IC 201经由A-IF 209连接至A-IF控制器111和板A 112。在板A 112上实现了作为功能组件的闪存210。闪存210读取并存储安全IC 114的闪存208中所存储的识别数据。稍后将说明详情。
图3是安全IC 114的内部功能结构图。安全IC 114包括连接至控制总线312的CPU301。通过执行预定加密/解密程序，CPU 301进行SATA-IF控制以及上述的加密/解密控制和镜像控制等。此外，通过执行预定ICE程序，CPU 301包括作为程序开发用调试器的ICE(内置在线仿真)功能。此外，通过执行预定的认证用程序，CPU 301用作认证部件。
控制总线312还连接至存储器控制器302。存储器控制器302进行针对闪存208和RAM 303的数据输入/输出控制。在闪存208中，存储了用于进行认证处理、加密处理和镜像控制的各种程序。此外，在闪存208中，还存储了进行数据输入/输出控制所需的认证信息、用于生成加密密钥的诸如原始数据等的秘密信息、以及各种控制参数等。RAM 303用作程序的工作区。RAM 303还用于临时存储数据。
控制总线312还连接至SATA-装置控制器304。SATA-装置控制器304包括图2所示的SATA装置IP 203及其外围电路。SATA-装置控制器304经由SATA-IP 202与SATA-主机控制器113进行命令/状态和各种数据的输入/输出控制。
控制总线312还连接至SATA-主机控制器305。SATA-主机控制器305包括图2所示的SATA主机IP 204和205及其外围电路。SATA-主机控制器305经由HDD 115和HDD 116以及SATA-IF 206和207进行命令/状态和各种数据的输入/输出控制。控制总线312还连接至加密/解密部306。加密/解密部306进行加密/解密处理，以相对于HDD 115和HDD 116进行数据的写入和读取。
控制总线312还连接至用作接口之间的结合控制单元的结合控制器307。如上所述，加密/解密程序和秘密信息存储在闪存208中。利用将闪存晶片和用户晶片安装在一个封装体中的SiP结构，与将闪存208作为单独装置配置在外部相比，可以更加确实地防止秘密信息的泄漏和篡改。然而，如果闪存208被密封在安全IC 114内部，则为了进行供给闪存208时的出厂测试，需要用于访问闪存208的外部端子。在图3中，外部端子被示出为外部闪存端子(external Flash terminal)311。这种外部闪存端子的提供导致了安全漏洞。例如，在设置了外部闪存端子311的情况下，闪存控制设备310连接至外部闪存端子311，这使得可以尝试访问闪存208中所存储的认证程序和秘密信息。在这种情况下，不具有合法权限的高技能人员可能会对认证算法进行解密，这导致泄漏认证信息等。由于相同原因，ICE控制设备308所连接至的外部ICE端子309可能是安全漏洞。为了消除这种安全漏洞，设置了结合控制器307。
图4是示出安全IC 114中的结合控制器307及其外围部件的连接状态的图。安全IC114设置有外部ICE端子309和外部闪存端子311等作为外部接口。此外，安全IC 114经由SATA-IF 202连接至SATA-主机控制器113(参见图3)。此外，安全IC 114经由SATA-IF 206和207分别连接至HDD 115和HDD 116。结合控制器307插入在外部接口与连接至诸如闪存208等的内部功能组件及安全IC 114的外部装置(例如，HDD 115、116、SATA-主机控制器113)之间。然后，基于熔断器402和寄存器403的输出，结合电路401使外部接口和外部装置转变为结合状态或非结合状态。结合电路401插入在第一接口和第二接口之间，其中第一接口能够与外部接口导通，并且第二接口能够与闪存208和存储器控制器302导通。结合电路401还插入在第一接口和第三接口之间，其中第三接口能够与外部装置所连接至的控制总线312导通。
熔断器(FUSE)402是包括已知的在过电流状态下断开的保险丝的组件。熔断器402在断开之前形成第一值状态(逻辑高：“1”)。在断开的情况下，熔断器402解除该状态。这意味着，熔断器402用作用于不可逆地形成第一值状态(“1”)的不可逆单元。另一方面，寄存器(REG)403是用作可逆部件的寄存器，其中该可逆部件用于根据认证单元的认证结果可逆地形成第一值状态和第二值状态(逻辑低：“0”)。寄存器403将第一值状态(“1”)仅维持了认证结果维持有效的时间段。在停止向安全IC 114的通电时，对第一值状态(“1”)进行复位。然后，寄存器403的状态转变为第二值状态(“0”)。这意味着，第一值状态(“1”)仅在向安全IC114通电期间是有效的。
图5A和5B示出结合控制器307中的结合电路401、熔断器402和寄存器403的结构的示例。结合电路401在图5A中被称为结合电路401A。此外，结合电路401在图5B中被称为结合电路401B。图5A是可以实现三态总线的情况下的电路结构示例。与外部接口导通的第一接口包括输入端子501、输出端子502和双向端子503。输入端子501导通并且连接至结合电路401A的输入缓冲器504。输出端子502导通并且连接至输出缓冲器506。双向端子503导通并且连接至双向缓冲器507。上拉电阻器或下拉电阻器连接至输入缓冲器504的输入侧。根据信号的特性，添加适当的电阻器(这同样适用于双向缓冲器507)。此外，各缓冲器的输入/输出连接至兼用作第二接口和第三接口的内部输入/输出总线508。内部输入/输出总线508连接至图3所示的闪存208、CPU 301、存储器控制器302和控制总线312。这意味着，内部输入/输出信号被发送至内部输入/输出总线508。
缓冲器504、506和507是三态缓冲器。在三态缓冲器504、506和507打开的情况下，第一接口和第二接口(以及第三接口)转变为非结合状态。此外，在三态缓冲器关闭的情况下，第一接口和第二接口(以及第三接口)转变为结合状态。三态缓冲器504、506和507各自是打开还是关闭是通过连接至三态缓冲器504、506和507各自的使能端子的使能信号来控制的。通过CPU 301所实现的输入/输出使能控制器513来控制该使能信号。
结合控制器307包括作为二值电路的示例的OR(或)电路514。OR电路514的输入连接至来自熔断器402和寄存器403的信号线。然后，在熔断器402和寄存器403至少之一生成了“1”信号时，输出该“1”信号。否则，将“1”转变为“0”。在图5A的示例中，将该信号称为掩码信号。将掩码信号输入至NAND电路509、510、511和512。在掩码信号是“1”时，NAND电路509、510、511和512的栅极打开。然后，使从输入/输出使能控制器513输入的使能信号有效。这意味着，第一接口和第二接口转变为结合状态。此时，第一接口和第三接口也转变为结合状态。否则，结合控制器307使第一接口和第二接口转变为非结合状态。此外，结合控制器307使第一接口和第三接口转变为非结合状态。这意味着，结合控制器307在接口之间物理地进行遮断。也就是说，除满足预定条件的情况以外，第一接口和第二接口转变为物理非结合状态。
例如，在图5A所示的结构中，在从OR电路514输出的掩码信号并非“1”的时间段，停止缓冲器504、506和507的所有操作。由此，内部输入/输出总线508和输入端子501、内部输出/输出总线508和输出端子502、以及内部输入/输出总线508和双向端子503全部转变为非结合状态。结果，外部闪存端子311与闪存208变为非导通。因此，即使未经授权的人尝试经由外部闪存端子311对闪存208进行外部访问，这也是不可能的。
结合电路401还可以用作用于选择或分配输入目的地和输出目的地的电路。图5B示出选择或分配经由外部访问所输入的信号和安全IC 114内部所生成的信号的输出目的地的情况下的电路结构示例。在这种情况下从OR电路514输出的信号被称为选择信号。(选择用)多路复用器515确定(选择)将例如从外部闪存输入端子517所输入的信号和从内部输入总线518所输入的信号中的哪个信号输入至内部输出总线519。内部输入总线518例如连接至存储器控制器302。内部输出总线519例如连接至闪存208。在从OR电路514输出的并且输入至多路复用器515的选择信号是“1”的情况下，确定外部闪存输入端子517并且将例如来自闪存控制设备310的输入信号选择为输入信号。另一方面，在选择信号不是“1”的情况下，即在选择信号是“0”的情况下，选择从内部输入总线518输入的信号(例如，从存储器控制器302输入的信号)。
(分配用)解多路复用器516确定例如外部闪存输出端子502和存储器控制器302中的哪一个用来分配从闪存208所输出的信号。在选择信号是“1”的情况下，将信号分配至外部闪存输出端子520(即，至闪存控制设备310的输出信号)。另一方面，在选择信号不是“1”的情况下，即在选择信号是“0”的情况下，将信号作为输出信号分配至存储器控制器302。由此，在选择信号是“1”的时间段，外部闪存输出端子520(第一接口)和连接至第二接口的功能组件转变为结合状态。
这里，将针对外部闪存输入端子517和闪存208根据从OR电路514输出的信号的电平(“1”/“0”)而转变为结合状态或非结合状态时的定时进行说明。图8是示出输入至OR电路514的熔断器402和寄存器403的信号与从OR电路514输出的选择信号之间的关系的时序图。横轴表示电压施加至安全IC 114时的时间轴。以特定时刻T0为基点，在T0～T1期间，熔断器402没有断开。这意味着，从OR电路514输出的选择信号(描述为“OR”)维持“1”，这是指外部闪存输出端子520和闪存208处于结合状态。在时刻T1，电源变为OFF(断开)。紧挨在熔断器402断开之后，电源在时刻T2变为ON(接通)。在这种情况下，熔断器402和寄存器403这两者的输出为“0”。由此，从OR电路514输出的选择信号也为“0”电平，使得外部闪存输出端子520和闪存208转变为非结合状态。这意味着，外部闪存输出端子520和闪存208转变为物理遮断状态。紧挨在时刻T3之前，以下所述的认证单元的认证结果有效。然后，使寄存器403的信号转变为“1”，并且将从OR电路514输出的选择信号转变为“1”。
在时刻T4～T6期间，紧接之前的选择信号为“1”。在时刻T4，电源变为OFF。在时刻T5，电源再次变为ON。在时刻T6，寄存器403的信号是转变为“1”的信号。尽管时刻T4的选择信号为“1”，但由于时刻T4的电源OFF，因此对寄存器403进行初始化。由此，从电源再次变为ON的时刻T5起直到时刻T6之前，选择信号处于“0”状态。由此，外部闪存输出端子520和闪存208再次处于物理遮断状态。在时刻T6，通过认证单元来进行认证。在寄存器403转变为“1”状态时(在认证成功时)，选择信号也转变为“1”使得外部闪存输出端子520和闪存208再次转变为物理连接状态。如上所述，在本实施例中，在电源处于ON期间并且在熔断器402断开之后，在稍后所述的认证单元使寄存器403的信号转变为“1”状态时，外部接口和内部功能组件转变为结合状态。注意，维持结合状态，直到安全IC 114的电源OFF为止。
接着，将说明与安全IC 114及外部装置和外围装置的数据传送。如上所述，SATA-IF 202仅是控制设备122上的控制器IC 201和安全IC 114之间的连接接口，并且没有生成边带信号。由此，经由SATA-IF 202来进行与安全IC 114的全部数据传送。特别地，通过发送/接收命令/状态包来进行该数据传送。在本实施例中，使用作为SATA标准中的独自定义的扩展命令来进行命令/状态包的发送/接收。
图6示出SATA标准中的扩展命令的示例。在SATA标准中，除诸如读取命令和写入命令等的被定义为标准的命令以外，还准备了没有定义命令的内容的空命令。在本实施例中，通过向空命令赋予原始定义，进行命令/状态包的发送/接收。图6所示的表包括命令名称601、功能602、CR 603、FR 604和类型605。
CR 603表示“命令寄存器”。FR 604表示“特征寄存器”。类型605表示传送类型。CR603和FR 604在SATA标准中被称为任务寄存器，其中该任务寄存器被定义为包中的预定位置处的寄存器。应该在CR 603中设置SATA标准中所定义的命令编号。在图6所示的表中，在CR 603的列中记载“F0”。这表示代表未定义命令的编号。FR 604表示原本被定义为子命令编号的扩展命令的命令编号。从命令名称601的最上行起，顺次定义“01”～“08”。这意味着，SetUp(SU)命令606的命令编号是“01”。此外，InstallSecret(秘密信息设置：IS)命令607的命令编号被定义为“02”。之后，从“03”～“08”，定义FR 604。注意，在实现时，将“F0”标识为“F0h”，并且将“01”～“08”标识为“01h”～“08h”。类型605的列中所写入的诸如PO和PI等的缩写是表示SATA标准中所定义的传送类型的符号。基于主机，对类型进行分类，以判断是OUT(写入系统)还是IN(读取系统)以及包是否附带有数据。
在类型605的列中所写入的符号中，将PO定义为PIO-out传送协议，并且将PI定义为PIO-in传送协议。PO和PI这两者是附带有数据的传送类型。在没有附带有数据(即，仅寄存器值)的情况下，定义了ND(即，非数据传送协议)。将省略各扩展命令的详细内容，但将针对一部分扩展命令(功能602)给出详细说明。此外，在以下说明中，在指定了各扩展命令的情况下，使用括号中所示的缩写。
以下，特别说明命令名称601。在本实施例中，在从控制器IC 201进行安全IC 114的各种设置时，使用SetUp(SU)命令606。要设置的项例如包括加密功能和镜像功能的有效/无效设置以及发生错误时的超时时间的设置。IS命令607是提示设置秘密信息的命令。CrossCertification HD(CCHD)命令608和CrossCertification DH(CCDH)命令609用于进行控制器IC 201和安全IC 114之间的相互认证。使用挑战和应答系统来进行该相互认证。RegisterTerminal ID命令(RT)610是提示登记认证ID候选的命令，即RegisterTerminalID命令(RT)610是登记命令。CertifyTerminal命令(CT)611是端子认证命令。GetStatus命令(GS)612是提示获得安全IC 114内部的状态信息的命令。例如，通过GetStatus命令，可以获得要连接的HDD 115和HDD 116的状态。还可以获得发生错误时的错误的内容。GetIdentify(获得识别信息：GI)命令613是提示获得安全IC 114内部单独生成的识别信息的命令。
图7附加地说明RT命令610和CT命令611。PO(这两个命令的传送类型)附带有数据包702。这意味着，在发送了命令包701之后，发送数据包702。例如，将期望登记的认证ID候选和表示哈希值的K值发送至作为认证ID候选的登记命令的RT命令610所附带的数据包703。认证ID候选是作为用于识别外部接口(例如，外部闪存端子311)的识别信息的认证ID的候选，其中该外部接口用于接收外部访问。K值是根据哈希函数求出的特有值(第一特有值)。将进行外部端子认证处理时所使用的认证ID候选发送至CT命令611所附带的数据包704。如上所述，通过从控制器IC 201发出的扩展命令，来控制针对安全IC 114的各种设置、认证和状态获得等。
接着，说明控制设备122的操作示例。图9是用于说明控制器IC 201在开始使用设备时所进行的初始化处理的过程的图。在控制器IC 201中，CPU 101进行初始化处理。在进行初始化处理时，CPU 301对安全IC 114侧进行相应处理。参考图9，CPU 101进行安全IC114的设置处理(步骤S11)。特别地，CPU 101在图6所示的SU(SetUp)命令606中定义预定设置值，并且将该值发送至CPU 301。接收到SU命令606的安全IC 114的CPU 301根据SU命令606中所定义的内容进行其自身的设置。此外，CPU 301生成物理随机数，生成个体所特有的个体识别信息，并且将该信息作为特有信息其中之一存储在闪存208的预定位置。使用该个体识别信息来对用于生成加密密钥的原始数据进行认证。该个体识别信息还用于进行登记认证ID候选时的认证。
之后，CPU 101进行秘密信息设置处理(步骤S12)。这意味着，CPU 101在图6所示的IS命令607中定义秘密信息，并且将该信息发送至CPU 301。接收到IS命令607的CPU 301将该秘密信息存储在闪存208的预定位置。然后，通过使用CCHD(相互认证H→D)命令608和CCDH(相互认证D→H)命令609，CPU 101使用例如挑战和应答系统与CPU 301进行相互认证处理(步骤S13)。如果相互认证失败(步骤S14中为“否”)，则CPU 101执行适当的错误处理(步骤S18)并且结束初始化处理。针对该错误处理，可以使用一般的错误处理。另一方面，CPU 301遮断通常经由SATA-IF 202可访问的命令的传送。
在步骤S14中，如果相互认证成功(步骤S14中为“是”)，则CPU 101将GI命令613发送至CPU 301。接收到GI命令613的CPU 301尝试从闪存208的预定位置获得个体识别信息(步骤S15)。如果CPU 301无法获得个体识别信息(步骤S16中为“否”)，则CPU 101执行错误处理(步骤S18)，并且之后结束初始化处理。在步骤S16中，如果CPU 301成功获得个体识别信息(步骤S16中为“是”)，则CPU 301将从闪存208读取的个体识别信息作为状态发送至CPU101。然后，CPU 101开始通常的操作(步骤S17)并且结束初始化处理。
这里，每次在电源变为ON时，进行步骤S13的相互认证处理。这是因为，相互认证的认证结果仅在通电期间有效。此外，利用GI命令613获得个体识别信息的CPU 101将个体识别信息存储在如图2所述连接至控制设备122的板A 112的闪存210中。板A 112安装至不容易移除的隐藏位置。
接着，针对用于接收外部访问的端子认证ID的登记处理进行说明。图10是用于说明CPU 301进行的过程的图。该处理是基于如图9的步骤S13所述的相互认证处理的执行。如果相互认证处理失败(步骤S22中为“否”)，则CPU 301执行错误处理(步骤S23)，并且结束登记处理。该错误处理是CPU 301将端子认证ID登记的失败作为状态发送至CPU 101的处理。CPU 301也相对于HDD 115和HDD 116遮断SATA-IF 202。
如果相互认证处理成功(步骤S22中为“是”)，则CPU 301能够获得(获取)命令。在所获得的命令不是登记命令的情况下(步骤S24中为“否”)，CPU 301进行所获得的命令的处理(步骤S25)。如果步骤S24所获得的命令是登记命令，则这意味着，如图7所示，CPU 101在RT命令610中设置适当的认证ID候选和K值(第一特有值)，并且将这些数据发送至CPU 301。在这种情况下(步骤S24中为“是”)，CPU 301用作用于获得认证ID候选的登记命令的获得部件。
之后，CPU 301基于所获得的认证ID候选来独立地计算K值。将独立计算出的K值称为第二特有值。为了计算作为第二特有值的K值，CPU 301读取步骤S15所获得并存储在闪存208中的个体识别信息。通过将个体识别信息和端子认证ID进行结合和计算来获得K值。不具有权限的人并不知晓个体识别信息，这意味着这种人无法计算K值。
在计算出作为第二特有值的K值的情况下，CPU 301将该值与作为RT命令610中所设置的第一特有值的K值进行比较。如果这些K值不一致(步骤S27中为“否”)，则CPU 301执行错误处理(步骤S29)。之后，CPU 301再次返回至步骤S24，并且进入命令待机状态。在步骤S27中，如果这些K值一致(步骤S27中为“是”)，则CPU 301将认证ID候选标识为端子认证ID。然后，CPU 301将端子认证ID存储在作为功能组件的闪存208中。这意味着，CPU 301用作端子认证ID的登记部件。之后，CPU 301将表示登记完成的OK应答返回至CPU 101，并且再次返回至步骤S24。
接着，参考图11，针对登记完成之后的认证处理的过程进行说明。CPU 301进行该认证处理。CPU 301进行步骤S13中所述的相互认证处理(步骤S31)。如果相互认证处理失败(步骤S32中为“否”)，则CPU 301执行错误处理(步骤S33)，之后结束处理。此外，CPU 301相对于HDD 115和HDD 116遮断SATA-IF 202。在步骤S32中，如果相互认证处理成功(步骤S32中为“是”)，则CPU 301开始接收来自控制器IC 201的命令。如果所接收到的命令不是端子认证命令(步骤S34中为“否”)，则CPU 301执行其它命令处理。之后，CPU 301返回至步骤S34。
在步骤S34中，如果所接收到的命令是端子认证命令，则这意味着CPU在CT命令611中设置认证ID候选并且将该候选发送至CPU 301，以使得认证ID候选已被登记为端子认证ID。如果获得了附带有认证ID候选的端子认证命令，则CPU 301用作认证部件。在这种情况下(步骤S34中为“是”)，CPU 301读取所设置的认证ID候选以及利用CPU 301存储在闪存208中的端子认证ID。然后，CPU 301进行用以将认证ID候选和端子认证ID进行比较的处理(步骤S35)。如果这些ID一致(步骤S37中为“是”)，则CPU 301将与端子认证ID相对应的外部接口以及内部功能组件等的状态从非结合状态转变为结合状态。之后，CPU 301对稍后描述的累积值N进行初始化(＝0)，并且将外部端子认证的成功(认证结果表示有效)作为状态发送至CPU 101。也就是说，CPU 301返回OK应答(步骤S38)。之后，CPU 301返回至步骤S34并且进入命令待机状态。
在步骤S37中，如果这些ID不一致(步骤S37中为“否”)，则CPU 301进行如下处理作为错误处理：将认证结果无效作为状态发送至CPU 101。此外，CPU 101累积认证结果被判断为无效的次数。这意味着，CPU 301进行“N＝N+1”的向上计数(步骤S39)。然后，CPU判断累积值N是否超过先前设置的上限次数(步骤S310)。该上限次数是被设置为抵御全部搜索攻击(即，不具有权限的人重复进行的外部端子认证)的数值。在本实施例中，该上限次数为3以下。将该上限次数设置在SU命令606中。如果该上限次数没有超过3(步骤S310中为“否”)，则CPU 301再次返回至步骤S34，并且进入接收命令待机状态。
在步骤S310中，如果累积值N超过上限次数(3次)(步骤S310中为“是”)，则CPU 301避免外部访问针对访问源的进一步认证。特别地，通过遮断SATA-IF 202，禁止命令传送。此外，CPU 101执行适当错误处理(步骤S33)，并且结束处理。尽管这里没有示出，但还可以通过进行相互认证的再认证来继续该操作。注意，外部端子与内部功能源可以在有限时间段内结合。例如，外部端子在打印设备的电源接通期间可以与内部功能源结合，并且在打印设备的电源断开之后，可以再次进行如图10所述的外部端子认证处理。
在安全IC 114中，在该安全IC 114商业化之前的开发阶段中，熔断器402被置于正常状态(第一状态)。此外，在向该IC内部的闪存208的测试写入阶段和出厂测试阶段，熔断器402被置于正常状态。因此，使得外部接口和内部功能组件处于结合状态。在安全IC 114商业化之后，熔断器402被物理地遮断，以使得外部接口和内部功能组件处于非结合状态。之后，只要使用外部端子ID的认证处理的结果维持有效，则维持结合状态。可以使用该时间段(即，维持结合状态的时间段)来快速地分析产品的故障。注意，在本实施例中，熔断器402用作不可逆部件，然而，还可以使用具有等同属性的其它部件。此外，在本实施例中，描述了使用一个熔断器402的情况。无需说明，还可以使用一个以上的熔断器402。
在上述实施例中，针对使用外部端子ID作为用于识别要进行接收的外部接口的认证ID的情况给出了说明。然而，在其它实施例中，还可以使用用于识别第一接口的认证ID。此外，在上述实施例中，针对将分别作为安装有IC的功能装置的控制器IC 201和安全IC114安装在控制设备122的情况给出了说明。在其它实施例中，还可以将这些安装有IC的装置安装在一个封装体中。
根据上述实施例，即使未经授权的人尝试通过外部接口访问存储在内部功能组件中的秘密信息，也可以确实地防止这种访问。
尽管已经参考典型实施例说明了本发明，但是应该理解，本发明不局限于所公开的典型实施例。所附权利要求书的范围符合最宽的解释，以包含所有这类修改、等同结构和功能。
本申请要求2015年12月4日提交的日本专利申请2015-237803的优先权，这里通过引用将其全部内容包含于此。

Claims (16)

1.一种功能装置，其具有至少一个存储器装置，所述功能装置包括：
外部接口，其被构造为用于连接至外部装置；
第一接口，其能够与所述外部接口导通；
第二接口，其能够与所述存储器装置导通；
控制器，其插入在所述第一接口和所述第二接口之间；
认证单元，用于基于认证命令进行认证处理；
寄存器，用于基于利用所述认证命令的认证结果存储第一值和第二值中的一个，并且，在所述认证结果是成功的情况下存储所述第一值；
熔断器，用于将第一值状态不可逆地形成为第二值状态；
二值电路，其被输入来自所述寄存器和所述熔断器的信号；以及
处理器，其用于执行指令，
其中，在从所述熔断器输入至所述二值电路的信号的值和从所述寄存器输入到所述二值电路的信号的值中的至少一个是所述第一值的情况下，所述处理器控制所述控制器使所述第一接口和所述第二接口之间导通。
2.根据权利要求1所述的功能装置，其中，
所述二值电路用于在所述认证结果是成功的情况下输出具有所述第一值的信号，否则将所述信号的值转变为与所述第一值不同的所述第二值，以及
所述处理器执行指令以进一步控制所述控制器进行以下操作：在所述二值电路输出具有所述第一值的信号的第一时间段内，所述控制器使所述第一接口和所述第二接口转变为所述第一接口与所述第二接口导通的结合状态，而在所述第一时间段以外的时间段内，所述控制器使所述第一接口和所述第二接口转变为所述第一接口和所述第二接口被物理地遮断的非结合状态。
3.根据权利要求2所述的功能装置，其中，
所述第一接口包括以下缓冲器中的至少其中之一：输入缓冲器，用于向所述存储器装置通知来自所述外部接口的外部访问；输出缓冲器，用于向所述外部接口通知来自所述存储器装置的信息；以及双向缓冲器，用于在所述外部接口和所述存储器装置之间进行双向信息传送，以及
所述处理器执行指令以进一步控制所述控制器进行以下操作：在所述二值电路不输出所述具有所述第一值的信号的情况下，所述控制器使用所述信号来停止所有缓冲器的任何操作。
4.根据权利要求2所述的功能装置，其中，还包括：
其它存储器装置，其中所述第一接口包括分别能够与所述外部接口导通的外部输入端子和外部输出端子；
多路复用器，其中所述处理器执行指令以进一步控制所述多路复用器进行以下操作：判断将来自所述外部输入端子的输入信号和来自所述存储器装置的输入信号中的哪个输入信号发送至所述其它存储器装置；以及
解多路复用器，其中所述处理器执行指令以进一步控制所述解多路复用器进行以下操作：判断所述外部输出端子和所述存储器装置中的哪一个是来自所述其它存储器装置的输出信号的目的地，
其中，所述处理器执行指令以进一步控制所述控制器进行以下操作：在所述二值电路输出具有所述第二值的信号的情况下，所述控制器停止所述多路复用器和所述解多路复用器的操作。
5.根据权利要求2、3和4中任一项所述的功能装置，其中，还包括：
第三接口，其能够与外部装置导通，
其中，所述处理器执行指令以进一步控制所述控制器进行以下操作：在所述二值电路输出具有所述第一值的信号的时间段内，所述控制器使所述第一接口和所述第三接口转变为所述结合状态，否则所述控制器使所述第一接口和所述第三接口转变为所述非结合状态。
6.根据权利要求5所述的功能装置，其中，还包括：
认证部件，用于认证外部访问，
其中，所述处理器执行指令以控制所述二值电路在所述认证部件的认证结果维持有效的时间段内输出具有所述第一值的信号。
7.根据权利要求6所述的功能装置，其中，
所述存储器装置存储认证ID，所述认证ID用于识别所述第一接口或用以接收所述外部访问的所述外部接口，以及
所述处理器执行指令以控制所述认证部件针对所述外部访问进行使用所述认证ID的认证。
8.根据权利要求7所述的功能装置，其中，
所述处理器执行指令以进一步控制所述控制器进行以下操作：仅在所述功能装置通电期间，所述控制器才使所述认证结果有效。
9.根据权利要求6所述的功能装置，其中，还包括：
个体识别信息的储存器，所述个体识别信息是所述功能装置所特有的个体识别信息，
其中，所述处理器执行指令以进一步控制所述控制器进行以下操作：
获得具有认证ID候选和第一特有值的登记命令，以及
基于所获得的所述认证ID候选和所述个体识别信息来求出第二特有值，将所求出的第二特有值与所述第一特有值进行比较，并且在所述第一特有值与所求出的第二特有值一致的情况下，将所述认证ID候选作为所述认证ID存储在所述存储器装置中。
10.根据权利要求9所述的功能装置，其中，所述处理器执行指令以进一步控制所述认证部件进行以下操作：使用所述个体识别信息进行所述外部访问的相互认证，并且在所述相互认证成功的情况下，能够获得所述登记命令。
11.根据权利要求10所述的功能装置，其中，
所述处理器执行指令以进一步控制所述认证部件进行以下操作：累积所述相互认证的认证结果被判断为无效的次数，并且在累积值超过预先设置的上限次数的情况下，避免所述外部访问针对访问源的进一步认证。
12.根据权利要求1所述的功能装置，其中，
基于通过所述处理器获得的登记命令所具有的认证ID候选和所述功能装置所特有的个体识别信息求出第二特有值，以及
在所述登记命令所具有的第一特有值与所求出的第二特有值一致的情况下，所述认证结果为成功。
13.根据权利要求1所述的功能装置，其中，所述处理器执行指令以进一步控制所述控制器进行以下操作：
获得具有认证ID候选和第一特有值的登记命令；
基于所获得的认证ID候选和所述功能装置所特有的个体识别信息求出第二特有值，将所求出的第二特有值与所述第一特有值进行比较，并且在所述第一特有值与所求出的第二特有值一致的情况下，将所述认证ID候选作为认证ID存储在所述存储器装置中。
14.根据权利要求1所述的功能装置，其中，
所述外部装置是外部存储器控制装置，以及
通过使用所述控制器，对所述存储器装置屏蔽经由所述外部存储器控制装置的直接访问。
15.一种控制设备，包括：
根据权利要求9所述的功能装置；
第二控制器，其经由所述外部接口连接至所述功能装置；以及
至少一个第二处理器，其容纳在一个封装体中，
其中，所述第二处理器执行指令以控制所述第二控制器进行以下操作：将所述登记命令发送至所述功能装置以使得能够进行与所述功能装置的信息传送。
16.根据权利要求15所述的控制设备，其中，
所述第二处理器执行指令以进一步控制所述第二控制器进行以下操作：通过根据SATA标准的协议向扩展命令赋予预定定义，来发送所述登记命令。
CN201611104578.7A 2015-12-04 2016-12-05 功能装置和控制设备 Active CN107066871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-237803 2015-12-04
JP2015237803A JP6719894B2 (ja) 2015-12-04 2015-12-04 機能デバイス、制御装置

Publications (2)

Publication Number Publication Date
CN107066871A CN107066871A (zh) 2017-08-18
CN107066871B true CN107066871B (zh) 2020-12-22

Family

ID=58798469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611104578.7A Active CN107066871B (zh) 2015-12-04 2016-12-05 功能装置和控制设备

Country Status (3)

Country Link
US (1) US11003801B2 (zh)
JP (1) JP6719894B2 (zh)
CN (1) CN107066871B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180040339A (ko) * 2016-10-12 2018-04-20 삼성전자주식회사 반도체 소자 검사 장치 및 이를 포함하는 시스템
WO2019003989A1 (ja) * 2017-06-30 2019-01-03 京セラ株式会社 セルスタック装置、燃料電池モジュールおよび燃料電池装置
CN109522760B (zh) * 2018-10-29 2020-08-14 北京博衍思创信息科技有限公司 一种基于硬件控制逻辑的数据转发控制方法及系统
CN109543475B (zh) * 2018-10-29 2020-07-07 北京博衍思创信息科技有限公司 一种外接式终端防护设备及防护系统
CN110489359B (zh) * 2019-08-22 2021-05-14 苏州国芯科技股份有限公司 一种数据传输控制方法及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1005658B (zh) 1985-02-25 1989-11-01 国际标准电气公司 设备接口控制器
US4800523A (en) 1985-02-25 1989-01-24 Itt Corporation Device interface controller having device specific and device common instructions separately stored
JP3760087B2 (ja) 2000-07-18 2006-03-29 株式会社 沖マイクロデザイン 半導体回路
US7058856B2 (en) 2000-07-18 2006-06-06 Oki Electric Industry Co., Ltd. Semiconductor circuit with flash ROM and improved security for the contents thereof
JP4162846B2 (ja) 2000-12-11 2008-10-08 沖電気工業株式会社 マイクロコンピュータ
JP3705255B2 (ja) 2002-08-27 2005-10-12 セイコーエプソン株式会社 半導体装置及びそれを用いたインサーキットエミュレータ
JP4094977B2 (ja) 2003-03-20 2008-06-04 沖電気工業株式会社 半導体装置
US7274283B2 (en) 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
KR100666328B1 (ko) * 2005-02-11 2007-01-09 삼성전자주식회사 온 칩 메모리를 이용한 기밀 정보 보안 장치 및 보안 방법
JP2008165534A (ja) 2006-12-28 2008-07-17 Oki Electric Ind Co Ltd 半導体装置
CN102037473A (zh) 2008-06-23 2011-04-27 松下电器产业株式会社 信息处理装置、信息处理方法、实现它们的计算机程序及集成电路
US8332641B2 (en) 2009-01-30 2012-12-11 Freescale Semiconductor, Inc. Authenticated debug access for field returns
JP5452099B2 (ja) * 2009-07-01 2014-03-26 株式会社日立製作所 証明書の有効性確認方法、証明書検証サーバ、プログラム及び記憶媒体
JP5402598B2 (ja) 2009-12-11 2014-01-29 大日本印刷株式会社 認証処理装置、認証処理方法、認証処理プログラム、処理システム、及び現金自動預け払い機
US8782387B2 (en) * 2011-12-31 2014-07-15 International Business Machines Corporation Secure boot of a data breakout appliance with multiple subsystems at the edge of a mobile data network
US9256722B2 (en) 2012-07-20 2016-02-09 Google Inc. Systems and methods of using a temporary private key between two devices
CN102932949B (zh) 2012-11-08 2015-07-08 东莞宇龙通信科技有限公司 数据通信装置和数据通信方法
CN104904156B (zh) * 2013-01-08 2018-09-18 三菱电机株式会社 认证处理装置、认证处理系统以及认证处理方法
US9716708B2 (en) * 2013-09-13 2017-07-25 Microsoft Technology Licensing, Llc Security certificates for system-on-chip security

Also Published As

Publication number Publication date
JP2017102853A (ja) 2017-06-08
US20170161523A1 (en) 2017-06-08
US11003801B2 (en) 2021-05-11
CN107066871A (zh) 2017-08-18
JP6719894B2 (ja) 2020-07-08

Similar Documents

Publication Publication Date Title
CN107066871B (zh) 功能装置和控制设备
EP2391969B1 (en) Authenticated debug access for field returns
US8156545B2 (en) Method and apparatus for authorizing a communication interface
US10691807B2 (en) Secure system boot monitor
US8276199B2 (en) Method and device for secure test port authentication
KR102470524B1 (ko) 집적회로들에서의 보안 피쳐 및 키 관리
US9104894B2 (en) Hardware enablement using an interface
US11455397B2 (en) Secure boot assist for devices, and related systems, methods and devices
US10720225B2 (en) Information processing apparatus, control method thereof, and storage mediumMD
US20090204823A1 (en) Method and apparatus for controlling system access during protected modes of operation
TW201734881A (zh) 透過匯流排安全存取周邊裝置之裝置及方法
JP2009521772A (ja) 組み込みデバイスへの電子的アクセスのための保護ポート
US20110016310A1 (en) Secure serial interface with trusted platform module
CN105740718B (zh) 电子系统、电子装置及电子装置的存取认证方法
US11263350B2 (en) Cryptographic apparatus and self-test method of cryptographic apparatus
CN111295645A (zh) 一种SoC芯片及总线访问控制方法
US11280829B1 (en) System-on-chip having secure debug mode
WO2020002441A1 (en) Method of debugging a device
CN113515414B (zh) 数据处理系统和非暂态机器可读介质
US10193694B1 (en) Method and apparatus for securely configuring parameters of a system-on-a-chip (SOC)
JP2010160765A (ja) システムｌｓｉ及びこのデバッグ方法
US20130014268A1 (en) Storage device and storage method
TW201944281A (zh) 透過匯流排安全存取周邊裝置之裝置及方法
US20230133385A1 (en) Central controller for multiple development ports
CN205596141U (zh) 一种带有ic卡加密认证的交换机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant