CN107025941A - 固态硬盘控制电路 - Google Patents

固态硬盘控制电路 Download PDF

Info

Publication number
CN107025941A
CN107025941A CN201610065328.0A CN201610065328A CN107025941A CN 107025941 A CN107025941 A CN 107025941A CN 201610065328 A CN201610065328 A CN 201610065328A CN 107025941 A CN107025941 A CN 107025941A
Authority
CN
China
Prior art keywords
data
read
data block
solid state
hard disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610065328.0A
Other languages
English (en)
Inventor
陈彦仲
陈政宇
陈双喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Peirui Microelectronics Co., Ltd.
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201610065328.0A priority Critical patent/CN107025941A/zh
Priority to TW105108049A priority patent/TWI604441B/zh
Priority to US15/389,807 priority patent/US20170221584A1/en
Publication of CN107025941A publication Critical patent/CN107025941A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/818—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for dual-port memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Abstract

本发明提出一种固态硬盘控制电路，包含：读写电路，用于耦接固态硬盘；以及闪存控制电路，耦接于读写电路且设置成进行以下运作：读取固态硬盘的标的数据区块中的数据，并对读出的数据进行错误检查与校正；若发现从标的数据区块读出的数据具有无法校正的错误，则搬移标的数据区块中的数据；抹除标的数据区块；将测试数据写入标的数据区块；等待一预定时间后，读取标的数据区块中的测试数据，并对读出的数据进行错误检查与校正；记录标的数据区块的数据错误次数；以及根据数据错误次数，判断标的数据区块的可再使用性。

Description

固态硬盘控制电路
技术领域
本发明有关固态硬盘，尤指一种用来判断固态硬盘的数据区块可再使用性(reusability)的固态硬盘控制电路。
背景技术
众所周知，固态硬盘(solid state drive，SSD)装置中所储存的数据，会因为读取干扰(read disturb)、超过数据保持(data retention)期限、数据区块达到存取次数上限、或是数据区块发生异常的提早衰退等各种原因而遗失。
现有技术只能依据抹除次数来判断数据区块是否已达存取次数限制，却无法判断数据遗失究竟是否肇因于数据区块发生提早衰退的异常情况。倘若抹除次数未达上限、但已提早衰退的异常数据区块继续被用来储存数据，将导致数据遗失的问题不断发生，严重影响固态硬盘装置的可靠度。
发明内容
有鉴于此，如何有效判断数据区块是否发生非预期性的提早衰退情况，实为业界有待解决的问题。
本说明书提供一种用于一固态硬盘装置中的固态硬盘控制电路的实施例，其中，该固态硬盘装置包含一固态硬盘以及一通信接口。该固态硬盘控制电路包含：一读写电路，用于耦接该固态硬盘；以及一闪存控制电路，耦接于该读写电路并用于耦接该通信接口，且设置成进行以下运作：通过该读写电路读取该固态硬盘的一第一数据区块中的数据，并对读出的数据进行错误检查与校正；若发现从该第一数据区块读出的数据具有无法校正的错误，则搬移该第一数据区块中的数据；通过该读写电路抹除该第一数据区块；通过该读写电路将测试数据写入该第一数据区块；等待一预定时间后，通过该读写电路读取该第一数据区块中的测试数据，并对读出的数据进行错误检查与校正；记录该第一数据区块的数据错误次数；以及根据该第一数据区块的数据错误次数，判断该第一数据区块的可再使用性。
上述实施例的优点之一，是可准确、有效地判断数据区块的可再使用性。
本发明的其他优点将藉由以下的说明和附图进行更详细的解说。
附图说明
图1为本发明一实施例的固态硬盘装置简化后的功能方块图。
图2为本发明一实施例的判断固态硬盘的数据区块可再使用性的方法简化后的流程图。
具体实施方式
以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的组件或方法流程。
图1为本发明一实施例的固态硬盘装置(solid state drive device，SSDdevice)100简化后的功能方块图。固态硬盘装置100包含一固态硬盘(SSD)110、一通信接口(communication interface)120、一储存电路130、以及一固态硬盘控制电路(SSD controlling circuit)140。
固态硬盘110中包含多个实体数据区块(physical data block)，例如图1中的示例性第一数据区块111、第二数据区块113、第三数据区块115、及第四数据区块117。通信接口120设置成与一主控装置(host device，未绘示)进行数据通信。固态硬盘控制电路140则包含一读写电路(read andwrite circuit)141以及一闪存控制电路(flash memory controlling circuit)143。
如图1所示，读写电路141耦接于固态硬盘110。闪存控制电路143耦接于读写电路141并用于耦接通信接口120及储存电路130，且设置成控制固态硬盘110的存取运作。
实作上，通信接口120可用序列式先进附加技术(Serial AdvancedTechnology Attachment，SATA)接口、快速外围组件互连(peripheralcomponent interconnect express，PCIe)接口、或是以上两者的组合来实现。另外，储存电路130可独立设置于固态硬盘控制电路140的外，也可以整合到固态硬盘控制电路140中。
为了说明上的方便，在图1中并未绘示固态硬盘装置100中的其他组件及相关的连接、运作、与实施方式。
以下将搭配图2来进一步说明固态硬盘装置100的运作方式。
图2为本发明一实施例的判断固态硬盘110的数据区块可再使用性(reusability)的方法简化后的流程图。
在流程210中，固态硬盘控制电路140的闪存控制电路143，可通过读写电路141读取固态硬盘110的一标的数据区块中的数据，并对读出的数据进行错误检查与校正。
实作上，闪存控制电路143可设置成在通过通信接口120接收到主控装置传来的读取指令时，进行图2中的流程210，也可以设置成在主控装置无需存取固态硬盘110的空闲时段中主动进行流程210。因此，前述的标的数据区块可以是主控装置指定要读取的数据区块，也可以是闪存控制电路143主动选来进行测试的数据区块。
为了方便说明起见，以下假设前述的标的数据区块是第一数据区块111。
若从第一数据区块111读出的数据没有出现错误，或是虽有出现些许错误但都可被校正，则闪存控制电路143进行流程220。
反之，若闪存控制电路143侦测出从第一数据区块111读出的数据具有无法校正的错误，则会进行流程230及后续的区块测试运作，以检测第一数据区块111是否发生异常。
在流程220中，闪存控制电路143对读出的数据进行正常处理。例如，若闪存控制电路143是在接收到主控装置传来的读取指令时进行流程210，则闪存控制电路143在流程220中可通过通信接口120将读出的传送给主控装置。若闪存控制电路143是在空闲时段中主动进行流程210，则闪存控制电路143在流程220中也可不对读出的数据进行任何处理。
在流程230中，闪存控制电路143可搬移第一数据区块111中的数据至另一数据区块中储存，例如，第四数据区块117。
在流程240中，闪存控制电路143可通过读写电路141抹除第一数据区块111。
在流程250中，闪存控制电路143可通过读写电路141将测试数据写入第一数据区块111中。例如，闪存控制电路143可利用一第一写入模式将测试数据写入第一数据区块111的所有实体页(physical page)中。闪存控制电路143可将前述的第一写入模式，设置成与闪存控制电路143在流程210中所读取的数据的原始写入模式相同，以减少测试区块过程中的可能变数，藉此提升数据区块测试的准确度。
例如，假设一般数据区块常用的写入模式有三种，分别为每储存单元一位(one-bit-per-cell，1bpc)模式、每储存单元两位(two-bit-per-cell，2bpc)模式、以及每储存单元三位(three-bit-per-cell，3bpc)模式。
在此情况下，倘若在闪存控制电路143进行流程210的时点，第一数据区块111中的数据的原始写入模式是1bpc模式，则闪存控制电路143在流程250中也会利用1bpc模式将测试数据写入第一数据区块111中。倘若第一数据区块111中的数据的原始写入模式是3bpc模式，则闪存控制电路143在流程250中也会利用3bpc模式将测试数据写入第一数据区块111中。
在流程260中，闪存控制电路143会在等待一预定时间后，通过读写电路141读取第一数据区块111中的测试数据，并对读出的数据进行错误检查与校正。
倘若在完成流程250的后就立刻开始进行流程260，则可能较难侦测出数据区块是否发生提早衰退的异常情况。因此，闪存控制电路143可将流程260中的预定时间的长度，依据一实施例，设置为至少一分钟，以提升数据区块测试的正确性。另外，预定时间的长度亦可依据操作温度或第一数据区块111的抹除次数动态地被闪存控制电路143设置，不一定是固定的值。
在流程270中，闪存控制电路143可将第一数据区块111的数据错误次数，记录在储存电路130中。
在流程280中，闪存控制电路143可根据第一数据区块111的数据错误次数，判断第一数据区块111的可再使用性。
例如，若第一数据区块111的数据错误次数超过一预定临界值，代表第一数据区块111的硬件健康度不符合预期标准，则闪存控制电路143可将第一数据区块111推定为是抹除次数未达上限、但已提早衰退的异常数据区块。因此，闪存控制电路143会将第一数据区块111判定为不具可再使用性，并将第一数据区块111标记为该强迫汰除、不适合再用来储存数据的数据区块。
实作上，闪存控制电路143在进行流程280前，可至少重复进行前述流程240至270达一预定次数，以降低将第一数据区块111误判为异常数据区块的机会。例如，为了提升区块测试正确性并避免过度增加数据区块的抹除次数，可将前述的预定次数设置为三次。另外，在接近固态硬盘110寿命终期时，闪存控制电路143可适时地调整预定次数的多寡，例如，可依据第一数据区块111的抹除次数来决定预定次数，以避免测试次数过多导致固态硬盘110提前达到寿命终点。
闪存控制电路143在流程280中的判断标准，则可以依据实际应用环境的需求来设置。例如，在一实施例中，只要第一数据区块111在任一测试过程中出现无法校正的错误，闪存控制电路143便会将第一数据区块111判定为不具可再使用性。
在另一实施例中，则是要第一数据区块111在过半数的测试过程中出现无法校正的错误，闪存控制电路143才会将第一数据区块111判定为不具可再使用性。
在另一实施例中，则是要第一数据区块111在所有测试过程中都出现无法校正的错误，闪存控制电路143才会将第一数据区块111判定为不具可再使用性。
如前所述，闪存控制电路143可将前述流程250中的测试数据写入模式，设置成与在流程210中所读取的数据的原始写入模式相同。因此，固态硬盘控制电路140在测试不同数据区块的可再使用性时，所使用的写入模式可能会有所不同。
例如，假设闪存控制电路143在完成第一数据区块111的可再使用性测试之后，又对第二数据区块113进行前述图2中的可再使用性测试流程。在此情况下，闪存控制电路143可在流程250中，利用一第二写入模式将测试数据写入第二数据区块113的所有实体页中，并将前述的第二写入模式设置成与闪存控制电路143在流程210中所读取的第二数据区块113中的数据的原始写入模式相同。倘若在闪存控制电路143对第二数据区块113进行流程210的时点，第二数据区块113中的数据的原始写入模式是2bpc模式，则闪存控制电路143在流程250中也会利用2bpc模式将测试数据写入第二数据区块113中。
在前述实施例中，闪存控制电路143是利用1bpc模式或3bpc模式将测试数据写入第一数据区块111中。因此，固态硬盘控制电路140在测试第二数据区块113的可再使用性时所使用的写入模式(在本例中为2bpc模式)，很明显会与测试第一数据区块111的可再使用性时所使用的写入模式(在本例中为1bpc模式或3bpc模式)有所不同。这样的作法可减少测试区块过程中的可能变量，并提升数据区块测试的准确度。
有关前述固态硬盘控制电路140对第一数据区块111进行可再使用性测试的其他流程的实施方式与优点的相关说明，也适用于对第二数据区块113进行测试的流程。为简洁起见，在此不重复叙述。
由前述说明可知，只要闪存控制电路143将一特定数据区块判定为不具可再使用性，代表该特定数据区块极有可能是因各种原因而发生提早衰退的异常数据区块。因此，闪存控制电路143会将该特定数据区块标记为不适合再用来储存数据的数据区块，以避免提早衰退的异常数据区块被继续用来储存数据的情况发生。
如此一来，便可有效避免异常数据区块被用来储存数据所造成的数据遗失问题。
以上仅为本发明的较佳实施例，凡依本发明请求项所做的均等变化与修饰，皆应属本发明的涵盖范围。
符号说明
100 固态硬盘装置
110 固态硬盘
111、113、115、117 数据区块
120 通信接口
130 储存电路
140 固态硬盘控制电路
141 读写电路
143 闪存控制电路
210～280 方法流程

Claims (8)

1.一种用于一固态硬盘装置(100)中的固态硬盘控制电路(140)，其中，该固态硬盘装置(100)包含一固态硬盘(110)以及一通信接口(120)，该固态硬盘控制电路(140)包含：
一读写电路(141)，用于耦接该固态硬盘(110)；以及
一闪存控制电路(143)，耦接于该读写电路(141)并用于耦接该通信接口(120)，且设置成进行以下运作：
(A1)通过该读写电路(141)读取该固态硬盘(110)的一第一数据区块(111)中的数据，并对读出的数据进行错误检查与校正；
(B1)若发现从该第一数据区块(111)读出的数据具有无法校正的错误，则搬移该第一数据区块(111)中的数据；
(C1)通过该读写电路(141)抹除该第一数据区块(111)；
(D1)通过该读写电路(141)将测试数据写入该第一数据区块(111)；
(E1)等待一预定时间后，通过该读写电路(141)读取该第一数据区块(111)中的测试数据，并对读出的数据进行错误检查与校正；
(F1)记录该第一数据区块(111)的数据错误次数；以及
(G1)根据该第一数据区块(111)的数据错误次数，判断该第一数据区块(111)的可再使用性。
2.如权利要求1所述的固态硬盘控制电路(140)，其中，该闪存控制电路(143)在进行流程(G1)前，要至少重复进行流程(C1)至(F1)达一预定次数。
3.如权利要求2所述的固态硬盘控制电路(140)，其中，该预定次数为三次。
4.如权利要求2所述的固态硬盘控制电路(140)，其中，该预定次数是依据该第一数据区块(111)的抹除次数而决定。
5.如权利要求1所述的固态硬盘控制电路(140)，其中，该闪存控制电路(143)在流程(D1)中是通过该读写电路(141)，以一第一写入模式将测试数据写入该第一数据区块(111)，且该第一写入模式与流程(A1)中所读取的数据的写入模式相同。
6.如权利要求5所述的固态硬盘控制电路(140)，其中，该闪存控制电路(143)另设置成进行以下运作：
(A2)通过该读写电路(141)读取该固态硬盘(110)的一第二数据区块(113)中的数据，并对读出的数据进行错误检查与校正；
(B2)若发现从该第二数据区块(113)读出的数据具有无法校正的错误，则搬移该第二数据区块(113)中的数据；
(C2)通过该读写电路(141)抹除该第二数据区块(113)；
(D2)通过该读写电路(141)以一第二写入模式将测试数据写入该第二数据区块(113)；
(E2)等待该预定时间后，通过该读写电路(141)读取该第二数据区块(113)中的测试数据，并对读出的数据进行错误检查与校正；
(F2)记录该第二数据区块(113)的数据错误次数；以及
(G2)根据该第二数据区块(113)的数据错误次数，判断该第二数据区块(113)的可再使用性；
其中，该第二写入模式与流程(A2)中所读取的数据的写入模式相同，但与该第一写入模式不同。
7.如权利要求1所述的固态硬盘控制电路(140)，其中，流程(E1)中的该预定时间长度至少为一分钟。
8.如权利要求1所述的固态硬盘控制电路(140)，其中，流程(E1)中的该预定时间长度是依据温度或该第一数据区块(111)的抹除次数动态地被设置。
CN201610065328.0A 2016-01-29 2016-01-29 固态硬盘控制电路 Pending CN107025941A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610065328.0A CN107025941A (zh) 2016-01-29 2016-01-29 固态硬盘控制电路
TW105108049A TWI604441B (zh) 2016-01-29 2016-03-16 用來判斷固態硬碟之資料區塊可再使用性的固態硬碟控制電路
US15/389,807 US20170221584A1 (en) 2016-01-29 2016-12-23 Ssd controlling circuit for determining reusability of data block of ssd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610065328.0A CN107025941A (zh) 2016-01-29 2016-01-29 固态硬盘控制电路

Publications (1)

Publication Number Publication Date
CN107025941A true CN107025941A (zh) 2017-08-08

Family

ID=59386210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610065328.0A Pending CN107025941A (zh) 2016-01-29 2016-01-29 固态硬盘控制电路

Country Status (3)

Country Link
US (1) US20170221584A1 (zh)
CN (1) CN107025941A (zh)
TW (1) TWI604441B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109521969A (zh) * 2018-11-20 2019-03-26 郑州云海信息技术有限公司 一种固态硬盘数据回收方法、装置和计算机可读存储介质
CN109979508A (zh) * 2019-03-15 2019-07-05 合肥沛睿微电子股份有限公司 固态硬盘装置与相关的固态硬盘控制电路
CN112599181A (zh) * 2020-12-11 2021-04-02 深圳市时创意电子有限公司 一种闪存芯片分析方法、装置、电子设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768346B (zh) * 2018-09-07 2022-06-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
CN110888593B (zh) 2018-09-07 2024-01-26 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN110888591B (zh) 2018-09-07 2023-05-30 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN110888820B (zh) 2018-09-07 2022-01-25 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567220A (zh) * 2008-04-22 2009-10-28 群联电子股份有限公司 闪存的损坏区块辨识方法、储存系统及其控制器
US20090327581A1 (en) * 2008-06-30 2009-12-31 Coulson Richard L Nand memory
CN103514096A (zh) * 2012-06-18 2014-01-15 群联电子股份有限公司 数据储存方法、存储器控制器与存储器储存装置
CN103927128A (zh) * 2013-07-11 2014-07-16 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
US20150268871A1 (en) * 2014-03-19 2015-09-24 Lsi Corporation Read disturb handling in nand flash
CN105005450A (zh) * 2014-04-25 2015-10-28 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
US20160012918A1 (en) * 2014-07-10 2016-01-14 Kui-Yon Mun Storage system managing run-time bad cells

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459393B (zh) * 2011-01-19 2014-11-01 Phison Electronics Corp 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567220A (zh) * 2008-04-22 2009-10-28 群联电子股份有限公司 闪存的损坏区块辨识方法、储存系统及其控制器
US20090327581A1 (en) * 2008-06-30 2009-12-31 Coulson Richard L Nand memory
CN103514096A (zh) * 2012-06-18 2014-01-15 群联电子股份有限公司 数据储存方法、存储器控制器与存储器储存装置
CN103927128A (zh) * 2013-07-11 2014-07-16 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法
US20150268871A1 (en) * 2014-03-19 2015-09-24 Lsi Corporation Read disturb handling in nand flash
CN105005450A (zh) * 2014-04-25 2015-10-28 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
US20160012918A1 (en) * 2014-07-10 2016-01-14 Kui-Yon Mun Storage system managing run-time bad cells

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
奚海蛟: "《ARM体系结构与外设接口实战开发》", 31 December 2012, 北京航空航天大学出版社 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109521969A (zh) * 2018-11-20 2019-03-26 郑州云海信息技术有限公司 一种固态硬盘数据回收方法、装置和计算机可读存储介质
CN109979508A (zh) * 2019-03-15 2019-07-05 合肥沛睿微电子股份有限公司 固态硬盘装置与相关的固态硬盘控制电路
CN112599181A (zh) * 2020-12-11 2021-04-02 深圳市时创意电子有限公司 一种闪存芯片分析方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
TWI604441B (zh) 2017-11-01
TW201727627A (zh) 2017-08-01
US20170221584A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107025941A (zh) 固态硬盘控制电路
US8086919B2 (en) Controller having flash memory testing functions, and storage system and testing method thereof
CN101853692B (zh) 具闪存测试功能的控制器及其储存系统与测试方法
US8732519B2 (en) Method for using bad blocks of flash memory
US11030096B2 (en) Method of identifying and preparing a key block in a flash memory system and memory controller therefor
KR20120062738A (ko) 플래쉬 저장 디바이스로의 데이터 프리로드
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
CN108804041A (zh) 非易失性存储器装置及其操作系统（os）图像处理方法
KR101522293B1 (ko) 복수개의 스토리지를 개별 제어 가능한 테스트 장치
CN104572489A (zh) 磨损均衡方法及装置
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
US8667348B2 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
TWI486957B (zh) Ｎａｎｄ快閃記憶體燒錄資料的處理、使用方法及裝置、運行系統
US11023138B2 (en) Management operations in predictable latency mode
CN105320464A (zh) 防止读取干扰的方法、存储器控制电路单元与存储装置
US8255656B2 (en) Storage device, memory controller, and data protection method
US20070294588A1 (en) Performing a diagnostic on a block of memory associated with a correctable read error
US8301981B2 (en) Data access method for flash memory and storage system and controller thereof
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US10832784B2 (en) Pre-program read to counter wordline failures
US20120011395A1 (en) Boot method under boot sector failure in hard disk and computer device using the same
US20200409808A1 (en) Systems And Methods For Evaluating Integrity Of Adjacent Sub Blocks Of Data Storage Apparatuses
CN104765625A (zh) 休眠模式启动方法、存储器控制电路单元及存储装置
CN111897685A (zh) 掉电时校验数据的方法、装置、存储介质及电子设备
KR20190090634A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190429

Address after: No. 11 Standardized Workshop of Hefei Intelligent Industrial Park at the Junction of Wenzhong Road and Qianjiang Road, Xinzhan District, Hefei City, Anhui Province

Applicant after: Hefei Peirui Microelectronics Co., Ltd.

Address before: Hsinchu City, Taiwan, China

Applicant before: Ruiyu Semiconductor Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170808