CN107017962B - 动态功耗控制的编码方法及编解码器 - Google Patents

动态功耗控制的编码方法及编解码器 Download PDF

Info

Publication number
CN107017962B
CN107017962B CN201610061638.5A CN201610061638A CN107017962B CN 107017962 B CN107017962 B CN 107017962B CN 201610061638 A CN201610061638 A CN 201610061638A CN 107017962 B CN107017962 B CN 107017962B
Authority
CN
China
Prior art keywords
mode
fec
polynomial
unit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610061638.5A
Other languages
English (en)
Other versions
CN107017962A (zh
Inventor
陆玉春
李亮
翟素平
臧大军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610061638.5A priority Critical patent/CN107017962B/zh
Priority to EP16887607.6A priority patent/EP3442145B1/en
Priority to PCT/CN2016/098674 priority patent/WO2017128731A1/zh
Publication of CN107017962A publication Critical patent/CN107017962A/zh
Priority to US16/046,618 priority patent/US10826534B2/en
Application granted granted Critical
Publication of CN107017962B publication Critical patent/CN107017962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1545—Determination of error locations, e.g. Chien search or other methods or arrangements for the determination of the roots of the error locator polynomial
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1525—Determination and particular use of error location polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/157—Polynomial evaluation, i.e. determination of a polynomial sum at a given value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1585—Determination of error values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H04L1/0044—Realisations of complexity reduction techniques, e.g. use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例提供了一种动态功耗控制的编解码方法及编解码器。该编码器包括：控制单元、初始编码单元和L个增量编码单元，其中，该控制单元用于在RS(N0，K)工作模式下只启用该初始编码单元进行编码，或者在RS(Nj，K)工作模式下只启用该初始编码单元和该L个增量编码单元中前j个增量编码单元进行编码；该初始编码单元用于对m(x)进行RS FEC编码得到
Figure DDA0002202853630000011
相对于g0(x)的商式D0(x)和余式R0(x)；第h+1个增量编码单元用于根据商式Dh(x)和余式Rh(x)得到
Figure DDA0002202853630000012
相对于gh+1(x)的商式Dh+1(x)和余式Rh+1(x)。

Description

动态功耗控制的编码方法及编解码器
技术领域
本发明实施例涉及通信领域，并且更具体地，涉及动态功耗控制的编码方法及编解码器。
背景技术
随着高速通信链路速率的不断上升，信道的各种损伤效应逐渐加强，导致信噪比下降。为了改善低信噪比条件下的误码性能，前向纠错(Forward Error Correction，FEC)技术已逐渐成为高速通信链路实现过程中的必选技术。在众多的FEC码中，里德索罗门(RS，Reed Solomon)FEC码具有高增益、明确的性能、实现简单、占用资源小而逐步得到广泛的应用，RS FEC码已在ITU-T G.709、IEEE 802.3bj、IEEE802.3bs等多个通信协议中标准化。
对于众多的链路来说，链路的质量良莠不齐，最差链路数占总链路数比例的比例比较小(通常小于15％)。然而传统的做法是选择最强的FEC算法来覆盖这比例很小的最差链路，RS FEC的码型并不能动态的调整。这种做法直接的后果就是对于大多数的链路而言，FEC算法的纠错能力是超量供给的，这会带来额外的不必要的功耗。
发明内容
本发明实施例提供一种动态功耗控制的编码方法及编解码器，能够减少避免不必要的编码计算导致的功率消耗，一定程度上提高编码器的系统性能。
第一方面，提出了一种多模式RS FEC编码器，该多模式RS FEC编码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示该多模式RS FEC编码器中最短的一种RS FEC码字长度，P为正整数，K表示该RS FEC码字中信息符号的数量，该多模式RS FEC编码器包括：控制单元、初始编码单元和L个增量编码单元，其中，
该控制单元用于控制该多模式RS FEC编码器编码时需要启动的单元模块，具体用于在RS(N0，K)工作模式下只启用该初始编码单元进行编码，或者在RS(Nj，K)工作模式下只启用该初始编码单元和该L个增量编码单元中前j个增量编码单元进行编码，j为整数，1≤j≤L；
该初始编码单元用于对该多模式RS FEC编码器的信息符号对应的信息多项式m(x)进行RS FEC编码得到多项式
Figure GDA0002202853610000021
相对于g0(x)的商式D0(x)和余式R0(x)，g0(x)为RS(N0，K)工作模式下的生成多项式；
该L个增量编码单元中第h+1个增量编码单元用于根据商式Dh(x)和余式Rh(x)得到多项式
Figure GDA0002202853610000022
相对于gh+1(x)的商式D h+1(x)和余式R h+1(x)，gh+1(x)为RS(N h+1，K)工作模式下的生成多项式，其中，h为整数，0≤h≤L-1。
结合第一方面，在第一种可能的实现方式中，具体实现为，D h+1(x)和Rh+1(x)与D h(x)和R h(x)的关系用以下公式表示：
R h+1(x)＝r h+1(x)*gh(x)+xPR h(x)
D h+1(x)＝d h+1(x)，
其中，dh+1(x)表示xP D h(x)相对于生成多项式gh,h+1(x)的商式，rh+1(x)表示xp D h(x)相对于生成多项式gh,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，具体实现为：L取值为3，P取值为8，N0取值为520，K取值为514；或者，L取值为1，P取值为16，N0取值为528，K取值为514。
结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第三种可能的实现方式中，该多模式RS FEC编码器还包括：填充单元，用于当该多模式RS FEC编码器在RS(Nj，K)工作模式下，将长度为Nj的码字用固定的序列填充到长度为NL，其中，j＜L。
结合第一方面或第一方面的第一种可能的实现方式至第一方面的第三种可能的实现方式中任一种可能的实现方式，在第四种可能的实现方式中，该多模式RS FEC编码器还包括码型选择单元，用于选择该多模式RS FEC编码器在解码端的多模式RS FEC解码器反馈的码型作为编码时所使用的码型，以便该多模式RS FEC编码器根据该反馈的码型进行编码并发送给该多模式RS FEC解码器。
第二方面，提出了一种一种用于多模式RS FEC编码器的编码方法，该多模式RSFEC编码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示该多模式RS FEC编码器中最短的一种RSFEC码字长度，P为正整数，K表示该RS FEC码字中信息符号的数量；该多模式RS FEC编码器以RS(Nj，K)工作模式编码时，1≤j≤L，该方法包括：
对该多模式RS FEC编码器的信息符号对应的信息多项式m(x)进行RSFEC编码得到多项式
Figure GDA0002202853610000031
相对于g0(x)的商式D0(x)和余式R0(x)，g0(x)为RS(N0，K)工作模式下的生成多项式；
对h取值从0至j-1共j次循环执行以下步骤，其中，h为整数，0≤h≤j-1：
根据商式Dh(x)和余式Rh(x)得到多项式
Figure GDA0002202853610000032
相对于gh+1(x)的商式D h+1(x)和余式R h+1(x)，g h+1(x)为RS(N h+1，K)工作模式下的生成多项式。
结合第二方面，在第一种可能的实现方式中，具体实现为，D h+1(x)和Rh+1(x)与D h(x)和R h(x)的关系用以下公式表示：
R h+1(x)＝r h+1(x)*gh(x)+xP R h(x)
D h+1(x)＝d h+1(x)，
其中，dh+1(x)表示xP D h(x)相对于生成多项式gh,h+1(x)的商式，rh+1(x)表示xp D h(x)相对于生成多项式gh,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，具体实现为：L取值为3，P取值为8，N0取值为520，K取值为514；或者，L取值为1，P取值为16，N0取值为528，K取值为514。
结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式，在第三种可能的实现方式中，该方法还包括：当该多模式RS FEC编码器在RS(Nj，K)工作模式下编码时，将长度为Nj的码字用固定的序列填充到长度为NL，其中，j＜L。
结合第二方面或第二方面的第一种可能的实现方式至第二方面的第三种可能的实现方式中任一种可能的实现方式，在第四种可能的实现方式中，该方法还包括：选择该多模式RS FEC编码器在解码端的多模式RS FEC解码器反馈的码型作为编码时所使用的码型；根据该反馈的码型进行编码并发送给该多模式RS FEC解码器。
第三方面，提出了一种一种多模式RS FEC解码器，该多模式RS FEC解码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RSFEC码字的长度，Ni＝N0+i*P，N0表示该多模式RS FEC解码器中最短的一种RS FEC码字长度，P为正整数，K表示该RS FEC码字中信息符号的数量，该多模式RS FEC解码器包括特征值计算单元、关键方程求解单元、钱搜索单元、错误值计算单元、纠错单元和帧缓冲单元，该特征值计算单元包括NL-K个特征值计算子单元和第一控制子单元，该关键方程求解单元包括3(NL-K)/2+1个关键方程求解子单元和第二控制子单元；
其中，当该多模式RS FEC解码器以RS(Ni，K)工作模式解码时，
该特征值计算单元用于根据接收的当前FEC帧的Ni个码字计算Ni-K个特征值，每个特征值通过各自的特征值计算子单元完成，该第一控制子单元控制启用该NL-K个特征值计算子单元中前Ni-K个特征值计算子单元计算该Ni-K个特征值；
该关键方程求解单元用于接收该Ni-K个特征值，并根据该Ni-K个特征值计算错误位置多项式和错误值多项式；该第二控制子单元用于控制启用该3(NL-K)/2+1个关键方程求解子单元中前3(Ni-K)/2+1个特征值计算子单元计算该错误位置多项式Λ(x)和该错误值多项式Ω(x)，并将该错误位置多项式Λ(x)发送给该钱搜索单元，将该错误值多项式Ω(x)发送给该错误值计算单元；
该钱搜索单元用于通过穷举该错误位置多项式Λ(x)的根确定该当前FEC帧的错误位置，并将多项式xΛ′(x)发送给该错误值计算单元，其中多项式xΛ′(x)表示Λ(x)中奇数项之和；
该错误值计算单元用于根据该错误位置多项式Λ(x)的奇数项之和xΛ′(x)以及该错误值多项式Ω(x)计算该当前FEC帧的错误位置对应的纠错值；
该帧缓冲单元用于缓存该当前FEC帧，直至该错误值计算单元计算出该当前FEC帧的错误位置对应的纠错值；
该纠错单元用于根据该当前FEC帧的错误位置对应的纠错值，以及该帧缓冲单元缓存的该当前FEC帧，对该当前FEC帧进行纠错。
结合第三方面，在第一种可能的实现方式中，该多模式RS FEC解码器还包括统计单元、码型反馈单元，其中，
该统计单元用于统计以RS(Ni，K)工作模式传输时的误码率；
该码型反馈单元用于当该误码率大于预定上限阈值时选择RS(Ni+1，K)码型反馈给编码端的多模式RS FEC编码器，或者当该误码率小于预定下限阈值时选择RS(Ni-1，K)码型反馈给编码端的多模式RS FEC编码器。
结合第三方面或第三方面的第一种可能的实现方式，在第二种可能的实现方式中，该多模式RS FEC解码器还包括去填充单元，用于当多模式RSFEC解码器工作于RS(Ni,K)，i<L时，从长度为NL的码字中截取长度为Ni的码字进行解码。
基于以上技术方案，本发明实施例的动态功耗控制的编码方法及编解码器，当多模式RS FEC编码器采用RS(N h+1，K)工作模式时，通过根据多模式RS FEC编码器在RS(N h，K)工作模式下的商式和余式进行增量编码，从而得到RS(N h+1，K)工作模式的编码，能够复用RS(N h，K)工作模式下的编码结果，减少避免不必要的编码计算导致的功率消耗，提高编码器的系统性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例用于多模式RS FEC编码器的编码方法流程图。
图2是本发明实施例多模式RS FEC编码器的结构示意图。
图3是本发明实施例的一种串行增量编码器电路示意图。
图4是本发明实施例一种四模式RS FEC编码器的结构示意图。
图5是本发明实施例的解码流程示意图。
图6是本发明实施例多模式RS FEC解码器特征值计算的一种电路示意图。
图7是本发明实施例多模式RS FEC解码器关键方程求解的一种电路示意图。
图8是图7中所示的控制电路的电路示意图。
图9是本发明实施例多模式RS FEC解码器的钱搜索单元的电路示意图。
图10是本发明实施例多模式RS FEC解码器的错误值计算单元的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例用于多模式RS FEC编码器的编码方法流程图。本发明实施例中，多模式RS FEC编码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示多模式RS FEC编码器中最短的一种RS FEC码字长度，P为正整数，K表示所述RS FEC码字中信息符号的数量。当多模式RS FEC编码器以RS(Nj，K)工作模式编码时(1≤j≤L)，编码方法如图1所示，包括：
S101，对RS FEC编码器的信息符号对应的信息多项式m(x)进行RS FEC编码得到多项式相对于g0(x)的商式D0(x)和余式R0(x)，其中，g0(x)为RS(N0，K)工作模式下的生成多项式。
应理解，RS FEC编码器的信息符号对应的信息多项式m(x)用于以多项式的形式表示该RS FEC编码器的信息符号。
S102，对h取值从0至j-1共j次循环执行步骤S103，其中，1≤j≤L，h为整数，0≤h≤j-1。
S103，根据商式Dh(x)和余式Rh(x)得到多项式
Figure GDA0002202853610000062
相对于gh+1(x)的商式Dh+1(x)和余式Rh+1(x)，其中，g h+1(x)为RS(N h+1，K)工作模式下的生成多项式。
本发明实施例中，当多模式RS FEC编码器采用RS(N h+1，K)工作模式时，根据多模式RS FEC编码器在RS(N h，K)工作模式下的商式和余式进行增量编码，从而得到RS(N h+1，K)工作模式的编码，能够复用RS(N h，K)工作模式下的编码结果，减少避免不必要的编码计算导致的功率消耗，提高编码器的系统性能。
可选地，D h+1(x)和R h+1(x)的关系用公式(1)表示，D h(x)和R h(x)的关系用公式(2)表示：
R h+1(x)＝r h+1(x)*gh(x)+xP R h(x)…………公式(1)
D h+1(x)＝d h+1(x)…………………………..公式(2)
其中，dh+1(x)表示xP D h(x)相对于生成多项式g h,h+1(x)的商式，rh+1(x)表示xp Dh(x)相对于生成多项式g h,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
应理解，xP D h(x)相对于生成多项式g h,h+1(x)的商式，即xP D h(x)除以gh,h+1(x)得到的商式；xP D h(x)相对于生成多项式g h,h+1(x)的余式，即xP D h(x)除以g h,h+1(x)得到的余式。
应理解，在图1所示的上述方法中，P的取值可以是任意一个正整数。可选地，P可取值为该多模式RS FEC编码器的并行度。
可选地，作为一个实施例，L取值为3，P取值为8，N0取值为520，K取值为514。此时，该多模式RS FEC编码器共有RS(520,514),RS(528,514),RS(536,514),RS(544,514)共4种工作模式，或者说4种码型组。
可选地，作为另一个实施例，L取值为1，P取值为16，N0取值为528，K取值为514。此时，该多模式RS FEC编码器共有RS(528,514),RS(544,514)共2种工作模式，或者说2种码型组。
可选地，该方法还可包括：当多模式RS FEC编码器在RS(Nj，K)工作模式下编码时，将长度为Nj的码字用固定的序列填充到长度为NL，其中，j＜L。通过将RS(Nj，K)工作模式下的码字长度填充到NL，可使得多模式RSFEC编码器当前的所有编码器共用相同的时钟周期。
下面，将结合具体的实施例，对本发明实施例的方法作进一步的描述。
以双模式RS FEC编码器为例，其包括RS(N0,K)和RS(N1,K)两种工作模式。
设RS(N0,K)的生成多项式为
Figure GDA0002202853610000071
其中T0＝(N0-K)/2。
定义
Figure GDA0002202853610000072
其中T1＝(N1-K)/2。
从多项式g0(x)和多项式g0,1(x)可以很容易地推导出RS(N1,K)的生成多项式
Figure GDA0002202853610000081
由RS(N0,K)的编码公式(公式(3))可以得到商式D0(x)和余式R0(x)：
Figure GDA0002202853610000082
其中，m(x)表示RS FEC编码器的信息符号对应的信息多项式，该信息多项式为K阶多项式，
Figure GDA0002202853610000083
表示对信息多项式m(x)提项后得到的N0阶多项式，D0(x)表示信息多项式m(x)以RS(N0,K)工作模式编码后得到的商式，R0(x)表示信息多项式m(x)以RS(N0,K)工作模式编码后得到的余式。
从公式(3)可以推导出，该商式D0(x)等于
Figure GDA0002202853610000084
相对于g0(x)的商式，或者说是多项式
Figure GDA0002202853610000085
除以多项式g0(x)后得到的商式；该余式R0(x)等于
Figure GDA0002202853610000086
相对于g0(x)的余式，或者说是多项式
Figure GDA0002202853610000087
除以多项式g0(x)后得到的余式。
对D0(x)利用g0,1(x)作为生成多项式进行进一步编码可以得到商式d1(x)和余式r1(x)：
Figure GDA0002202853610000088
从公式(4)可以推导出，该商式d1(x)等于
Figure GDA0002202853610000089
相对于g01(x)的商式，或者说是多项式除以多项式g01(x)后得到的商式；该余式r1(x)等于相对于g01(x)的余式，或者说是多项式
Figure GDA00022028536100000812
除以多项式g01(x)后得到的余式。
由RS(N1,K)的编码公式(公式(5))可以得到商式D1(x)和余式R1(x)：
Figure GDA00022028536100000813
从公式(5)可以推导出，该商式D1(x)等于
Figure GDA00022028536100000814
相对于g1(x)的商式，或者说是多项式
Figure GDA00022028536100000815
除以多项式g1(x)后得到的商式；该余式R1(x)等于
Figure GDA00022028536100000816
相对于g1(x)的余式，或者说是多项式
Figure GDA00022028536100000817
除以多项式g1(x)后得到的余式。
对比公式(4)和公式(5)，再结合公式(3)，可以得到：
D1(x)＝d1(x) 公式(6)；
Figure GDA00022028536100000818
至此，上述公式(6)、公式(7)的推导流程给出了利用RS(N0,K)编码结果通过增量编码的方式实现RS(N1,K)编码的全过程。整个理论计算流程可以由下面的公式给出：
Figure GDA0002202853610000091
也就是说，RS(N1,K)编码可以在RS(N0,K)编码结果的基础上，加上增量部分的编码计算实现。
双模式RS FEC编码器的编码方法还可推广至多模式RS FEC编码器的应用场景中。假设RS(Nh，K)工作模式的生成多项式为gh(x)，信息多项式m(x)在RS(N h，K)工作模式下编码得到商式Dh(x)和余式Rh(x)；RS(N h+1，K)工作模式的生成多项式为g h+1(x)，信息多项式m(x)在RS(Nh+1，K)工作模式下编码得到商式Dh+1(x)和余式Rh+1(x)，商式Dh+1(x)和余式Rh+1(x)可用以下公式表示：
R h+1(x)＝r h+1(x)*gh(x)+xp R h(x) 公式(8)
D h+1(x)＝d h+1(x) 公式(9)
其中，dh+1(x)表示xp D h(x)相对于生成多项式g h,h+1(x)的商式，rh+1(x)表示xp Dh(x)相对于生成多项式g h,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
此外，假设多模式RS FEC编码器包括L+1种工作模式RS(Ni,K)，Ni＝N0+i*P,i＝0,1,2,…，L，其中P为正整数，L为大于1的整数。当多模式RS FEC编码器以RS(Ni,K)工作模式工作且i<L时，还可将长度为Ni的码字利用固定的序列填充到长度为NL。本发明实施例中，通过将RS(Ni,K)工作模式的码字长度固定为NL，可以保证工作在RS(Ni,K)工作模式时保持和RS(NL,K)模式下相同的码率，避免在工作模式切换过程中带来的时钟失配。
此外，多模式RS FEC编码器还可根据解码侧的多模式RS FEC解码器反馈的工作模式，将该多模式RS FEC编码器的工作模式切换为该反馈的工作模式，并进行编码。
图2是本发明实施例多模式RS FEC编码器200的结构示意图。多模式RS FEC编码器200存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示多模式RS FEC编码器200中最短的一种RS FEC码字长度，P为正整数，K表示所述RS FEC码字中信息符号的数量。如图2所示，多模式RS FEC编码器200可包括：控制单元201、初始编码单元202和增量编码单元1至增量编码单元L共L个增量编码单元。其中，
控制单元201用于控制该多模式RS FEC编码器编码时需要启动的单元模块，具体用于在RS(N0，K)工作模式下只启用该初始编码单元进行编码，或者在RS(Nj，K)工作模式下只启用该初始编码单元和该L个增量编码单元中前j个增量编码单元进行编码，j为整数，1≤j≤L。
初始编码单元202用于对信息多项式m(x)进行RS FEC编码得到多项式xN0-Km(x)相对于g0(x)的商式D0(x)和余式R0(x)，g0(x)为RS(N0，K)工作模式下的生成多项式。
L个增量编码单元中，第h+1个增量编码单元(增量编码单元h+1)用于根据商式Dh(x)和余式Rh(x)得到多项式
Figure GDA0002202853610000101
相对于gh+1(x)的商式Dh+1(x)和余式Rh+1(x)，gh+1(x)为RS(Nh+1，K)工作模式下的生成多项式，其中，h为整数，0≤h≤L-1。
从初始编码单元202和增量编码单元1至增量编码单元L的功能可知，商式D0(x)和余式R0(x)为信息多项式m(x)经过初始编码单元202编码后得到的商式和余式，同时还是增量编码单元1的输入参数，增量编码单元1根据商式D0(x)和余式R0(x)编码得到的商式D1(x)和余式R1(x)等于信息多项式m(x)在RS(N 1，K)工作模式下编码得到的商式和余式；以此类推，可以得到信息多项式m(x)在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式下编码得到的商式和余式。
此外，应理解，本发明实施例中，该L个增量编码单元的功能类似，但并不是说这L个增量编码单元的功能完全相同，可以互换。这L个增量编码单元互不相同，其实现的逻辑电路也不相同。
本发明实施例中，在当多模式RS FEC编码器采用RS(Nh+1，K)工作模式时，根据其在RS(Nh，K)工作模式下的商式和余式进行增量编码，从而得到RS(Nh+1，K)工作模式的编码，能够复用RS(Nh，K)工作模式下的编码结果，减少避免不必要的编码计算导致的功率消耗，一定程度上提高编码器的系统性能。
可选地，D h+1(x)和R h+1(x)与D h(x)和R h(x)的关系用公式(10)和公式(11)表示：
R h+1(x)＝r h+1(x)*gh(x)+xp R h(x) 公式(10)
D h+1(x)＝d h+1(x) 公式(11)
其中，dh+1(x)表示xp D h(x)相对于生成多项式g h,h+1(x)的商式，rh+1(x)表示xp Dh(x)相对于生成多项式g h,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
图3是本发明实施例的一种串行增量编码器电路示意图。如图3所示，虚线框图部分的电路为RS(N0，K)编码器的逻辑电路，实线框部分的电路为RS(N1，K)编码器的逻辑电路。从图3可以看出，RS(N1，K)编码器可以在RS(N0，K)编码器的基础上加上一部分增量编码电路实现，其中，信息多项式m(x)经过RS(N0，K)编码器编码后的商式和余式，作为增量编码电路的输入参数；增量编码电路输出的商式和余式即为信息多项式m(x)经过RS(N1，K)编码器编码后的商式和余式。
在RS(N0，K)编码器中，g 0(0)至g 0(2T0-1)分别为生成多项式g0(x)的0次项至2T0-1次项，D(0)至D(2T0-1)为编码结果寄存器，T0＝(N0-K)/2；g 0,1(0)至g 0,1(2T0,1-1)分别为生成多项式g0,1(x)的0次项至2T0,1-1次项，g0,1(x)＝g1(x)/g0(x)，T0,1＝T1-T0＝P/2。g1(x)表示RS(N1，K)编码器的生成多项式。
可选地，L取值为3，P取值为8，N0取值为520，K取值为514。即该多模式RS FEC编码器200为RS(520/528/536/544,514)四模式编码器。
或者，可选地，L取值为1，P取值为16，N0取值为528，K取值为514。即该多模式RSFEC编码器200为RS(528/544,514)双模式编码器。
图4是本发明实施例一种四模式RS FEC编码器的结构示意图。图4以RS(520/528/536/544,514)四模式编码器为例。从图中可以看到每一级RS(Ni,K)编码器都可以在上一级RS(Ni-1,K)编码器电路的基础上通过增加一部分功能来实现。也就是说当电路工作在RS(Ni-1,K)时，可以关闭RS(Ni,K)编码器所需要的增量电路部分，从而达到节省功耗的目的。另外每一级电路的输出位置处即：Di(x),Ri(x),i≥1位置处，可以插入寄存器将各级电路进行分割，从而实现流水线操作。以单独实现RS(544,514)编码器相比反馈矩阵的规模为30×30，而利用图4所示的方案，最大的反馈矩阵的规模缩减为8×8，极大地减少了反馈电路的规模。
本发明实施例还公开了一种多模式RS FEC解码器，该多模式RS FEC解码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RSFEC码字的长度，Ni＝N0+i*P，N0表示该多模式RS FEC解码器中最短的一种RS FEC码字长度，P为正整数，K表示该RS FEC码字中信息符号的数量，该多模式RS FEC解码器包括特征值计算单元、关键方程求解单元、钱搜索单元、错误值计算单元、纠错单元和帧缓冲单元，该特征值计算单元包括NL-K个特征值计算子单元和第一控制子单元，该关键方程求解单元包括3(NL-K)/2+1个关键方程求解子单元和第二控制子单元。其中，当该多模式RS FEC解码器以RS(Ni，K)工作模式解码时，
该特征值计算单元用于根据接收当前FEC帧的Ni个码字计算Ni-K个特征值，每个特征值通过各自的特征值计算子单元完成，该第一控制子单元控制启用该NL-K个特征值计算子单元中前Ni-K个特征值计算子单元计算该Ni-K个特征值；
该关键方程求解单元用于接收该Ni-K个特征值，并根据该Ni-K个特征值计算错误位置多项式和错误值多项式；该第二控制子单元用于控制启用该3(NL-K)/2+1个关键方程求解子单元中前3(Ni-K)/2+1个特征值计算子单元计算该错误位置多项式Λ(x)和该错误值多项式Ω(x)，并将该错误位置多项式Λ(x)发送给该钱搜索单元，将该错误值多项式Ω(x)发送给该错误值计算单元；
该钱搜索单元用于通过穷举该错误位置多项式Λ(x)的根确定该当前FEC帧的错误位置，并将多项式xΛ′(x)发送给该错误值计算单元，其中多项式xΛ′(x)表示Λ(x)中奇数项之和；
该错误值计算单元用于根据该错误位置多项式Λ(x)的奇数项之和xΛ′(x)以及该错误值多项式Ω(x)计算该当前FEC帧的错误位置对应的纠错值；
该帧缓冲单元用于缓存该当前FEC帧，直至该错误值计算单元计算出该当前FEC帧的错误位置对应的纠错值；
该纠错单元用于根据该当前FEC帧的错误位置对应的纠错值，以及该帧缓冲单元缓存的该当前FEC帧，对该当前FEC帧进行纠错。
本发明实施例中，通过根据解码时的工作模式控制解码时所使用的单元模块，从而能够减少不必要的计算开销，进而能够降低解码器的功耗水平。
当然，应理解，本发明实施例中，多模式RS FEC解码器的各个单元中用于控制基本单元使用状态的控制子单元也可以由一个统一的控制子单元(或控制电路)实现。
可选地，该多模式RS FEC解码器还包括统计单元、码型反馈单元，该统计单元用于统计以RS(Ni，K)工作模式传输时的误码率；该码型反馈单元用于当该误码率大于预定上限阈值时选择RS(Ni+1，K)码型反馈给编码端的多模式RS FEC编码器，或者当该误码率小于预定下限阈值时选择RS(Ni-1，K)码型反馈给编码端的多模式RS FEC编码器。
可选地，该多模式RS FEC解码器还包括去填充单元，用于当多模式RSFEC解码器工作于RS(Ni,K)，i<L时，从长度为NL的码字中截取长度为Ni的码字进行解码。应理解，解码器端选择哪些码字进行解码，可以是解码器端和编码器端事先约定的，或者是编码器端通知给解码器端的。
下面，将结合具体的实施例，对本发明实施例的多模式RS FEC解码器及其解码方法作进一步的描述。
图5是本发明实施例用于多模式RS FEC解码器的解码流程示意图。如图5所示，当多模式RS FEC解码器接收到当前RS FEC帧后，对当前RS FEC帧进行帧缓冲操作；同时，根据该当前RS FEC帧进行特征值计算、关键方程求解、钱搜索及错误值计算，再根据计算出的错误位置及对应的纠错值，结合缓存的当前RS FEC帧，得到解码后的当前RS FEC帧。
图6是本发明实施例多模式RS FEC解码器特征值计算的一种电路示意图。多模式RS FEC解码器的特征值定义为：
Figure GDA0002202853610000131
其中，N表示多模式RS FEC解码器的码字长度，rk,k＝0～N-1对应于接收到的RSFEC帧中的信息符号，其中中的加法和乘法为有限域内的加法和乘法，x＝αi为多模式RS FEC解码器的生成多项式的一个解，Si表示多模式RS FEC解码器的第i个特征值，0≤i≤2T-1。以RS(N0,K)模式为例，对于生成多项式
Figure GDA0002202853610000141
有
Figure GDA0002202853610000142
共2T0-1个解，相应的可以获得RS(N0,K)模式下的2T0-1个特征值。
其中，每一个特征值计算子单元对应于一个特征值的计算，在工作在RS(N0,K)模式的时候，只开启0～T0-1单元，如图中的虚线框区域所示；当工作在RS(N1,K)模式时才开启0～T1-1单元(即在开启0～T0-1单元的基础上再开启T0～T1-1单元)，如图中的实线框区域。根据工作模式的不同开启对应的模块，从而能够避免不必要的功耗开销，达到节省功耗的目的。
对于每一个特征值的计算采用迭代的方式，以P并行为例，每一时钟周期接收P个符号，寄存器Si的初始值为0。第一个时钟周期完成：
Figure GDA0002202853610000143
计算，然后将该值存入寄存器Si中；第二个时钟周期完成：
Figure GDA0002202853610000145
计算并且存入寄存器Si中；依次类推第N/P个时钟周期后寄存器Si中的值为：
Figure GDA0002202853610000146
当多模式RS FEC解码器工作在RS(N0,K)模式时，最终得到T0个所求解的特征值；当多模式RS FEC解码器工作在RS(N1,K)模式时，最终得到T1个所求解的特征值。注意到对于特征值Si,0≤i≤T0-1的求解，多模式RS FEC解码器工作在RS(N0,K)和RS(N1,K)两种工作模式下的区别仅在于迭代的周期，分别为N0/P和N1/P，特征值计算子单元0～T0-1可以实现完全复用。可通过一个控制子单元(即前述多模式RS FEC解码器的第一控制子单元)控制特征值计算子单元的启用状态。
特征值计算单元完成特征值的计算后，将计算的特征值送入关键方程求解单元(KES)计算错误位置多项式Λ(x)和错误值多项式Ω(x)。这两个多项式满足公式(13)所表示的特征方程：
Λ(x)·S(x)＝Ω(x)mod x2T 公式(13)
对于公式(13)所表示的特征方程的求解可以采用RiBM算法等。图7是本发明实施例多模式RS FEC解码器关键方程求解的一种电路示意图。图7中，PE1为关键方程求解单元的处理引擎(或者说，前述多模式RS FEC解码器的关键方程求解子单元)。从图7可以看出，对于RS(N0,K)的解码，需要开启PE1 0～3T0，可以关闭PE1 3T0～3T1以节省功耗。对于RS(N1K)的解码则需要开启PE1 3T0～3T1。
图8是图7中所示的控制电路的电路示意图，用于实现RiBM的迭代算法。
为便于理解，下面给出了RiBM算法的伪代码描述。
通过关键方程求解单元的计算，可获得错误位置多项式Λ(x)和错误值多项式Ω(x)。错误位置多项式Λ(x)将会发送给钱搜索单元以求解错误位置，同时钱搜索单元还会计算的中间结果xΛ′(x)。错误值多项式Ω(x)和xΛ′(x)会发送给错误值计算单元(Forney)，以计算所悟位置的值。
图9是本发明实施例多模式RS FEC解码器的钱搜索单元的电路示意图。其中，R0所示区域的电路为RS(N0,K)的钱搜索单元的电路示意图；R1所示区域的电路为RS(N1,K)的钱搜索单元的电路示意图。其中RS(N0,K)和RS(N1,K)钱搜索(CS)电路的区别在于，前者错误位置多项式的阶数为T0＝(N0-K)/2，而后者错误位置多项式的阶数为T1＝(N1-K)/2。其中钱搜索单元实现的功能为搜索多项式错误位置多项式Λ(x)的有效根，关键方程求解单元输出的错误位置多项式Λ(x)为钱搜索单元的输入参数。使得Λ(x)的值为0时的x的值即为Λ(x)的有效根。
Λ(x)＝ΛTxT+ΛT-1xT-1+…+Λ1x1+Λ0
对于RS(N0,K)，T＝T0，对于RS(N1,K)，T＝T1。对于RS(N,K)，钱搜索求解有效根的起始和终止位置为2M-N，2M-1，其中M为每一个符号的比特数量。
对于xΛ′(x)的求解：
xΛ′(x)＝x(ΛTxT+ΛT-1xT-1+…+Λ1x1+Λ0)′
＝TΛTxT+(T-1)ΛT-1xT-1+…+Λ1x1
＝Λ1x1+Λ3x3+…+Λ2J-1x2J-1,T-1≤2J-1≤T
上式中利用了有限域加法的性质2a＝a+a＝0。即xΛ′(x)为Λ(x)中奇数项之和。
对于P并行的钱搜索单元，其具体的工作流程如下：对于RS(N,K)码字起始的搜索位置为2M-N，即验证是否为多项式Λ(x)的有效根。由图9可知，其第1～P行电路计算的是
Figure GDA0002202853610000162
Figure GDA0002202853610000163
的值，即验证是否为Λ(x)的有效根。由图9的第P行可知，当第一个时钟周期计算完成后
Figure GDA0002202853610000171
Figure GDA0002202853610000172
被寄存到相应各列的寄存器中。当第二个时钟周期开始后第P行的MUX指向寄存器所存储的内容，此时第1～P行电路计算的是
Figure GDA0002202853610000173
的值，即验证
Figure GDA0002202853610000174
是否为Λ(x)的有效根，同时将
Figure GDA0002202853610000175
被寄存到相应各列的寄存器中。依次类推N/P个时钟周期后钱搜索单元将穷尽所有N个可能的错误位置。
钱搜索单元在搜索错误位置多项式的有效根的同时，会将搜索的结果发送给下游的错误值计算单元(Forney单元)，钱搜索给出的数值包括：当前时钟周期对应的P个位置是否为有效根，以及这P个位置对应的错误值。如果不是有效根，该错误值为0；如果是有效根，该位置对应的错误值为xΛ′(x)。
图10是本发明实施例多模式RS FEC解码器的错误值计算单元的电路示意图。其中，R0所示区域的电路为RS(N0,K)的错误值计算单元的电路示意图；R1所示区域的电路为RS(N1,K)的错误值计算单元的电路示意图。错误值计算单元的输入参数，包括钱搜索单元输出的xΛ′(x)值，以及关键方程求解单元输出的错误值多项式Ω(x)。
当错误值计算单元得到钱搜索单元给出的xΛ′(x)以及关键方程求解单元(KES)给出的错误值多项式Ω(x)，即可按照公式(14)计算错误位置的值：
Figure GDA0002202853610000176
应注意，对于RS(N0,K)和RS(N1,K)而言，其错误值计算公式中的区别在于Ω(x)的阶数，因此对于RS(N0,K)的解码需要开启图10中D_0～D_(T0-1)；RS(N0,K)的解码还需要进一步开启图10中D_(T0-1)～D_(T1-1)。另外注意到对于不同的码长N，错误值计算单元开始计算的起点S是不同的，S＝2^M-N，因此对于错误值计算单元开始计算的第一个时钟周期，与Ω(x)相连接的乘法器系数是不同的，因此这部分常系数乘法器是不能实现共享的，由于这一部分为常系数乘法器电路，和整个解码电路由于不能共享导致的逻辑资源的增加相比，可以忽略不计。
当错误值计算单元完成错误值的计算后，纠错单元可根据错误值计算单元计算的当前FEC帧的错误位置对应的纠错值，以及该帧缓冲单元缓存的该当前FEC帧，对该当前FEC帧进行纠错。
此外，多模式RS FEC解码器还可根据码型进行解码并统计FEC输入的误码率BERin；将统计获得的BERin同预先设定的误码率上限阈值和下限阈值进行比较，如果BERin超过上限阈值，则多模式RS FEC解码器决策选择性能更高的RS FEC码型，比如：RS(Ni+1,K)；如果BERin低于下限阈值，则多模式RS FEC解码器决策选择性能低一点的RS FEC码型，比如：RS(Ni-1,K)；如果BERin位于上限阈值和下限阈值之间，则多模式RS FEC解码器决策保持RS FEC码型不变。多模式RS FEC解码器可利用反向链路将解码器的码型决策信息传递给编码端的多模式RS FEC编码器。
相应的，编码端的多模式RS FEC编码器可根据解码端的多模式RS FEC解码器反馈的码型，调整编码的码型，然后编码发送。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种多模式里德索罗门前向纠错RS FEC编码器，其特征在于，所述多模式RS FEC编码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示所述多模式RS FEC编码器中最短的一种RSFEC码字长度，P为正整数，K表示所述RS FEC码字中信息符号的数量，所述多模式RS FEC编码器包括：控制单元、初始编码单元和L个增量编码单元，其中，
所述控制单元用于控制所述多模式RS FEC编码器编码时需要启动的单元模块，具体用于在RS(N0，K)工作模式下只启用所述初始编码单元进行编码，或者在RS(Nj，K)工作模式下只启用所述初始编码单元和所述L个增量编码单元中前j个增量编码单元进行编码，j为整数，1≤j≤L；
所述初始编码单元用于对所述多模式RS FEC编码器的信息符号对应的信息多项式m(x)进行RS FEC编码得到多项式xN0-Km(x)相对于g0(x)的商式D0(x)和余式R0(x)，g0(x)为RS(N0，K)工作模式下的生成多项式；
所述L个增量编码单元中第h+1个增量编码单元用于根据商式Dh(x)和余式Rh(x)得到多项式xNh+1-Km(x)相对于gh+1(x)的商式Dh+1(x)和余式Rh+1(x)，gh+1(x)为RS(Nh+1，K)工作模式下的生成多项式，其中，h为整数，0≤h≤L-1。
2.如权利要求1所述的编码器，其特征在于，Dh+1(x)和Rh+1(x)与Dh(x)和Rh(x)的关系用以下公式表示：
Rh+1(x)＝rh+1(x)*gh(x)+xPRh(x)
Dh+1(x)＝dh+1(x)，
其中，dh+1(x)表示xP Dh(x)相对于生成多项式gh,h+1(x)的商式，rh+1(x)表示xp Dh(x)相对于生成多项式gh,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
3.如权利要求1所述的编码器，其特征在于，
L取值为3，P取值为8，N0取值为520，K取值为514；或者
L取值为1，P取值为16，N0取值为528，K取值为514。
4.如权利要求1至3任一项所述的编码器，其特征在于，还包括：填充单元，用于当所述多模式RS FEC编码器在RS(Nj，K)工作模式下，将长度为Nj的码字用固定的序列填充到长度为NL，其中，j＜L。
5.如权利要求1至3任一项所述的编码器，其特征在于，所述多模式RS FEC编码器还包括码型选择单元，用于选择所述多模式RS FEC编码器在解码端的多模式RS FEC解码器反馈的码型作为编码时所使用的码型，以便所述多模式RS FEC编码器根据所述反馈的码型进行编码并发送给所述多模式RS FEC解码器。
6.一种用于多模式里德索罗门前向纠错RS FEC编码器的编码方法，其特征在于，所述多模式RS FEC编码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示所述多模式RS FEC编码器中最短的一种RS FEC码字长度，P为正整数，K表示所述RS FEC码字中信息符号的数量；
当所述多模式RS FEC编码器以RS(Nj，K)工作模式编码时，1≤j≤L，所述方法包括：
对所述多模式RS FEC编码器的信息符号对应的信息多项式m(x)进行RS FEC编码得到多项式xN0-Km(x)相对于g0(x)的商式D0(x)和余式R0(x)，g0(x)为RS(N0，K)工作模式下的生成多项式；
对h取值从0至j-1共j次循环执行以下步骤，其中，h为整数，0≤h≤j-1：
根据商式Dh(x)和余式Rh(x)得到多项式xNh+1-Km(x)相对于gh+1(x)的商式Dh+1(x)和余式Rh+1(x)，gh+1(x)为RS(Nh+1，K)工作模式下的生成多项式。
7.如权利要求6所述的方法，其特征在于，
Dh+1(x)和Rh+1(x)与Dh(x)和Rh(x)的关系用以下公式表示：
Rh+1(x)＝rh+1(x)*gh(x)+xPRh(x)
Dh+1(x)＝dh+1(x)，
其中，dh+1(x)表示xP Dh(x)相对于生成多项式gh,h+1(x)的商式，rh+1(x)表示xp Dh(x)相对于生成多项式gh,h+1(x)的余式，生成多项式gh,h+1(x)、gh(x)和gh+1(x)满足公式gh+1(x)＝gh(x)*gh,h+1(x)。
8.如权利要求6所述的方法，其特征在于，
L取值为3，P取值为8，N0取值为520，K取值为514；或者
L取值为1，P取值为16，N0取值为528，K取值为514。
9.如权利要求6至8任一项所述的方法，其特征在于，所述方法还包括：当所述多模式RSFEC编码器在RS(Nj，K)工作模式下编码时，将长度为Nj的码字用固定的序列填充到长度为NL，其中，j＜L。
10.如权利要求6至8任一项所述的方法，其特征在于，所述方法还包括：
选择所述多模式RS FEC编码器在解码端的多模式RS FEC解码器反馈的码型作为编码时所使用的码型；
根据所述反馈的码型进行编码并发送给所述多模式RS FEC解码器。
11.一种多模式里德索罗门前向纠错RS FEC解码器，其特征在于，所述多模式RS FEC解码器存在RS(Ni，K)，i＝0、1、……、L共L+1种工作模式，L为大于0的整数，Ni表示对应的工作模式下RS FEC码字的长度，Ni＝N0+i*P，N0表示所述多模式RS FEC解码器中最短的一种RSFEC码字长度，P为正整数，K表示所述RS FEC码字中信息符号的数量，所述多模式RS FEC解码器包括特征值计算单元、关键方程求解单元、钱搜索单元、错误值计算单元、纠错单元和帧缓冲单元，所述特征值计算单元包括NL-K个特征值计算子单元和第一控制子单元，所述关键方程求解单元包括3(NL-K)/2+1个关键方程求解子单元和第二控制子单元；
其中，当所述多模式RS FEC解码器以RS(Ni，K)工作模式解码时，
所述特征值计算单元用于根据接收的当前FEC帧的Ni个码字计算Ni-K个特征值，每个特征值通过各自的特征值计算子单元完成，所述第一控制子单元控制启用所述NL-K个特征值计算子单元中前Ni-K个特征值计算子单元计算所述Ni-K个特征值；
所述关键方程求解单元用于接收所述Ni-K个特征值，并根据所述Ni-K个特征值计算错误位置多项式和错误值多项式；所述第二控制子单元用于控制启用所述3(NL-K)/2+1个关键方程求解子单元中前3(Ni-K)/2+1个特征值计算子单元计算所述错误位置多项式Λ(x)和所述错误值多项式Ω(x)，并将所述错误位置多项式Λ(x)发送给所述钱搜索单元，将所述错误值多项式Ω(x)发送给所述错误值计算单元；
所述钱搜索单元用于通过穷举所述错误位置多项式Λ(x)的根确定所述当前FEC帧的错误位置，并将多项式xΛ′(x)发送给所述错误值计算单元，其中多项式xΛ′(x)表示Λ(x)中奇数项之和；
所述错误值计算单元用于根据所述错误位置多项式Λ(x)的奇数项之和xΛ′(x)以及所述错误值多项式Ω(x)计算所述当前FEC帧的错误位置对应的纠错值；
所述帧缓冲单元用于缓存所述当前FEC帧，直至所述错误值计算单元计算出所述当前FEC帧的错误位置对应的纠错值；
所述纠错单元用于根据所述当前FEC帧的错误位置对应的纠错值，以及所述帧缓冲单元缓存的所述当前FEC帧，对所述当前FEC帧进行纠错。
12.如权利要求11所述的多模式RS FEC解码器，其特征在于，所述多模式RS FEC解码器还包括统计单元、码型反馈单元，其中，
所述统计单元用于统计以RS(Ni，K)工作模式传输时的误码率；
所述码型反馈单元用于当所述误码率大于预定上限阈值时选择RS(Ni+1，K)码型反馈给编码端的多模式RS FEC编码器，或者当所述误码率小于预定下限阈值时选择RS(Ni-1，K)码型反馈给编码端的多模式RS FEC编码器。
13.如权利要求11或12所述的多模式RS FEC解码器，其特征在于，所述多模式RS FEC解码器还包括去填充单元，用于当多模式RS FEC解码器工作于RS(Ni,K)，i<L时，从长度为NL的码字中截取长度为Ni的码字进行解码。
CN201610061638.5A 2016-01-28 2016-01-28 动态功耗控制的编码方法及编解码器 Active CN107017962B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610061638.5A CN107017962B (zh) 2016-01-28 2016-01-28 动态功耗控制的编码方法及编解码器
EP16887607.6A EP3442145B1 (en) 2016-01-28 2016-09-12 Coding method and codec with dynamic power consumption control
PCT/CN2016/098674 WO2017128731A1 (zh) 2016-01-28 2016-09-12 动态功耗控制的编码方法及编解码器
US16/046,618 US10826534B2 (en) 2016-01-28 2018-07-26 Encoding method, encoder, and decoder for dynamic power consumption control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610061638.5A CN107017962B (zh) 2016-01-28 2016-01-28 动态功耗控制的编码方法及编解码器

Publications (2)

Publication Number Publication Date
CN107017962A CN107017962A (zh) 2017-08-04
CN107017962B true CN107017962B (zh) 2020-01-21

Family

ID=59397422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610061638.5A Active CN107017962B (zh) 2016-01-28 2016-01-28 动态功耗控制的编码方法及编解码器

Country Status (4)

Country Link
US (1) US10826534B2 (zh)
EP (1) EP3442145B1 (zh)
CN (1) CN107017962B (zh)
WO (1) WO2017128731A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763895B2 (en) 2017-06-08 2020-09-01 Synopsys, Inc. Circuitry and method for dual mode reed-solomon-forward error correction decoder
CN108768407A (zh) * 2018-04-23 2018-11-06 天津大学 一种低硬件成本、高吞吐率的硬判决译码器架构
CN112202532B (zh) * 2020-09-30 2024-03-15 芯象半导体科技(北京)有限公司 译码控制方法、装置、通信设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed－Solomon码解码器
CN101478314A (zh) * 2008-01-03 2009-07-08 中兴通讯股份有限公司 一种里德-所罗门编码译码器及其译码的方法
CN101964664A (zh) * 2010-09-16 2011-02-02 复旦大学 一种适用于CMMB的多模式Reed-Solomon译码器结构
CN103929265A (zh) * 2013-01-14 2014-07-16 北京邮电大学 一种通信前向纠错方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581155B2 (en) * 2003-12-18 2009-08-25 Electronics And Telecommunications Research Institute Apparatus for FEC supporting transmission of variable-length frames in TDMA system and method of using the same
CN101834616B (zh) * 2009-03-12 2013-08-28 高通创锐讯通讯科技(上海)有限公司 里德-索罗蒙解码器实现方法
CN101692612B (zh) * 2009-05-27 2012-10-17 华为技术有限公司 多规格里德-所罗门编解码方法、装置及系统
KR20140001933A (ko) * 2010-11-29 2014-01-07 샌디스크 아이엘 엘티디 데이터 오류 분석을 위한 파워 소모의 감소
CN102832952B (zh) * 2012-09-25 2015-07-29 钜泉光电科技(上海)股份有限公司 低成本的多模式Reed-Solomon译码器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed－Solomon码解码器
CN101478314A (zh) * 2008-01-03 2009-07-08 中兴通讯股份有限公司 一种里德-所罗门编码译码器及其译码的方法
CN101964664A (zh) * 2010-09-16 2011-02-02 复旦大学 一种适用于CMMB的多模式Reed-Solomon译码器结构
CN103929265A (zh) * 2013-01-14 2014-07-16 北京邮电大学 一种通信前向纠错方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Design and implementation of efficient Reed-Solomon decoders for multi-mode applicaitons》;Ming-Der Shieh;《2006 IEEE International symposium on circuits and systems 21-24 May2006 ISLAND OF KOS》;20060521;全文 *

Also Published As

Publication number Publication date
US10826534B2 (en) 2020-11-03
EP3442145B1 (en) 2023-11-08
CN107017962A (zh) 2017-08-04
EP3442145A1 (en) 2019-02-13
WO2017128731A1 (zh) 2017-08-03
US20190028120A1 (en) 2019-01-24
EP3442145A4 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
US8533555B2 (en) Efficient encoding and decoding methods for representing schedules and processing forward error correction codes
CN110999095B (zh) 用于极化码的按块并行冻结位生成
CN101478314B (zh) 一种里德-所罗门编码译码器及其译码的方法
CN107017962B (zh) 动态功耗控制的编码方法及编解码器
MXPA04007076A (es) Mensajeria en bloque de componente intra-decodificador.
US8700971B2 (en) Parallel residue arithmetic operation unit and parallel residue arithmetic operating method
CN109768846B (zh) 基于二核三核混合极化码的凿孔方法、系统、装置及介质
US7231575B2 (en) Apparatus for iterative hard-decision forward error correction decoding
CN114063973B (zh) 伽罗华域乘法器及纠删编解码系统
JP4767266B2 (ja) 演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法
CN110380738B (zh) 参数软件可配置的rs编码器ip核电路结构及其编码方法
CN101296053A (zh) 计算循环冗余校验码之方法及系统
US9065482B1 (en) Circuit for forward error correction encoding of data blocks
CN109327276B (zh) 安全编码方法、解码方法及设备
US8972829B2 (en) Method and apparatus for umbrella coding
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
CN111130562B (zh) Crc并行计算方法及系统
CN108471341B (zh) 一种卷积编解码的方法
CN103959656B (zh) 错误校正器编码和解码
CN111277830B (zh) 一种编码方法、解码方法及装置
CN110784283B (zh) 确定前向纠错帧边界的方法、装置和解码系统
CN103944589B (zh) 一种bch编码、解码方法及装置
US7760114B2 (en) System and a method for generating an interleaved output during a decoding of a data block
KR101267756B1 (ko) 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치
WO2011144170A1 (zh) 一种低密度奇偶校验码的译码方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant