CN107017246A - 确定电路的电迁移em合规性的方法 - Google Patents
确定电路的电迁移em合规性的方法 Download PDFInfo
- Publication number
- CN107017246A CN107017246A CN201611047186.1A CN201611047186A CN107017246A CN 107017246 A CN107017246 A CN 107017246A CN 201611047186 A CN201611047186 A CN 201611047186A CN 107017246 A CN107017246 A CN 107017246A
- Authority
- CN
- China
- Prior art keywords
- layout
- circuit
- net
- metal wires
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000008859 change Effects 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 11
- 238000004088 simulation Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/04—Ageing analysis or optimisation against ageing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例执行一种确定电路的电迁移EM合规性的方法。所述方法包含：提供所述电路的布局，所述布局包括一或多个金属线；及改变所述布局中的多个网的一或多个网内的所述一或多个金属线中的一或多者的性质。所述网中的每一者包含所述一或多个金属线的子集。所述方法还包含：确定仅在所述一或多个网内汲取的一或多个电流值；及比较汲取的所述确定的一或多个电流值与对应阈值。基于所述比较，提供所述布局是否是合规的指示。将所述合规布局中的所述一或多个金属线的图案转印到待用于在衬底上制造所述电路的掩模。
Description
技术领域
本发明实施例涉及集成电路领域，更具体的，涉及一种确定电路的电迁移EM合规性的由一或多个处理装置执行的方法。
背景技术
电迁移(EM)是用于描述由归因于导电电子与扩散金属原子之间的动量转移的离子在导体中的逐渐移动引起的物质输送的术语。此效应在其中使用较高直流电密度的应用中是重要的，例如在微电子器件及相关结构中。随着电子器件(例如，集成电路(IC))中的结构大小减小，此效应的实际重要性增加。如果在设计IC的布局时未考虑电迁移效应，那么电路的寿命可能被大幅缩短。
已开发许多不同工具来辅助集成电路的设计。那些工具中的一者能够重检电路布局并模拟遍及电路汲取的电流量，以便确定电路是否合规可适用于给定制造工艺的一系列EM规则。当IC布局较大且较复杂时，每次改变布局的元件都执行EM模拟是耗时的。
发明内容
根据本发明实施例，一种确定电路的电迁移EM合规性的由一或多个处理装置执行的方法包括：提供电路的布局，布局包括一或多个金属线；改变布局中的多个网中的一或多个网内的一或多个金属线中的一或多者的性质，多个网中的每一网包含一或多个金属线的子集；确定仅在一或多个网内汲取的一或多个电流值；比较汲取的确定的一或多个电流值与对应阈值；及基于比较，提供布局是合规的指示；其中将合规布局中的一或多个金属线的图案转印到待用于在衬底上制造电路的掩模。
附图说明
在结合附图阅读时，从以下详细描述最佳理解本发明实施例的方面。应注意，根据行业中的标准惯例，各种特征件并非按比例绘制。事实上，为使论述清楚，可随意增加或减小各种特征件的尺寸。
图1是根据一些实施例的实例EM分析方法的流程图。
图2是根据一些实施例的实例EM分析方法的流程图。
图3A说明根据一些实施例的实例电路布局。
图3B说明根据一些实施例的实例电路布局的部分。
图4到6说明根据一些实施例的网的实例模拟。
图7说明根据一些实施例的实例布局到衬底的转印过程。
图8是用于实施各种实施例的实例计算机系统的框图。
具体实施方式
以下揭示内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明。当然，这些仅为实例且不希望具限制性。举例来说，在以下描述中第一特征形成于第二特征上方或第一特征形成于第二特征上可包含其中第一及第二特征是直接接触而形成的实施例，且也包含其中额外特征可形成于第一特征与第二特征之间使得第一特征与第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复元件符号及/或字母。此重复是出于简单及明确目的，且其本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为易于描述，在本文中可使用例如“下方”、“之下”、“下”、“之上”、“上方”及类似物的空间相对术语，以描述如图式中所说明的一个元件或特征与另一元件或特征的关系。所述空间相对术语希望涵盖在使用或操作中的装置除图式中所描绘的定向外的不同定向。设备可以其它方式经定向(旋转90度或以其它定向)，且同样可相应地解释本文中所使用的空间相对描述符。
应注意，在说明书中对“一个实施例”、“实施例”、“实例实施例”等等的参考指示所描述的实施例可包含特定特征、结构、或特性，但每个实施例可能不一定包含特定特征、结构、或特性。此外，此类用语不一定指代相同实施例。此外，当特定特征、结构或特性是与实施例结合而进行描述时，结合不论是否明确描述的其它实施例实现此类特征、结构或特性应在所属领域的技术人员的知识范围内。
图1说明根据实施例的针对给定布局执行EM分析的实例方法100。方法100可包含未在此处说明的其它操作，且所说明的方法100的各种操作可以不同于所展示的顺序执行。根据实施例，方法100表示对给定布局执行的第一EM模拟运行。方法100可由计算装置内的一或多个处理装置执行。可针对高速计算专门设计计算装置以便对较大且复杂的电路布局执行EM模拟。
在操作102处，根据实施例，已提供待模拟及检查与EM规则的合规性的电路布局。电路布局包含组成IC的组件、互连件、及通孔的表示。电路组件可包含MOSTFET、BJT、二极管、电阻器、电容器、及电感器。此表示还包含这些元件的几何配置，因为这些元件意在制造于衬底上。通常将电路布局的数据提供为图形数据库系统(GDS)文件。最常见的工业标准电路布局文件格式包含GDSII、GDSIII、及GDSIV。作为实例，电路布局可包含：多个晶体管；处于衬底表面上方的各种高度处的多个金属互连件；及在衬底表面上方的不同高度水平之间提供电连接的多个通孔。
在操作104处，根据实施例，对电路布局执行电路模拟以保证已适当地对每一组件进行所有连接。能够比较电路的布局示意图与电路的网表(寻找匹配)的任何软件可用于执行此验证。此类软件程序应为所属领域的技术人员所知。
在操作106处，根据实施例，提取电路布局的各种元件的布局参数。布局参数可包含几何信息，例如，每一金属互连件的长度、宽度、及厚度、及每一通孔的大小。布局参数还可包含每一金属互连件及通孔基于所选择的材料(例如，用于金属互连件的铝、铜、或金；用于通孔的钨，等等)的材料性质。每一金属互连件还可包含不同金属或金属合金的堆叠。通孔也可包含金属合金。
在另一实施例中，布局参数用于确定金属互连件及通孔的寄生电性质。寄生电性质可包含金属互连件及通孔的电阻、电容、及电感。举例来说，具有长度L、宽度w、厚度t、及电阻率ρ的直线型金属互连件的电阻R给出为：
在模拟电路布局时，可取代几何布局参数而使用这些寄生电性质。
在操作108处，根据实施例，基于电路组件的值及所提取的布局参数(或寄生电性质)对电路布局执行模拟，以便确定电路性质。电路性质可包含电流汲取、每一节点处的电压、及贯穿电路的电容。模拟的电路性质用于确定电路布局是否符合EM规则。
在操作110处，根据实施例，存储电路布局的模拟的电路性质以供稍后使用。可将电路性质存储于任何已知的存储装置中，例如，RAM、ROM、FLASH，等等。可仅需在第一次模拟电路布局期间存储电路性质。
在操作112处，根据实施例，比较模拟的电路性质与各种EM规则以确定所述性质是否大于给定阈值。可预先确定EM规则，且将其用于确定在电路布局的任何部分中的电流汲取是否超过阈值。举例来说，如果通过特定金属互连件汲取的电流未超过阈值，那么此将指示金属互连件未通过EM测试，且因此电路布局是不合规的。
针对具有大于10μm的长度及大于或等于100nm的宽度的任何金属互联线，实例EM规则可具有1.235x(w–0.5)mA的阈值电流，其中w是金属互连线的宽度。因此，如果符合几何准则的任何金属互连线汲取大于此实例中的阈值的电流，那么电路布局将不符合EM规则。可存在基于金属互连线及通孔中的每一者的各种几何及材料性质的任何数目个EM规则。
在操作114处，使用EM规则确定模拟的电流中的任何者是否高于给定阈值。如果发现电路布局中的电流中的任何者太高，那么如由占位符“A”标示那样执行一系列不同操作。如果发现电流中的每一者都符合EM规则，那么方法100在操作116处结束。
根据实施例，方法100可在第一次对新的电路布局进行模拟以检查与EM规则的符合性时执行。如果发现在电路布局中汲取的电流值中的任何者太高，那么可执行图2中所说明的第二方法200以通过仅模拟布局的已被改变的部分来检查合规性。
方法200从方法100中的“A”承接。在操作202处，改变电路布局的一或多个参数。可由用户使用用户接口与电路布局交互来手动地做出改变，或可通过执行模拟的计算机系统自动做出改变。在实施例中，所改变的参数包含改变电路布局中的金属互连件中的任何者的宽度、长度、厚度、及/或材料性质。在实施例中，所改变的参数包含对电路布局中的通孔的大小(即，几何尺寸)及数目的改变。在实施例中，所改变的参数包含对电路组件的特征的改变，例如，改变电路布局中的晶体管中的任何者的掺杂轮廓、栅极长度、或栅极宽度。可响应于发现电路布局不符合EM规则而对电路布局做出改变。在已做出改变之后，在本文中将把电路布局称为更新的电路布局。
方法200以操作204继续，在操作204处，提供更新的电路布局以模拟及检查是否符合EM规则。此操作类似于来自方法100的操作102，且因此，在此处将不再进行更详细的描述。
在操作206处，模拟更新的电路以保证已适当地对每一组件进行所有连接，如上文在来自方法100的操作104处同样描述。在一个实施例中，如果对电路布局做出的仅有改变涉及对金属互连件或通孔的几何或材料性质的改变，那么操作206是不必要的。这是因为电路中的每一组件仍将以与在来自方法100的操作104处第一次模拟电路时相同的方式连接。
在操作208处，根据实施例，仅提取已修改的网内的电路布局的元件的布局参数。电路布局由多个网组成，其中每一网包含组成电路的金属互连件的总数目的某一子集。如果电路布局包含金属互连件及通孔，那么每一网包含组成电路的金属互连件及通孔的总数目的某一子集。一个网可由电路组件(例如(举例来说)MOSTFET、BJT、二极管、电阻器、电容器、或电感器)与邻近网分离。
举例来说，如果改变特定金属互连线的宽度，那么仅提取网中包含那个特定金属互连线的元件的参数。可提取任何数目个网的参数，只要每一网都包含具有至少一个改变的参数的元件。布局参数可包含几何信息，例如，每一金属互连件的长度、宽度、及厚度以及每一通孔的大小。布局参数也可包含每一金属互连件及通孔基于所选择的材料(例如，用于金属互连件的铝、铜、金；及用于通孔的钨，等等)的材料性质。
如先前所描述，布局参数可用于确定仅在已修改的网内的金属互连件及通孔的寄生电性质。可在模拟已修改的网时取代几何布局参数而使用这些寄生电性质。
在操作210处，根据实施例，仅对已修改的网执行模拟以便确定电路性质。电路性质可包含电流汲取、每一节点处的电压、及贯穿电路的电容。模拟的电路性质用于确定电路布局是否符合EM规则。通过仅运行对经修改的网(而非整个电路布局)的模拟，极大地提高了模拟速度。随着电路布局变得越来越复杂，这变得越来越重要。
根据实施例，因为仅模拟总电路布局的部分(即，仅已经修改的网)，所以边界条件被强加于网的节点上。根据实施例，从存储装置存取在方法100中模拟并在操作110处存储的电路性质，且将其用于确定边界条件。举例来说，如果先前发现30μA的电流流动到给定网的第一节点中，那么在给定网的随后模拟期间将那个相同的30μA的电流用作第一节点处的边界条件。这在图4到6中予以进一步详细解释。
在操作212处，根据实施例，比较仅在经修改的网内的模拟的电路性质与各种EM规则以确定所述性质是否大于给定阈值。此计算以与先前在方法100的操作112中所描述相同的方式执行。
在操作214处，使用EM规则确定经修改的网内的模拟的电流中的任何者是否高于给定阈值。如果发现经修改的网中的电流中的任何者太高，那么方法200返回到操作202以允许对布局做出进一步改变。如果发现经修改的网中的电流中的每一者符合EM规则，那么方法200在操作216处结束。
图3到6说明从电路布局提取特定网并模拟所提取的网以确定所提取的网是否符合EM规则的实例。
图3A说明根据实施例的实例电路布局300的表示。此表示将电路布局300呈现为电路示意图，尽管也可使用其它表示。电路布局300包含电压轨(VDD及VSS)、四个晶体管(M1到M4)、及众多金属互连件，其中每一金属互连件由电阻器符号表示。
在实例中，可使用方法100第一次模拟电路布局300以确定电路布局300是否符合EM规则。在执行模拟之后，可改变金属互连件302的参数。举例来说，可改变金属互连件302的宽度、长度、厚度或材料性质。
图3B说明来自电路布局300的网304的表示，其中网304包含金属互连件302。因为金属互连件302具有改变的性质，所以提取及模拟网304而无需模拟在电路布局300的其它区域中汲取的电流。根据实施例，网304由四个节点(306a到306d)界定，其中每一节点是对应晶体管的端子。
图4到6说明根据一些实施例将实例边界条件施加到网304的节点306a到306d以便模拟网304并确定其是否符合EM规则。
在图4中，根据实施例，将电流I1到I4施加于网304的相应节点306a到306d处。可从在电路布局300的第一次模拟运行期间所存储的电路参数检索电流I1到I4的值。基于施加于网304的电流I1到I4的值，可测试网304的不同元件与EM规则的符合性。
在图5中，根据实施例，将电流I1及I2分别施加到节点306a及306b，而将电容C1及C2分别施加于节点306c及306d处。电容C1及C2可用于更好地表示分别在晶体管M2及M4处发现的栅极电容。可从在电路布局300的第一次模拟运行期间所存储的电路参数检索电流I1及I2、及电容C1及C2的值。基于施加到网304的电流I1及I2、及电容C1及C2的值，可测试网304的不同元件与EM规则的符合性。
在图6中，根据实施例，将电压V1到V4施加于网304的相应节点306a到306d处。可从在电路布局300的第一次模拟运行期间所存储的电路参数检索电压V1到V4的值。基于施加到网304的电压V1到V4的值，可测试网304的不同元件与EM规则的符合性。
一旦电路布局已清除EM规则，接着，其可用于一或多个掩模的制造中，所述一或多个掩模又用于将布局图案化到衬底上。图7说明此过程的实例。
图7说明包含金属互连件702及通孔704a及704b的实例电路布局的部分701。部分701可表示电路布局的一个网。可将部分701中所表示的布局编译成特定格式，且将其用作到工具的输入以便制造掩模706。举例来说，电子束工具可用于将抗蚀剂层图案化于掩模上706。电子束工具将把抗蚀剂图案化成由电路布局的部分701所提供的形状。可执行标准光刻操作以将抗蚀剂中的所述图案转印成掩模706上的图案710。所属领域的技术人员应理解这些光刻操作。掩模706最终具有环绕图案710的呈来自实例电路布局的部分701的金属互连件的形状的区域708。图案710可为包含铬的金属层。此类型的掩模706可用于透射光刻。在另一实施例中，掩模706可为反射掩模，其中区域708是不反射光的区域，而图案710是反射光的区域，或反之亦然。
接着，根据实施例，掩模706用于将入射的辐射束图案化到衬底712上。衬底712可为例如硅、砷化镓、磷化铟、等等的半导体衬底，或衬底712可为例如玻璃或蓝宝石晶片的绝缘衬底。标准光刻技术用于将金属层图案化于衬底712上，举例来说，可将金属迹线716图案化成来自掩模706的金属图案710的形状。可将金属迹线716图案化于电介质材料714上方。金属迹线材料的一些实例包含铝、铜、金、或其任何合金。金属迹线716可包含不同金属层的堆叠。电介质材料714的一些实例包含二氧化硅、氮化硅、及低K电介质。金属迹线716的厚度由制造工艺确定。
在此实例中，金属迹线716存在于衬底712的表面上方的某一高度处。此高度取决于电介质材料714的厚度、以及电介质材料714与衬底712的表面之间的其它层的数目。举例来说，将制造不同掩模以将通孔704a及704b图案化。经图案化的金属互连件及通孔的每一层将不同掩模用于在衬底712上制造IC。
举例来说，可使用一或多个众所周知的计算机系统(例如，图8中所展示的计算机系统800)实施EM规则模拟以及到目前为止所描述的方法100及200各种操作。
计算机系统800包含一或多个处理器(也称为中央处理单元、或CPU)，例如，处理器804。处理器804连接到通信基础设施或总线806。在一个实施例中，处理器804完全或部分由现场可编程门阵列(FPGA)实施。在另一实例中，处理器804是数字信号处理器(DSP)。在其它实施例中，处理器804是微处理器。
一或多个处理器804可各自是图形处理单元(GPU)。在实施例中，GPU是经设计以快速处理电子装置上的数学密集型应用的专用电子电路的处理器。GPU可具有有效地用于并行处理较大的数据块(例如，计算机图形应用、图像及视频常见的数学密集型数据)的高度并行结构。
计算机系统800也包含用户输入/输出装置803，例如，监视器、键盘、定位装置、等等，其通过用户输入/输出接口802与通信基础设施806进行通信。
计算机系统800也包含主存储器或主要存储器808，例如，随机存取存储器(RAM)。主存储器808可包含一或多个级别的高速缓存。主存储器808在其中存储有控制逻辑(即，计算机软件)及/或数据。
计算机系统800也可包含一或多个辅助存储装置或存储器810。辅助存储器810可包含(例如)硬盘驱动器812及/或可装卸存储装置或驱动器814。可装卸存储驱动器814可为软盘驱动器、磁带驱动器、光盘驱动器、光学存储装置、磁带备份装置、及/或任何其它存储装置/驱动器。
可装卸存储驱动器814可与可装卸存储单元818交互。可装卸存储单元818包含在其上存储有计算机软件(控制逻辑)及/或数据的计算机可用或可读存储装置。可装卸存储单元818可为软盘、磁带、光盘、数字多功能光盘(DVD)、光学存储盘、及/或任何其它计算机数据存储装置。可装卸存储驱动器814以众所周知的方式从可装卸存储单元818读取及/或写入到可装卸存储单元818。
辅助存储器810可包含用于允许计算机程序及/或其它指令及/或数据由计算机系统800进行存取的其它构件、仪器、或方法。此类构件、仪器或其它方法可包含(例如)可装卸存储单元822及接口820。可装卸存储单元822及接口820的实例可包含程序盒及盒式接口(例如，视频游戏装置中所发现的盒式接口)、可装卸存储器芯片(例如，EPROM后PROM)及相关联的插槽、记忆棒及通用串行总线(USB)端口、存储器卡及相关联的存储器卡槽、及/或任何其它可装卸存储单元及相关联的接口。
计算机系统800可进一步包含通信或网络接口824。通信接口824使计算机系统800能够与远程装置、远程网络、远程实体、等等(由元件符号828个别且统一地参考)的任何组合进行通信及交互。举例来说，通信接口824可允许计算机系统800通过通信路径816与远程装置828进行通信，所述通信路径816可为有线及/或无线的，且其可包含局域网(LAN)、广域网(WAN)、因特网、等等的任何组合。可经由通信路径816将控制逻辑及/或数据传输到计算机系统800，及从计算机系统800传输控制逻辑及/或数据。
在实施例中，包括具有存储于其上的控制逻辑(软件)的有形计算机可用或可读媒体的有形设备或制品在本文中也称为计算机程序产品或程序存储装置。此包含(但不限于)计算机系统800、主存储器808、辅助存储器810、及可装卸存储单元818及822，以及体现前述的任何组合的有形制品。此类控制逻辑在由一或多个数据处理装置(例如，计算机系统800)执行时致使此类数据处理装置如本文中所描述那样进行操作。
基于本发明实施例中所含的教示，相关领域的技术人员将明白，如何使用除图8中所展示的数据处理装置、计算机系统及/或计算机架构外的数据处理装置、计算机系统及/或计算机架构制造及使用各种实施例。特定来说，实施例可与除本文中所描述的软件、硬件、及/或操作系统实施方案外的软件、硬件、及/或操作系统实施方案一起操作。
实例实施例及益处
在各种实施例中，执行一种确定电路的电迁移(EM)合规性的方法。所述方法包含：提供电路的布局，所述布局包括一或多个金属线；及改变所述布局中的多个网中的一或多个网内的所述一或多个金属线中的一或多者的性质。所述网中的每一者包含所述一或多个金属线的子集。所述方法还包含：确定仅在所述一或多个网内汲取的一或多个电流值；及比较汲取的所述确定的一或多个电流值与对应阈值。基于所述比较，提供所述布局是否是合规的指示。将所述合规布局中的所述一或多个金属线的图案转印到待用于在衬底上制造电路的掩模。
本文中所描述的确定EM合规性的实施例可用于产生合规布局，接着，使用所述合规布局(如蓝图)制造一或多个掩模。在标准光刻过程期间使用这些掩模在衬底上形成合规布局的图案。
本文中所描述的实施例可用于大体上减少用于测试电路布局的EM合规性的总模拟时间。通过仅模拟电路布局中包含改变的元件的部分(例如，网)，当在电路布局中的任何地方做出改变时无需再次模拟整个电路布局。
应了解，具体实施方式部分而非说明书摘要部分，希望用于解释权利要求书。说明书摘要部分可陈述如由发明者所预期的本发明的一或多个实施例而非本发明的全部示范性实施例，且因此，不希望以任何方式限制本发明及所附权利要求书。
上文已在说明特定功能及其关系的实施方案的功能建构块的帮助下描述本发明的实施例。在本文中出于方便描述起见已随意界定这些功能建构块的边界。只要适当地执行特定的功能及其关系，就可界定替代边界。
特定实施例的前述描述将完全揭露本发明的一般性，使得其他人可在不背离本发明的一般概念的情况下，针对各种应用通过应用所属领域内的知识容易地修改及/或调适此类特定实施例而无需过度实验。因此，此类调适及修改希望是在基于本文中提出的教示及指导所揭示的实施例的等效物的意义及范围内。应理解，本文中的用语或术语是出于描述的目的，且不具限制性，使得本说明书的术语或用语将由技术人员鉴于教示及指导来解释。
本发明的广度及范围应不受上文所描述的示范性实施例中的任何者限制，而仅应根据所附权利要求书及其等效物来界定。
Claims (1)
1.一种确定电路的电迁移EM合规性的由一或多个处理装置执行的方法，所述方法包括：
提供所述电路的布局，所述布局包括一或多个金属线；
改变所述布局中的多个网中的一或多个网内的所述一或多个金属线中的一或多者的性质，所述多个网中的每一网包含所述一或多个金属线的子集；
确定仅在所述一或多个网内汲取的一或多个电流值；
比较汲取的所述确定的一或多个电流值与对应阈值；及
基于所述比较，提供所述布局是合规的指示，
其中将所述合规布局中的所述一或多个金属线的图案转印到待用于在衬底上制造所述电路的掩模。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/008,546 US10460070B2 (en) | 2016-01-28 | 2016-01-28 | Optimized electromigration analysis |
| US15/008,546 | 2016-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107017246A true CN107017246A (zh) | 2017-08-04 |
Family
ID=59386960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611047186.1A Pending CN107017246A (zh) | 2016-01-28 | 2016-11-23 | 确定电路的电迁移em合规性的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10460070B2 (zh) |
| CN (1) | CN107017246A (zh) |
| TW (1) | TW201737132A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10460070B2 (en) * | 2016-01-28 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optimized electromigration analysis |
| CN112347726B (zh) | 2019-08-08 | 2024-07-12 | 台湾积体电路制造股份有限公司 | 分析集成电路中电迁移的方法 |
| US10963609B2 (en) | 2019-08-08 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for analyzing electromigration (EM) in integrated circuit |
| US11113443B1 (en) * | 2020-06-12 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with thicker metal lines on lower metallization layer |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6918540B2 (en) * | 2000-04-18 | 2005-07-19 | Metrologic Instruments, Inc. | Bioptical point-of-sale (pos) scanning system employing dual polygon-based laser scanning platforms disposed beneath horizontal and vertical scanning windows for 360° omni-directional bar code scanning |
| US6857113B2 (en) * | 2002-09-11 | 2005-02-15 | Agilent Technologies, Inc. | Process and system for identifying wires at risk of electromigration |
| AU2003243106A1 (en) * | 2002-10-15 | 2004-05-04 | Hegdahl, Tormod | System for providing flexible charging in a network |
| US6880139B2 (en) * | 2003-02-20 | 2005-04-12 | Sun Microsystems, Inc. | Electromigration risk analysis in integrated circuit power interconnect systems using pseudo dynamic simulation |
| US7784010B1 (en) * | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
| JP2008134845A (ja) * | 2006-11-28 | 2008-06-12 | Toshiba Corp | 半導体集積回路のレイアウトデータ作成装置及びレイアウトデータ作成方法、半導体装置の製造方法 |
| US8631379B2 (en) | 2010-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decomposing integrated circuit layout |
| TWI437456B (zh) * | 2010-09-06 | 2014-05-11 | Univ Nat Chiao Tung | 連線拓樸設計方法 |
| US8713498B2 (en) * | 2011-08-24 | 2014-04-29 | Freescale Semiconductor, Inc. | Method and system for physical verification using network segment current |
| US8601416B2 (en) | 2012-03-15 | 2013-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of circuit design yield analysis |
| US8713491B2 (en) | 2012-03-29 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-colored methodology of multiple patterning |
| US9361423B2 (en) | 2012-04-13 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC corner solutions for double patterning technology |
| US8762900B2 (en) | 2012-06-27 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for proximity correction |
| US8745556B2 (en) | 2012-06-28 | 2014-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout method and system for multi-patterning integrated circuits |
| US8769451B2 (en) | 2012-07-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
| US8775993B2 (en) | 2012-08-31 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design flow with layout-dependent effects |
| US8782575B1 (en) | 2013-01-23 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company Limited | Conflict detection for self-aligned multiple patterning compliance |
| US8793640B1 (en) | 2013-03-12 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for RC extraction |
| US8887116B2 (en) | 2013-03-14 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flexible pattern-oriented 3D profile for advanced process nodes |
| US9330219B2 (en) | 2014-03-31 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design method |
| US9665680B2 (en) * | 2014-05-30 | 2017-05-30 | Regents Of The University Of Minnesota | Cell-level signal electromigration |
| US9292646B2 (en) | 2014-06-18 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design system with balanced color assignment |
| US10289777B2 (en) | 2014-06-18 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit designs based on temperature distribution determination |
| US10460070B2 (en) * | 2016-01-28 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optimized electromigration analysis |
-
2016
- 2016-01-28 US US15/008,546 patent/US10460070B2/en active Active
- 2016-10-24 TW TW105134352A patent/TW201737132A/zh unknown
- 2016-11-23 CN CN201611047186.1A patent/CN107017246A/zh active Pending
-
2019
- 2019-10-21 US US16/659,134 patent/US11055470B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170220725A1 (en) | 2017-08-03 |
| US10460070B2 (en) | 2019-10-29 |
| US11055470B2 (en) | 2021-07-06 |
| TW201737132A (zh) | 2017-10-16 |
| US20200050735A1 (en) | 2020-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8468482B1 (en) | Modeling and simulating the impact of imperfectly patterned via arrays on integrated circuits | |
| US20110204470A1 (en) | Method, system, and apparatus for adjusting local and global pattern density of an integrated circuit design | |
| CN107017246A (zh) | 确定电路的电迁移em合规性的方法 | |
| US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
| US9995998B2 (en) | Method and apparatus for integrated circuit layout | |
| KR20190135550A (ko) | 셀 레벨 레이아웃 의존성 응력 효과들을 사용하는 셀의 배치 및 라우팅 | |
| US10496783B2 (en) | Context-aware pattern matching for layout processing | |
| TW201009624A (en) | Method and system for model-based design and layout of an integrated circuit | |
| US10628551B2 (en) | Preventing corner violations in fill region of layout using exclusion layer | |
| WO2009114483A1 (en) | High-frequency vlsi interconnect and intentional inductor impedance extraction in the presence of a multi-layer conductive substrate | |
| CN108932360A (zh) | 集成电路及其制造方法 | |
| ITVI20100166A1 (it) | Integrated circuit design framework comprising automatic analysis functonality | |
| TWI833036B (zh) | 產生電路佈局之方法及系統 | |
| US9507906B2 (en) | Metal interconnect modeling | |
| KR101495986B1 (ko) | 더블 패터닝 기술을 위한 ｒｃ 코너해 | |
| Martin | Cadence design environment | |
| KR102320823B1 (ko) | 집적 회로 및 그것의 레이아웃을 설계하는 방법 | |
| TWI743322B (zh) | 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體 | |
| US7886240B2 (en) | Modifying layout of IC based on function of interconnect and related circuit and design structure | |
| TWI690049B (zh) | 孔柱結構及其製造的方法 | |
| TWI748005B (zh) | 電路佈局著色方法及系統、製造半導體裝置的方法、微影方法以及微影製程系統 | |
| WO2023158579A1 (en) | Integrated circuit interconnect shape optimizer | |
| US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
| Abouelyazid et al. | A fast and accurate middle end of line parasitic capacitance extraction for MOSFET and FinFET technologies using machine learning | |
| US9785736B2 (en) | Connectivity-aware layout data reduction for design verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170804 |
|
| WD01 | Invention patent application deemed withdrawn after publication |