CN107015627A - 一种基于扫描链的cpu低功耗实现方法 - Google Patents

一种基于扫描链的cpu低功耗实现方法 Download PDF

Info

Publication number
CN107015627A
CN107015627A CN201710131590.5A CN201710131590A CN107015627A CN 107015627 A CN107015627 A CN 107015627A CN 201710131590 A CN201710131590 A CN 201710131590A CN 107015627 A CN107015627 A CN 107015627A
Authority
CN
China
Prior art keywords
cpu
state
clock
scan chain
input register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710131590.5A
Other languages
English (en)
Inventor
赵胜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN201710131590.5A priority Critical patent/CN107015627A/zh
Publication of CN107015627A publication Critical patent/CN107015627A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。本发明通过增加扫描链机制的方法可实现在微秒级的短时间内实现对CPU状态的保存，并可实现在同样短时间内的CPU状态的恢复，同时实现大大降低CPU的静态功耗，可在各类CPU设计中广泛应用，具有较高的应用价值。

Description

一种基于扫描链的CPU低功耗实现方法
技术领域
本发明涉及信息电子芯片设计领域，尤其涉及一种基于扫描链的CPU低功耗实现方法。
背景技术
基于节能环保的要求，电子设备一般都设计有待机模式或低功耗模式，因此对应CPU也都要求有低功耗模式来满足该要求。现有技术中为了降低CPU在低功耗模式时CPU的功耗，大多采用关闭CPU时钟的方法来作为实现降低CPU在低功耗模式下的能耗的方法之一，但是采用关闭CPU时钟的方法，虽然可以一定程度上减小CPU的动态功耗，但是无法解决静态漏电电流。另一种广泛使用的方法是将CPU彻底关闭，但是此种方法在CPU上电恢复的时候，需要耗费毫秒级的时间，对于处理一些实时性要求比较高情况又无法满足时间上的要求。因此现有技术还无法找到一种很好同时解决功耗和恢复时间问题的方法。
发明内容
针对以上缺陷，本发明目的在于如何在可实现快速唤醒的同时可将CPU进行整体断电，整体上实现低待机功耗。
为了实现上述目的，本发明提供了一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。
所述的基于扫描链的CPU低功耗实现方法，其特征在于所述的带扫描输入寄存器在普通寄存器的数据输入端口前增设了数据选择器，所述数据选择器包括数据输入端口、扫描输入端口和扫描使能控制端口；带扫描输入寄存器还包括时钟输入端口和扫描输出端口。
所述的基于扫描链的CPU低功耗实现方法，其特征在于所述带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。
本发明通过增加扫描链机制的方法可实现在微秒级的短时间内实现对CPU状态的保存，并可实现在同样短时间内的CPU状态的恢复，同时实现大大降低CPU的静态功耗，可在各类CPU设计中广泛应用，具有较高的应用价值。
附图说明
图1是带扫描输入寄存器示意图；
图2是CPU中扫描链连接示意图；
图3是低功耗控制状态转换图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是带扫描输入寄存器示意图；带扫描输入寄存器在普通寄存器FF的数据输入端口前增设了数据选择器MUX，数据选择器MUX包括数据输入端口Data、扫描输入端口ScanIn和扫描使能控制端口Scan Enable；带扫描输入寄存器还包括时钟输入端口Clk、数据输出端口Q和扫描输出端口Scan Out。
图2是CPU中扫描链连接示意图；包括7个带扫描输入寄存器1、2、3、4、5、6、7，将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器,8个带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。
图3是低功耗控制状态转换图。整个扫描链设置为8个状态：空闲状态IDLE、获取CPU时钟状态CH_CPU_CLK、串行存储数据状态STORE_CPU、切断电源状态SHUTDOWN_CPU、低功耗待机状态WAIT_INTR、上电状态POWERUP_CPU、加载数据状态RESTORE和释放时钟状态CH_CPU_CLK_BK；具体各个状态按如下步骤进行控制和切换：
空闲状态IDLE实现后台CPU监控是否收到待机指令，当收到待机指令后切换到获取CPU时钟状态；
获取CPU时钟状态CH_CPU_CLK实现获取CPU的时钟控制权，获取完成CPU的时钟控制权后切换到串行存储数据状态；
串行存储数据状态STORE_CPU实现控制时钟和扫描链的长度，控制带扫描输入寄存器的数据串行存入SRAM中，一般通过控制电路的总线，通过移位的方式将数据移入SRAM中，完成所有数据存入后切换到切断电源状态；
切断电源状态SHUTDOWN_CPU完成将CPU各个输出端口的隔离态控制端口打开，再将CPU进行断电操作，进入低功耗待机状态；
进入低功耗待机状态WAIT_INTR后，后台监控是否有唤醒中断输入，也可以是定时查询的方式检测是否有唤醒指令输入，如果存在则进入上电状态；
上电状态控制POWERUP_CPU将CPU的供电打开，同时释放CPU各个输出端口后进入加载数据状态。
加载数据状态RESTORE实现通过精确控制时钟翻转数和扫描链的长度，控制读出SRAM中的数据，并将其恢复到扫描链中对应的带扫描输入寄存器中，完成所有数据恢复后，进入释放时钟状态；
释放时钟状态CH_CPU_CLK_BK完成释放CPU的时钟控制权，CPU正常工作后重新进入空闲状态。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (4)

1.一种基于扫描链的CPU低功耗实现方法，其特征在于将CPU中需要保存状态的普通寄存器替换为带扫描输入寄存器，所述CPU接收到待机指令后，启动扫描链数据保存操作，将带扫描输入寄存器的数据串行扫描并输出存储到CPU待机是不会关闭的SRAM中，再触发CPU进入待机模式；当CPU接收到唤醒中断输入时将存储在SRAM中的带扫描输入寄存器的反向数据串行输出到对应的带扫描输入寄存器。
2.根据权利要求1所述的基于扫描链的CPU低功耗实现方法，其特征在于所述的带扫描输入寄存器在普通寄存器的数据输入端口前增设了数据选择器，所述数据选择器包括数据输入端口、扫描输入端口和扫描使能控制端口；带扫描输入寄存器还包括时钟输入端口和扫描输出端口。
3.根据权利要求2所述的基于扫描链的CPU低功耗实现方法，其特征在于所述带扫描输入寄存器进行串行连接，前一个带扫描输入寄存器的扫描输出端口与后一个带扫描输入寄存器的扫描输入端口相连，所有带扫描输入寄存器的时钟输入端口连接在一起；所有带扫描输入寄存器的扫描使能控制端口连接在一起。
4.根据权利要求3所述的基于扫描链的CPU低功耗实现方法，其特征在于包括8个状态：空闲状态、获取CPU时钟状态、串行存储数据状态、切断电源状态、低功耗待机状态、上电状态、加载数据状态和释放时钟状态；具体状态按如下步骤进行切换：
空闲状态后台CPU监控是否收到待机指令，当收到待机指令后切换到获取CPU时钟状态；
获取CPU时钟状态实现获取CPU的时钟控制权，获取完成CPU的时钟控制权后切换到串行存储数据状态；
串行存储数据状态实现控制时钟和扫描链的长度，控制带扫描输入寄存器的数据串行存入SRAM中，完成所有数据存入后切换到切断电源状态；
切断电源状态完成将CPU各个输出端口的隔离态控制端口打开，再将CPU进行断电操作，进入低功耗待机状态；
进入低功耗待机状态，后台监控是否有唤醒中断输入，如果存在则进入上电状态；
上电状态控制将CPU的供电打开，同时释放CPU各个输出端口后进入加载数据状态；
加载数据状态实现通过精确控制时钟翻转数和扫描链的长度，控制读出SRAM中的数据，并将其恢复到扫描链中对应的带扫描输入寄存器中，完成所有数据恢复后，进入释放时钟状态；
释放时钟状态完成释放CPU的时钟控制权，CPU正常工作后重新进入空闲状态。
CN201710131590.5A 2017-03-07 2017-03-07 一种基于扫描链的cpu低功耗实现方法 Pending CN107015627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710131590.5A CN107015627A (zh) 2017-03-07 2017-03-07 一种基于扫描链的cpu低功耗实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710131590.5A CN107015627A (zh) 2017-03-07 2017-03-07 一种基于扫描链的cpu低功耗实现方法

Publications (1)

Publication Number Publication Date
CN107015627A true CN107015627A (zh) 2017-08-04

Family

ID=59440070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710131590.5A Pending CN107015627A (zh) 2017-03-07 2017-03-07 一种基于扫描链的cpu低功耗实现方法

Country Status (1)

Country Link
CN (1) CN107015627A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189201A (zh) * 2018-06-28 2019-01-11 海能达通信股份有限公司 处理器的状态控制方法、控制电路及移动终端
CN109656350A (zh) * 2018-12-25 2019-04-19 上海琪埔维半导体有限公司 一种基于dft扫描链的低功耗实现方法
CN114637389A (zh) * 2022-05-18 2022-06-17 苏州云途半导体有限公司 一种触发器状态保持电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761927A (zh) * 2003-03-20 2006-04-19 Arm有限公司 集成电路内的数据保持锁存器提供
CN1979434A (zh) * 2005-12-08 2007-06-13 恩益禧电子股份有限公司 半导体集成电路及其控制方法
CN101162258A (zh) * 2006-10-13 2008-04-16 恩益禧电子股份有限公司 半导体集成电路及其控制方法
US20140040688A1 (en) * 2012-08-06 2014-02-06 Wanggen Zhang Low power scan flip-flop cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761927A (zh) * 2003-03-20 2006-04-19 Arm有限公司 集成电路内的数据保持锁存器提供
CN1979434A (zh) * 2005-12-08 2007-06-13 恩益禧电子股份有限公司 半导体集成电路及其控制方法
CN101162258A (zh) * 2006-10-13 2008-04-16 恩益禧电子股份有限公司 半导体集成电路及其控制方法
US20140040688A1 (en) * 2012-08-06 2014-02-06 Wanggen Zhang Low power scan flip-flop cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李坤: ""智能停车场车位检测与泊位诱导系统研究与设计"", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189201A (zh) * 2018-06-28 2019-01-11 海能达通信股份有限公司 处理器的状态控制方法、控制电路及移动终端
CN109189201B (zh) * 2018-06-28 2021-12-10 海能达通信股份有限公司 处理器的状态控制方法、控制电路及移动终端
CN109656350A (zh) * 2018-12-25 2019-04-19 上海琪埔维半导体有限公司 一种基于dft扫描链的低功耗实现方法
CN114637389A (zh) * 2022-05-18 2022-06-17 苏州云途半导体有限公司 一种触发器状态保持电路及方法

Similar Documents

Publication Publication Date Title
CN103809994B (zh) 固态储存装置及其睡眠控制电路
CN107015627A (zh) 一种基于扫描链的cpu低功耗实现方法
CN107450948B (zh) 一种低功耗的fpga自适应加载方法及系统
US20020162037A1 (en) Scan-based state save and restore method and system for inactive state power reduction
CN101395584A (zh) Jtag功率降级调试
CN102662458A (zh) 一种pcie设备动态节能方法、装置及其通信系统
CN102147652A (zh) 关机节能系统及关机节能方法
CN107957885A (zh) 一种基于飞腾平台的pcie链路设备待机与恢复方法
CN103634663B (zh) 机顶盒待机方法、机顶盒待机控制装置和机顶盒
CN101853067B (zh) 减少装置功率消耗的方法及具有嵌入式存储器模块的装置
CN106843436A (zh) 一种复位控制模块及复位方法
CN102141833A (zh) Usb电源管理系统及其方法
CN105897242A (zh) 用于减少睡眠状态泄漏电流的电路和方法
CN102810007B (zh) 一种计算机状态转换方法、装置及计算机
CN108710591A (zh) 一种基于申威1621处理器的服务器主板
JP2003054091A5 (zh)
CN107436575A (zh) 掉电保护方法和家用电器
CN101581963A (zh) 一种降低cpu功耗的方法和一种cpu
CN104298147A (zh) 一种电源管理装置及方法
CN101689851A (zh) 逻辑状态捕捉电路
US7707445B2 (en) Integrated circuit
CN206133459U (zh) 降低mcu芯片待机功耗的系统
CN102830985A (zh) 开机方法
CN205450962U (zh) 一种节能电脑系统
CN107608824A (zh) 一种非易失性计算装置及其工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804