CN107005508B - 数据处理方法和数据处理装置 - Google Patents

数据处理方法和数据处理装置 Download PDF

Info

Publication number
CN107005508B
CN107005508B CN201580067992.2A CN201580067992A CN107005508B CN 107005508 B CN107005508 B CN 107005508B CN 201580067992 A CN201580067992 A CN 201580067992A CN 107005508 B CN107005508 B CN 107005508B
Authority
CN
China
Prior art keywords
matrix
elements
data units
data
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580067992.2A
Other languages
English (en)
Other versions
CN107005508A (zh
Inventor
杨文斌
王心远
王童童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010718480.0A priority Critical patent/CN112054877B/zh
Publication of CN107005508A publication Critical patent/CN107005508A/zh
Application granted granted Critical
Publication of CN107005508B publication Critical patent/CN107005508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/023—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明实施例公开了一种数据处理方法和数据处理装置，该方法包括：编码电路通过m个接收端口分别接收m个数据流，所述m个数据流包括m×m个数据单元，所述m×m个数据单元形成m阶矩阵A；所述编码电路保持所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等；所述编码电路通过m个发送端口将所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制。

Description

数据处理方法和数据处理装置
技术领域
本发明涉及移动通信领域，尤其涉及一种数据处理方法和数据处理装置。
背景技术
以太网中一种常用的调制技术是脉冲幅度调制(英文：pulse amplitudemodulation，缩写：PAM)。下面以PAM-4电路为例对PAM电路的工作流程进行描述。PAM-4电路接收链路0发送的数据和链路1发送的数据，并将链路0发送的数据调制到20对应的电平(level)上，将链路1发送的数据调制到21对应的电平上。在某一时间，每条链路发送的数据为0或者1。因此，PAM-4电路对链路0和链路1发送的四种数据00、01、10以及11分别进行调制得到脉冲信号的幅度分别为0、1、2以及3。PAM-4电路将得到脉冲信号发送至接收端。接收端接收到脉冲信号后对接收到的脉冲信号进行解调得到数据00、01、10以及11中的一种，并将解调得到的数据通过两条链路分别发送到两个前向纠错(英文：forward errorcorrection，缩写：FEC)电路中。
然而，脉冲信号传输到接收端的传输过程中有可能出现误码。另外，在不同的链路上传输的数据对应的误码率可能不同。因此，接收端需要为不同的链路配置不同的FEC电路，从而对在不同的链路上传输的数据分别进行纠错。例如，对于误码率较高的数据，使用相对复杂的FEC电路进行纠错。对于误码率较低的数据，使用相对简单的FEC电路进行纠错。以上导致实现复杂度较高。
发明内容
本发明实施例提供了一种数据处理方法，可以使用具有相同的规格的多个FEC电路分别对接收到的多个数据流进行纠错，从而有助于降低实现复杂度。
第一方面，提供一种数据处理方法，包括：
编码电路通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别是所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述编码电路接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路接收；
所述编码电路保持所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应；
所述编码电路通过m个发送端口将所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述编码电路发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路发送。
结合第一方面，在第一方面的第一种实现方式中，所述矩阵A中的m×m个元素被表示为aij，所述矩阵B中的m×m个元素被表示为bij，i＝1,…,m，j＝1,…,m；
其中，bij＝axj，x的取值符合如下约束条件：
当i+k≤m时，x＝i+k；当i+k>m时，x＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值；或者
当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值。
结合第一方面的第一种实现方式，在第一方面的第二种实现方式中，所述矩阵B的每一行元素中相邻两个元素对应的k的取值相差为1。
结合第一方面或者第一方面的上述任意一种实现方式，在第一方面的第三种实现方式中，所述方法还包括：
所述编码电路通过所述m个接收端口分别接收m个数据单元，所述被接收的m个数据单元与所述m个接收端口一一对应，所述被接收的m个数据单元在同一时间被所述编码电路接收，所述编码电路接收所述被接收的m个数据单元的时间不同于所述编码电路接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述编码电路通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制，所述被接收的m个数据单元与所述m个不同电平一一对应。
第二方面，提供一种数据处理方法，包括：
解码电路通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述解码电路接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述解码电路接收；
所述解码电路保持所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应；
所述解码电路通过m个发送端口将所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述解码电路发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述解码电路发送。
结合第二方面，在第二方面的第一种实现方式中，所述矩阵C中的m×m个元素表示为cij，所述矩阵D中的m×m个元素表示为dij，i＝1,…,m，j＝1,…,m；
其中，dij＝cyj；y的取值为：
当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值；或者
当i+k≤m时，y＝i+k，当i+k>m时，y＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值。
结合第二方面的第一种实现方式，在第二方面的第二种实现方式中，所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
结合第二方面或者第二方面的上述任意一种实现方式，在第二方面的第三种实现方式中，所述方法还包括：
所述解码电路通过所述m个接收端口分别接收经解调的m个数据单元，所述被接收的经解调的m个数据单元与所述m个接收端口一一对应，所述被接收的经解调的m个数据单元在同一时间被所述解码电路接收，所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于所述解码电路接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述解码电路通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送，所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
第三方面，提供一种数据处理装置，包括：
接收单元，用于通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别为所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元接收；
编码单元，用于保持所述接收单元接收的所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应；
发送单元，用于通过m个发送端口将所述编码单元生成的所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元发送。
结合第三方面，在第三方面的第一种实现方式中，所述矩阵A中的m×m个元素表示为aij，所述矩阵B中的m×m个元素表示为bij，i＝1,…,m，j＝1,…,m；
其中，bij＝axj；x的取值为：
当i+k≤m时，x＝i+k，当i+k>m时，x＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值；或者
当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值。
结合第三方面的第一种实现方式，在第三方面的第二种实现方式中，包括：
所述矩阵B的每一行元素中相邻两个元素对应的k的取值相差为1。
结合第三方式或者第三方面的上述任意一种实现方式，在第三方面的第三种实现方式中，
所述接收单元还用于通过所述m个接收端口分别接收m个数据单元，所述被接收的m个数据单元与所述m个接收端口一一对应，所述被接收的m个数据单元在同一时间被所述接收单元接收，所述接收单元接收所述被接收的m个数据单元的时间不同于所述接收单元接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述发送单元还用于通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制，所述被接收的m个数据单元与所述m个不同电平一一对应。
第四方面，提供一种数据处理装置，包括：
接收单元，用于通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元接收；
解码单元，用于保持所述接收单元接收的所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应；
发送单元，用于通过m个发送端口将所述解码单元生成的所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元发送。
结合第四方面，在第四方面的第一种实现方式中，所述矩阵C中的m×m个元素表示为cij，所述矩阵D中的m×m个元素表示为dij，i＝1,…,m，j＝1,…,m；
其中，dij＝cyj；y的取值为：
当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值；或者
当i+k≤m时，y＝i+k，当i+k>m时，y＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值。
结合第四方面的第一种实现方式，在第四方面的第二种实现方式中，所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
结合第四方面或者第四方面的上述任意一种实现方式，在第四方面的第三种实现方式中，
所述接收单元还用于通过所述m个接收端口分别接收经解调的m个数据单元，所述被接收的经解调的m个数据单元与所述m个接收端口一一对应，所述被接收的经解调的m个数据单元在同一时间被所述接收单元接收，所述接收单元接收所述被接收的经解调的m个数据单元的时间不同于所述接收单元接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述发送单元还用于通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送，所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
从以上技术方案可以看出，本发明实施例具有以下优点：
背景技术中，不同链路上出现的误码率不同。本发明实施例中，在将m条链路上的数据流发送到PAM电路的m个不同电平上进行调制之前，通过编码电路将该m条链路中每条链路上的m个数据单元形成的m阶矩阵A进行编码，使得原本位于同一条链路且要进入PAM电路的同一电平进行调制的m个数据单元，分别在m条链路上传输，且分别进入PAM电路的m个不同电平上进行调制。PAM电路发送的脉冲信号被接收端解调且解码后，m条链路上传输的数据中每条链路上传输的数据对应的误码率对应的误码率相等或者近似相等。因此，不同的链路可以配置相同的FEC电路，有助于降低实现复杂度。
附图说明
图1为本实施例提供的PAM-M电路的结构示意图；
图2为本发明的数据处理方法的一个实施例的流程图；
图3为矩阵A、矩阵B、m条链路以及PAM-M电路的示意图；
图4为本发明的数据处理方法的一个实施例的流程图；
图5为本发明的数据处理装置的一个实施例的结构示意图；
图6为本发明的数据处理装置的一个实施例的结构示意图；
图7为本发明的编码电路的一个实施例的结构示意图。
具体实施方式
本发明实施例提供的数据传输网络中，发送端将数据发送至接收端前可以对数据进行调制。如图1所示，图1为本实施例提供的PAM-M电路的结构示意图。m条链路上传输的数据被输入至PAM-M电路中进行调制。其中，PAM-M电路用于将该m条链路中的第k条链路上传输的数据调制到2k-1对应的电平上。k＝1,…,m。
在发送端，m条链路分别和PAM-M电路相连，该m条链路将数据发送到PAM-M电路中进行调制。其中，该m条链路中第k条链路上传输的数据被调制到2k-1对应的电平上。且在某一时间，第k条链路仅发送一个数据单元至PAM-M电路上进行调制。k＝1,…,m。该数据单元可以是一个比特或者一个符号(symbol)。其中，一个符号包括至少两个比特。PAM-M电路将在同一时间接收到的m个数据单元调制成具有与该m个数据单元相对应的幅度的一个脉冲信号，并将该脉冲信号发送至接收端。
接收端接收到该脉冲信号后，接收端中的解调电路根据该脉冲信号的幅度将该脉冲信号解调成m个数据单元，并通过m条链路分别传输将该m个数据单元。
脉冲信号在传输到接收端的传输过程中有可能出现错误，导致解调后得到的m个数据单元中有可能出现误码。因此，m条链路中的每条链路在接收端分别配置有一个FEC电路，用于对在该条链路上传输的数据进行纠错。
解调后，m条链路中不同链路上传输的数据对应的误码率可能不同。为使得该m条链路可以采用相同的FEC电路，可以先对m条链路上传输的数据进行处理，然后将处理后的数据通过m条链路发送至发送端的PAM-M电路中进行调制。对m条链路上传输的数据进行数据处理具体为对m条链路上传输的数据进行编码。
接收端的解调电路对调制后的数据进行解调后，接收端可以通过解码电路对解调后的数据执行上述数据处理的反向操作。然后，接收端的m个FEC电路对反向操作后的数据进行纠错。具体来说，接收端对m条链路上传输的数据进行编码的反向操作，从而尽可能生成发送端的编码电路对m条链路上传输的数据进行编码操作前的数据。这样，解码电路生成的m条链路上传输的数据的误码率能够接近相同或者相同。进而，接收端的m条链路可以采用相同的FEC电路分别对m条链路上传输的数据进行纠错。因此，上述方案有助于降低实现复杂度。
举例来说，所述数据处理的执行主体可以是编码电路。所述编码电路可以是PHY、PHY芯片(PHY chip)、系统芯片(system chip)、多端口以太网设备(multi-port Ethernetdevice)或者光模块(Optical Module)中的部件。
所述PHY可以通过FPGA或者ASIC实现。所述PHY可以是网络接口卡(NetworkInterface Card，NIC)中的部件，所述NIC可以是线卡(Line Card)或者PIC(PhysicalInterface Card，物理接口卡)。所述PHY可以包含用于连接到(for interfacing to)MAC的Media-Independent Interface(媒体无关接口，MII)。
所述PHY芯片可以包括多个PHY。所述PHY芯片可以通过FPGA或者ASIC实现。
所述系统芯片可以包括多个MAC以及多个PHY。所述系统芯片可以通过FPGA或者ASIC实现。
所述多端口以太网设备可以是以太网集线器、以太网路由器或者以太网交换机。所述多端口以太网设备包括多个端口，每个端口可以包括系统芯片，所述系统芯片可以包括MAC和PHY。所述多端口以太网设备还可以将多个MAC整合到一个MAC芯片(MAC chip)，以及将多个PHY整合到一个PHY芯片。所述多端口以太网设备也可以将多个MAC以及多个PHY整合到一个系统芯片中。
所述数据处理的反向操作的执行主体可以是解码电路。所述解码电路可以是PHY、PHY chip、system chip、multi-port Ethernet device或者Optical Module中的部件。
为了使本技术领域的人员更好地理解本发明实施例的方案，下面结合附图和实施方式对本发明实施例作进一步的详细说明。
请参阅图2。图2为本发明的数据处理方法的一个实施例的流程图。本实施例将对编码电路如何对接收到的数据进行编码进行详细说明。本实施例中，所述数据处理方法包括：
S201：编码电路通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别是所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述编码电路接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路接收。
本实施例中，编码电路的m个接收端口分别和m条链路一一对应，每个接收端口用于按照时间顺序接收与其对应的链路上传输的数据。为方便描述，本实施例中，使用r表示所述m条链路中的链路。使用t表示所述m个接收端口。其中r＝1,…,m，t＝1,…,m。接收端口w用于按照时间顺序接收链路w上传输的数据。例如，接收端口2用于按照时间顺序接收链路2上传输的数据。需要说明的是，本文中，链路w和第w条链路指的是同一条链路。
举例来说，m可以等于2，3，4或者5。
编码电路的每个接收端口在一个时间只接收一个数据单元。例如，编码电路的每个接收端口在一个时钟周期只接收一个数据单元。m个接收端口在同一时间接收m个数据单元。例如，m个接收端口在同一个时钟周期接收m个数据单元。为了使得方案表达更加清楚明确，全文中，每条链路上传输的数据中m个数据单元被认为是一个数据流。另外，使用了矩阵这一数学上的基本概念对所述m个数据流进行描述。在下文描述中，矩阵中的一个元素为数据流中的一个数据单元。
为了更加直观的描述所述m个数据流对应的m阶矩阵A，请参阅图3。图3为m阶矩阵A、矩阵B、m条链路以及PAM-M电路的示意图。m条链路中每条链路上的一个数据流构成所述m阶矩阵A的一行，每行由m个数据单元组成。也就是说，每条链路上的一个数据流对应一个1×m的矩阵，所述m阶矩阵A包括m个1×m的矩阵。而且，一个数据流在矩阵A中所在的行数和所在的链路的编号相等。例如，矩阵A中位于第3行的m个元素为链路3上传输的一个数据流。
所述m个数据流中每个数据流中的m个数据单元分别为第一数据单元至第m数据单元。其中，所述编码电路接收每个数据流中的m个数据单元的时间先后顺序分别为所述第m数据单元至所述第一数据单元。例如，当m等于3时，所述编码电路分别在第一时钟周期，第二时钟周期以及第三时钟周期接收第三数据单元，第二数据单元以及第一数据单元。所述第一时钟周期是所述第二时钟周期的前一个时钟周期。所述第二时钟周期是所述第三时钟周期的前一个时钟周期。所述m个数据流中每个数据流中的第i数据单元构成了所述m阶矩阵的第i列(其中i＝1,…,m)。所述m阶矩阵的每列由m个数据单元组成。也就是说，每列对应一个m×1的矩阵。所述m阶矩阵包括m个m×1的矩阵。位于同一个m×1的矩阵中的m个元素在同一时间被所述编码电路接收。
所述m个1×m的矩阵中任一个1×m的矩阵的任意两个相邻数据单元中位于右边的数据单元比位于左边的数据单元将先被所述编码电路接收。如图3所示，所述M个数据流的流向是从左向右。图3中所述M个数据流的流向只是示意性的，并不是说本发明实施例所应用的所有场景中的数据流的流向只能是从左到右。
S202：所述编码电路保持所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应。
举例来说，所述编码电路在对接收的数据单元进行编码时，并不改变数据单元本身的内容，仅改变数据单元在所述矩阵A中的位置以形成所述矩阵B。在改变所述矩阵A中的元素的位置时，保持所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成所述矩阵B。所述剩余的m－1个元素中的每个元素在移动的过程中，其所在的行数发生了变化，但其所在的列数不变。将矩阵A中每行上保持位置不变的一个元素称为固定元素。矩阵A中的m个固定元素可以是位于同一列上，也可以分别位于不同列上。
为了对方案进行更加清楚地描述，下面引入aij表示矩阵A中的m×m个元素，以及引入bij表示矩阵B中的m×m个元素，其中i＝1,…,m，j＝1,…,m。下面对改变矩阵A中的元素的位置的方法的第一种具体实现方式进行描述。
矩阵A的左侧第1列元素中，所有元素的位置保持不变。
也即，bi1＝ax1，其中x＝i。
矩阵A的左侧第2列元素中，所有元素向下移动1行，那么该第2列中位于第m行的元素移动到第1行上。
也即，bi2＝ax2。其中，当i－1>0时，x＝i－1；当i－1≤0时，x＝i－1+m，也即i＝1时，x＝m。
矩阵A的左侧第3列元素中，所有元素向下移动2行，那么该第3列中位于第m行的元素移动到第2行上，第m－1行的元素移动到第1行上。
也即，bi3＝ax3。其中，当i－2>0时，x＝i－2；当i－2≤0时，x＝i－2+m，也即i＝2时，x＝m，i＝1时，x＝m－1。
矩阵A的左侧其他列元素以此类推。也就是说，bij＝axj，x的取值符合如下约束条件：当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m；其中，k为矩阵A中的左侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵B中同一行中的m个元素分别对应不同的k的取值。矩阵B中的每一行元素中相邻两个元素对应的k的取值相差为1。
可替换的，在改变矩阵A中的元素的位置的方法的第二种具体实现方式中，也可以是矩阵A的右侧第1列元素位置保持不变。矩阵A的右侧第2列的元素向下移动1行。矩阵A的右侧第3列的元素向下移动2行。矩阵A的右侧其他列以此类推。也就是说，bij＝axj，x的取值符合如下约束条件：当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m；其中，k为矩阵A中的右侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵B中同一行中的m个元素分别对应不同的k的取值，且矩阵B中的每一行元素中相邻两个元素对应的k的取值相差为1。
可替换的，矩阵A中的元素在改变位置时每列元素也可以不是向下移动，而是向上移动。下面对改变矩阵A中的元素的位置的方法的第三种具体实现方式进行描述。
矩阵A的左侧第1列元素中，所有元素的位置保持不变。
也即，bi1＝ax1，其中x＝i。
矩阵A的左侧第2列的元素中，所有元素向上移动1行，那么该第2列中位于第1行的元素移动到第m行上。
也即，bi2＝ax2。其中，当i+1≤m时，x＝i+1；当i+1>m时，x＝i+1－m，也即i＝m时，x＝1。
矩阵A的左侧第3列的元素中，所有元素向上移动2行，那么该第3列中位于第2行的元素移动到第m行上，该第3列中位于第1行的元素移动到第m－1行上。
也即，bi3＝ax3。其中，当i+2≤m时，x＝i+2；当i+2>m时，x＝i+2－m，也即i＝m时，x＝2，i＝m－1时，x＝1。
矩阵A的左侧的其他列的元素以此类推。也就是说，bij＝axj，x的取值符合如下约束条件：当i+k≤m时，x＝i+k；当i+k>m时，x＝i+k－m；其中，k为矩阵A中的左侧第k+1列的元素向上移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵B中同一行中的m个元素分别对应不同的k的取值，且矩阵B中的每一行元素中相邻两个元素对应的k的取值相差为1。
可替换的，在改变矩阵A中的元素的位置的方法的第四种具体实现方式中，也可以是矩阵A的右侧第1列的元素位置保持不变。矩阵A的右侧第2列的元素向上移动1行。矩阵A的右侧第3列的元素向上移动2行。矩阵A的右侧其他列以此类推。也就是说，bij＝axj。x的取值符合如下约束条件：当i+k≤m时，x＝i+k；当i+k>m时，x＝i+k－m；其中，k为矩阵A中的右侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵B中同一行中的m个元素分别对应不同的k的取值，且矩阵B中的每一行元素中相邻两个元素对应的k的取值相差为1。
上面所描述的改变矩阵A中的元素的位置的方法的四种具体实现方式中，矩阵B中的每一行的m个元素中相邻的两个元素对应的k的取值相差为1，且矩阵B的左侧第1列的元素或者右侧第1列的元素对应的k的取值为0。可替换的，在改变矩阵A中的元素的位置的方法的其他具体实现方式中，矩阵B的左侧第1列的元素或者右侧第1列的元素对应的k的取值也可以不是为0，而是大于0且小于m中的任意一个整数。
进一步地，在改变矩阵A中的元素的位置的方法的其他具体实现方式中，矩阵B中的每一行的元素中相邻两个元素对应的k的取值也可以不是相差为1而是相差其他值，只要所述矩阵B中同一行中的m个元素分别对应不同的k的取值，k为大于等于0且小于m的整数。
S203：所述编码电路通过m个发送端口将所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述编码电路发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路发送。
本实施例中，编码电路的m个发送端口与矩阵B中的m行元素一一对应，每个发送端口用于按照时间顺序发送与其对应的一行元素。如图3所示，为方便描述，本实施例中，使用e表示所述m个发送端口中的发送端口，其中e＝1,…,m。发送端口w用于按照时间顺序发送矩阵B中第w行元素。例如，发送端口4用于按照时间顺序发送矩阵B中第4行的m个元素。
矩阵B中的每一行的m个元素中，位于右侧的元素先于位于左侧的元素被所述编码电路发送。而且，在发送时，矩阵B中位于同一列上的m个元素在同一时间被编码电路发送。
可选地，上述技术方案中，图2所示的数据处理方法还可以包括：
所述编码电路通过所述m个接收端口分别接收m个数据单元。
所述被接收的m个数据单元与所述m个接收端口一一对应。所述被接收的m个数据单元在同一时间被所述编码电路接收。所述编码电路接收所述被接收的m个数据单元的时间不同于所述编码电路接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。
所述编码电路通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制。
所述被接收的m个数据单元与所述m个不同电平一一对应。
具体来说，所述被接收的m个数据单元独立于所述矩阵A中的m×m个数据单元。所述被接收的m个数据单元不是所述矩阵A中的m×m个数据单元的子集。所述编码电路接收所述被接收的m个数据单元的时间不同于所述编码电路接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。例如，所述编码电路接收所述被接收的m个数据单元的时间不同于接收所述矩阵A中的m个m×1的矩阵中最左侧的m×1的矩阵中的m个数据单元的时间。所述编码电路接收所述被接收的m个数据单元的时间不同于接收所述矩阵A中的m个m×1的矩阵中最右侧的m×1的矩阵中的m个数据单元的时间。
通过上述技术方案，所述编码电路可以将不同时间接收到的数据单元进行不同的处理。具体来说，对于某些数据单元(例如所述矩阵A中的m×m个数据单元)，可以执行S202的处理(例如移动数据单元在矩阵中的位置)。对于另外的数据单元(例如所述被接收的m个数据单元)，将其发送至所述PAM电路的所述m个不同电平上进行调制前，不执行S202的处理。相当于旁路掉S202的处理。
本实施例中，PAM-M电路的结构示意图可以如图1和图3所示。m条链路上传输的数据被输入至PAM-M电路中进行调制。其中，PAM-M电路用于将该m条链路中的第k条链路上传输的数据调制到2k-1对应的电平上。k＝1,…,m。
如图3所示，编码电路的m个发送端口和m条链路一一对应，每个发送端口w发送的数据按照时间顺序通过链路w进入PAM-M电路，并被PAM-M电路调制到2w-1对应的电平上。例如，发送端口5发送的数据通过链路5发送至PAM-M电路，并被PAM-M电路调制到24对应的电平上。
需要注意的是，编码电路发送的数据并不一定会直接进入PAM-M电路中进行调制。编码电路和PAM-M电路之间也可以设置有其他装置，例如预编码电路，在此不作限制。
本实施例中，在将m条链路上的数据流发送到PAM电路的m个不同阶电平上进行调制之前，通过编码电路将该m条链路中每条链路上的m个数据单元形成的m阶矩阵A进行编码，使得原本位于同一条链路且要进入PAM电路的同一阶电平进行调制的m个数据单元，分别分散到m条链路上且分别进入PAM电路的m个不同阶电平上进行调制。这样，在PAM电路发送的m个脉冲信号依次解调且解码到m条链路上时，每条链路上出现误码的概率能够均衡，进而不同链路对应的FEC电路可以采用相同的FEC增益，降低系统的实现复杂度。
上面结合图2和图3对发送端的数据处理方法进行了描述。下面结合图4对接收端的上述数据处理方法的反向操作进行描述。为描述简便，将上述数据处理方法的反向操作称为数据处理方法。
请参阅图4。图4为本发明的数据处理方法的一个实施例的流程图。本实施例中，所述数据处理方法包括：
S401：解码电路通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述解码电路接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述解码电路接收。
举例来说，m可以等于2，3，4或者5。
举例来说，所述m个数据流可以通过如下途径得到：解调电路接收发送端发送的脉冲信号。所述解调电路将该脉冲信号解调成m个数据单元，并分别通过m条链路传输所述m个数据单元。
解码电路的每个接收端口在一个时间只接收一个数据单元。例如，解码电路的每个接收端口在一个时钟周期只接收一个数据单元。m个接收端口在同一时间接收m个数据单元。例如，m个接收端口在同一个时钟周期接收m个数据单元。
解码电路的m个接收端口分别和m条链路一一对应。每个接收端口用于按照时间顺序接收与其对应的链路上传输的数据。
解码电路的m个接收端口分别接收经解调后的m个数据流的过程，与图2所示实施例中S201中的“编码电路的m个接收端口分别接收m个数据流”的过程类似。具体可参考S201的相关描述，在此不再赘述。
S402：所述解码电路保持所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应。
举例来说，所述解码电路在对接收的数据单元进行解码时，并不改变数据单元本身的内容，仅改变数据单元在所述矩阵C中的位置以形成所述矩阵D。
在改变所述矩阵C中的元素的位置时，保持所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成所述矩阵D。所述剩余的m－1个元素中的每个元素在移动的过程中，其所在的行数发生了变化，但其所在的列数不变。将矩阵C中每行上保持位置不变的一个元素称为固定元素。
解码电路对接收的数据单元进行解码是为了执行图2所示实施例中的数据处理对应的反向操作。因此，矩阵C的每行中的固定元素分别和图2所示实施例中的矩阵A的每行中的固定元素相同。矩阵C在将每行上的所述剩余m－1个元素分别移动到剩余m－1个行中时，具体实现方式取决于发送端中的编码电路采用哪种具体实现方式改变矩阵A中的元素的位置。
为了对方案进行更加清楚地描述，下面引入cij表示矩阵C中的m×m个元素。引入dij表示矩阵D中的m×m个元素。其中i＝1,…,m，j＝1,…,m。
当改变矩阵A中的元素的位置的方法具体为图2所示实施例中S202的第一种具体实现方式时，改变矩阵C中的元素的位置的方法具体如下：
矩阵C的左侧第1列元素中，所有元素的位置保持不变。
也即，di1＝cy1，其中y＝i。
矩阵C的左侧第2列的元素中，所有元素向上移动1行，那么该第2列中位于第1行的元素移动到第m行上。
也即，di2＝cy2。其中，当i+1≤m时，y＝i+1；当i+1>m时，y＝i+1－m，也即i＝m时，y＝1。
矩阵C的左侧第3列的元素中，所有元素向上移动2行，那么该第3列中位于第2行的元素移动到第m行上，该第3列中位于第1行的元素移动到第m－1行上。
也即，di3＝cy3。其中，当i+2≤m时，y＝i+2；当i+2>m时，y＝i+2－m，也即i＝m时，y＝2，i＝m－1时，y＝1。
矩阵C的左侧的其他列的元素以此类推。也就是说，dij＝cyj，y的取值符合如下约束条件：当i+k≤m时，y＝i+k；当i+k>m时，y＝i+k－m；其中，k为矩阵A中的左侧第k+1列的元素向上移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵B中同一行中的m个元素分别对应不同的k的取值，且矩阵B中的每一行元素中相邻两个元素对应的k的取值相差为1。
当改变矩阵A中的元素的位置的方法具体为图2所示实施例中S202的第二种具体实现方式时，改变矩阵C中的元素的位置的方法具体如下：
矩阵C的右侧第1列的元素位置保持不变。矩阵C的右侧第2列的元素向上移动1行。矩阵C的右侧第3列的元素向上移动2行。矩阵C的右侧其他列以此类推，可得出，bij＝ayj，y的取值符合如下约束条件：当i+k≤m时，y＝i+k；当i+k>m时，y＝i+k－m；其中，k为矩阵A中的右侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵D中同一行中的m个元素分别对应不同的k的取值，且矩阵D中的每一行元素中相邻两个元素对应的k的取值相差为1。
当改变矩阵A中的元素的位置的方法具体为图2所示实施例中S202的第三种具体实现方式时，改变矩阵C中的元素的位置的方法具体如下：
矩阵C的左侧第1列元素中，所有元素的位置保持不变。
也即，di1＝cy1，其中y＝i。
矩阵C的左侧第2列元素中，所有元素向下移动1行，那么该第2列中位于第m行的元素移动到第1行上。
也即，di2＝cy2。其中，当i－1>0时，y＝i－1；当i－1≤0时，y＝i－1+m，也即i＝1时，y＝m。
矩阵C的左侧第3列元素中，所有元素向下移动2行，那么该第3列中位于第m行的元素移动到第2行上，第m－1行的元素移动到第1行上。
也即，di3＝cy3。其中，当i－2>0时，y＝i－2；当i－2≤0时，y＝i－2+m，也即i＝2时，y＝m，i＝1时，y＝m－1。
矩阵C的左侧其他列元素以此类推。也就是说，bij＝axj，y的取值符合如下约束条件：当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m；其中，k为矩阵C中的左侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵D中同一行中的m个元素分别对应不同的k的取值。矩阵D中的每一行元素中相邻两个元素对应的k的取值相差为1。
当改变矩阵A中的元素的位置的方法具体为图2所示实施例中S202的第四种具体实现方式时，改变矩阵C中的元素的位置的方法具体如下：
矩阵C的右侧第1列元素位置保持不变。矩阵C的右侧第2列的元素向下移动1行。矩阵C的右侧第3列的元素向下移动2行。矩阵C的右侧其他列以此类推。也就是说，dij＝cyj，y的取值符合如下约束条件：当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m；其中，k为矩阵C中的右侧第k+1列的元素向下移动的行数。k为大于等于0且小于m的整数。k＝0,…,m－1。矩阵D中同一行中的m个元素分别对应不同的k的取值，且矩阵D中的每一行元素中相邻两个元素对应的k的取值相差为1。
在改变矩阵A中的元素的位置的方法的其他具体实现方式中，也即矩阵B中的每一行的m个元素中相邻的两个元素对应的k的取值相差为1，且矩阵B的左侧第1列的元素或者右侧第1列的元素对应的k的取值是大于0且小于m中的任意一个整数(记为g)时，改变矩阵C中的元素的位置的方法也相对应为：矩阵D中的每一行的m个元素中相邻的两个元素对应的k的取值相差为1，且矩阵D的左侧第1列的元素或者右侧第1列的元素对应的k的取值是g。
进一步地，在改变矩阵A中的元素的位置的方法为所述矩阵B中同一行中的m个元素分别对应不同的k的取值，k为大于等于0且小于m的整数时，改变矩阵C中的元素的位置的方法也相对应为：所述矩阵D中同一行中的m个元素分别对应不同的k的取值，k为大于等于0且小于m的整数。
S403：所述解码电路通过m个发送端口将所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述编码电路发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路发送。
本实施例中，解码电路的m个发送端口发送矩阵D中的m×m个元素的过程，与图2所示实施例中S203中的“编码电路的m个发送端口发送矩阵B中的m×m个元素”的过程类似。具体可参考S203的相关描述，在此不再赘述。
可选地，上述技术方案中，图4所示的数据处理方法还可以包括：
所述解码电路通过所述m个接收端口分别接收经解调的m个数据单元。
所述被接收的经解调的m个数据单元与所述m个接收端口一一对应。所述被接收的经解调的m个数据单元在同一时间被所述解码电路接收。所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于所述解码电路接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。
所述解码电路通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送。
所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
具体来说，所述被接收的经解调的m个数据单元独立于所述矩阵C中的m×m个数据单元。所述被接收的经解调的m个数据单元不是所述矩阵C中的m×m个数据单元的子集。所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于所述解码电路接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。例如，所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于接收所述矩阵C中的m个m×1的矩阵中最左侧的m×1的矩阵中的m个数据单元的时间。所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于接收所述矩阵C中的m个m×1的矩阵中最右侧的m×1的矩阵中的m个数据单元的时间。
通过上述技术方案，所述解码电路可以将不同时间接收到的数据单元进行不同的处理。具体来说，对于某些数据单元(例如所述矩阵C中的m×m个数据单元)，可以执行S402的处理(例如移动数据单元在矩阵中的位置)。对于另外的数据单元(例如所述被接收的经解调的m个数据单元)，通过所述m个发送端口将其发送前，不执行S402的处理。相当于旁路掉S402的处理。
上面对本发明实施例中的数据处理方法进行了描述。下面对本发明实施例中的数据处理装置进行描述。请参阅图5。图5为本发明的数据处理装置的一个实施例的结构示意图。本实施例中的数据处理装置500可以用于执行图2所示实施例中的数据处理方法。本发明实施例中数据处理装置500包含：
接收单元501，用于通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别为所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元501接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元501接收。
举例来说，本实施例中的接收单元501可以是接收器。该接收单元501可以用于执行图2所示数据处理方法中的S201。关于接收单元501，具体可参考S201的相关描述，在此不再赘述。
编码单元502，用于保持所述接收单元501接收的所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应。
举例来说，本实施例中的编码单元502可以是编码器。
可选的，所述矩阵A中的m×m个元素表示为aij，所述矩阵B中的m×m个元素表示为bij，i＝1,…,m，j＝1,…,m；
其中，bij＝axj；x的取值为：
当i+k≤m时，x＝i+k，当i+k>m时，x＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值；或者
当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值。
可选的，所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
编码单元502可以用于执行图2所示数据处理方法中的S202。关于编码单元502，具体可参考S202的相关描述，在此不再赘述。
发送单元503，用于通过m个发送端口将所述编码单元生成的所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元503发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元503发送。
举例来说，本实施例中的发送单元503可以是发送器。该发送单元503可以用于执行图2所示数据处理方法中的S203。关于发送单元503，具体可参考S203的相关描述，在此不再赘述。
可选地，上述技术方案中：
接收单元501还用于通过所述m个接收端口分别接收m个数据单元。
所述被接收的m个数据单元与所述m个接收端口一一对应。所述被接收的m个数据单元在同一时间被接收单元501接收。接收单元501接收所述被接收的m个数据单元的时间不同于接收单元501接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。
发送单元503还用于通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制。
所述被接收的m个数据单元与所述m个不同电平一一对应。
关于所述被接收的m个数据单元，具体可以参考图2对应的实施例中的描述，此处不再赘述。
请参阅图6。图6为本发明的数据处理装置的一个实施例的结构示意图。本实施例中的数据处理装置600可以用于执行图4所示实施例中的数据处理方法。本发明实施例中数据处理装置600包含：
接收单元601，用于通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元601接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元601接收。
举例来说，本实施例中的接收单元601可以是接收器。该接收单元601可以用于执行图4所示数据处理方法中的S401。关于接收单元601，具体可参考S401的相关描述，在此不再赘述。
解码单元602，用于保持所述接收单元601接收的所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应。
举例来说，本实施例中的解码单元602可以是解码器。
可选的，所述矩阵C中的m×m个元素表示为cij，所述矩阵D中的m×m个元素表示为dij，i＝1,…,m，j＝1,…,m；
其中，dij＝cyj；y的取值为：
当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值；或者
当i+k≤m时，y＝i+k，当i+k>m时，y＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值。
可选的，所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
解码单元602可以用于执行图4所示数据处理方法中的S402。关于解码单元602，具体可参考S402的相关描述，在此不再赘述。
发送单元603，用于通过m个发送端口将所述解码单元602生成的所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元603发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元603发送。
举例来说，本实施例中的发送单元603可以是发送器。该发送单元603可以用于执行图4所示数据处理方法中的S403。关于发送单元603，具体可参考S403的相关描述，在此不再赘述。
可选地，上述技术方案中：
接收单元601还用于通过所述m个接收端口分别接收经解调的m个数据单元。
所述被接收的经解调的m个数据单元与所述m个接收端口一一对应。所述被接收的经解调的m个数据单元在同一时间被接收单元601接收。接收单元601接收所述被接收的经解调的m个数据单元的时间不同于接收单元601接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间。
发送单元603还用于通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送。
所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
关于所述被接收的经解调的m个数据单元，可以参考图4对应的实施例中的描述，此处不再赘述。
图7为实施例提供的一种编码电路的结构示意图。参见图7，编码电路700包括端口701、编码模块702，选择器703、端口704以及端口705。端口701与编码模块702的输入端耦合。编码模块702的输出端与选择器703的第一输入端耦合。端口701与选择器703的第二输入端耦合。端口705与选择器703的选择信号输入端耦合。选择器703的输出端与端口704耦合。此外，寄存器706与端口705耦合。中央处理单元(central processing unit，CPU)707与寄存器706耦合。编码电路700可以用于实现图5所示的数据处理装置500。
举例来说，端口701可以用于实现接收单元501。具体来说，端口701可以是图5对应的实施例中的所述m个接收端口。端口704可以用于实现发送单元503。具体来说，端口704可以是图5对应的实施例中的所述m个发送端口。编码模块702可以用于实现编码单元502。
参见图7，端口701接收到数据后，将接收到数据进行复制从而得到数据1和数据2。接收到的数据与数据1相同。数据1与数据2相同。端口701将数据1发送至编码模块702。端口701将数据2发送至选择器703的第二输入端。因此，选择器703通过第一输入端接收的数据是经过编码模块702处理的数据。选择器703通过第二输入端接收的数据是没有经过编码模块702处理的数据。中央处理单元707可以将寄存器706的值设置为0或者1。选择器703的选择信号输入端可以通过端口705获得寄存器706的值。当选择器703的选择信号输入端接收到的信号为0时，选择器703通过选择器703的输出端将第一输入端接收的数据(即经过编码模块702处理的数据)发送至端口704。当选择器703的选择信号输入端接收到的信号为1时，选择器703通过选择器703的输出端将第二输入端接收的数据(即没有经过编码模块702处理的数据)发送至端口704。也就是说，中央处理单元707可以在不同的时间将寄存器706的值设置为不同的值，从而控制选择器703是否输出经过编码模块702处理的数据。例如，结合图5所示的实施例，当中央处理单元707将寄存器706的值设置为0时，选择器703可以向端口704发送图5所示的实施例中的所述矩阵B中的m×m个元素。当中央处理单元707将寄存器706的值设置为1时，选择器703可以向端口704发送图5所示的实施例中的所述被接收的m个数据单元。
另外，可以利用图7所示的编码电路700的工作原理，并对编码电路700进行适当改造(例如，将编码模块702替换为能够执行S402的处理的解码模块)从而得到解码电路。本领域的技术人员可以理解，利用编码电路700的工作原理并进行适当改造得到的解码电路能够实现图6所示的数据处理装置。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如媒体网关等网络通信设备)执行本发明各个实施例或者实施例的某些部分所述的方法。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备及系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述仅是本发明的优选实施方式，并非用于限定本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种数据处理方法，其特征在于，包括：
编码电路通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别是所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述编码电路接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路接收；
所述编码电路保持所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应；
所述编码电路通过m个发送端口将所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述编码电路发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述编码电路发送；
所述矩阵A中的m×m个元素被表示为aij，所述矩阵B中的m×m个元素被表示为bij，i＝1,…,m，j＝1,…,m；
其中，bij＝axj，x的取值符合如下约束条件：
当i+k≤m时，x＝i+k；当i+k>m时，x＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值；或者
当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值。
2.根据权利要求1所述的数据处理方法，其特征在于，
所述矩阵B的每一行元素中相邻两个元素对应的k的取值相差为1。
3.根据权利要求1或2所述的数据处理方法，其特征在于，还包括：
所述编码电路通过所述m个接收端口分别接收m个数据单元，所述被接收的m个数据单元与所述m个接收端口一一对应，所述被接收的m个数据单元在同一时间被所述编码电路接收，所述编码电路接收所述被接收的m个数据单元的时间不同于所述编码电路接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述编码电路通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制，所述被接收的m个数据单元与所述m个不同电平一一对应。
4.一种数据处理方法，其特征在于，包括：
解码电路通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述解码电路接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述解码电路接收；
所述解码电路保持所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应；
所述解码电路通过m个发送端口将所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述解码电路发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述解码电路发送；
所述矩阵C中的m×m个元素表示为cij，所述矩阵D中的m×m个元素表示为dij，i＝1,…,m，j＝1,…,m；
其中，dij＝cyj；y的取值为：
当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值；或者
当i+k≤m时，y＝i+k，当i+k>m时，y＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值。
5.根据权利要求4所述的数据处理方法，其特征在于，
所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
6.根据权利要求4或5所述的数据处理方法，其特征在于，还包括：
所述解码电路通过所述m个接收端口分别接收经解调的m个数据单元，所述被接收的经解调的m个数据单元与所述m个接收端口一一对应，所述被接收的经解调的m个数据单元在同一时间被所述解码电路接收，所述解码电路接收所述被接收的经解调的m个数据单元的时间不同于所述解码电路接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述解码电路通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送，所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
7.一种数据处理装置，其特征在于，包括：
接收单元，用于通过m个接收端口分别接收m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵A，所述m×m个数据单元分别为所述矩阵A中的m×m个元素，所述矩阵A中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵A中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元接收，所述矩阵A中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元接收；
编码单元，用于保持所述接收单元接收的所述矩阵A中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵B，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵A的列数和在所述矩阵B的列数相等，所述矩阵A中的m×m个元素与所述矩阵B中的m×m个元素一一对应；
发送单元，用于通过m个发送端口将所述编码单元生成的所述矩阵B中的m×m个元素分别发送至PAM电路的m个不同电平上进行调制，其中，所述矩阵B中的m个1×m的矩阵和所述PAM电路中的m个不同电平一一对应，所述矩阵B中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元发送，所述矩阵B中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元发送；
所述矩阵A中的m×m个元素表示为aij，所述矩阵B中的m×m个元素表示为bij，i＝1,…,m，j＝1,…,m；
其中，bij＝axj；x的取值为：
当i+k≤m时，x＝i+k，当i+k>m时，x＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值；或者
当i－k>0时，x＝i－k，当i－k≤0时，x＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵B中同一行中的m个元素分别对应不同的k的取值。
8.根据权利要求7所述的数据处理装置，其特征在于，包括：
所述矩阵B的每一行元素中相邻两个元素对应的k的取值相差为1。
9.根据权利要求7或8所述的数据处理装置，其特征在于，
所述接收单元还用于通过所述m个接收端口分别接收m个数据单元，所述被接收的m个数据单元与所述m个接收端口一一对应，所述被接收的m个数据单元在同一时间被所述接收单元接收，所述接收单元接收所述被接收的m个数据单元的时间不同于所述接收单元接收所述矩阵A中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述发送单元还用于通过所述m个发送端口将所述被接收的m个数据单元分别发送至所述PAM电路的所述m个不同电平上进行调制，所述被接收的m个数据单元与所述m个不同电平一一对应。
10.一种数据处理装置，其特征在于，包括：
接收单元，用于通过m个接收端口分别接收经解调后的m个数据流，m为大于1的整数，所述m个接收端口与所述m个数据流一一对应，所述m个数据流包括m×m个数据单元，其中，所述m个数据流中每个数据流包括m个数据单元，所述m×m个数据单元形成m阶矩阵C，所述m×m个数据单元分别为所述矩阵C中的m×m个元素，所述矩阵C中的m个1×m的矩阵与所述m个数据流一一对应，所述矩阵C中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素在同一时间被所述接收单元接收，所述矩阵C中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述接收单元接收；
解码单元，用于保持所述接收单元接收的所述矩阵C中每行上的1个元素的位置不变并将剩余的m－1个元素分别移动到剩余m－1个行中以形成m阶矩阵D，且所述剩余的m－1个元素中的每个元素被移动前和后其分别在所述矩阵C的列数和在所述矩阵D的列数相等，所述矩阵C中的m×m个元素与所述矩阵D中的m×m个元素一一对应；
发送单元，用于通过m个发送端口将所述解码单元生成的所述矩阵D中的m×m个元素发送，其中，所述矩阵D中的m个m×1的矩阵中位于同一个m×1的矩阵中的m个元素同一时间被所述发送单元发送，所述矩阵D中的m个1×m的矩阵中位于同一个1×m的矩阵中的m个元素中位于右侧的元素先于位于左侧的元素被所述发送单元发送；
所述矩阵C中的m×m个元素表示为cij，所述矩阵D中的m×m个元素表示为dij，i＝1,…,m，j＝1,…,m；
其中，dij＝cyj；y的取值为：
当i－k>0时，y＝i－k，当i－k≤0时，y＝i－k+m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值；或者
当i+k≤m时，y＝i+k，当i+k>m时，y＝i+k－m，其中，k为大于等于0且小于m的整数，所述矩阵D中同一行中的m个元素分别对应不同的k的取值。
11.根据权利要求10所述的数据处理装置，其特征在于，
所述矩阵D的每一行元素中相邻两个元素对应的k的取值相差为1。
12.根据权利要求10或11所述的数据处理装置，其特征在于，
所述接收单元还用于通过所述m个接收端口分别接收经解调的m个数据单元，所述被接收的经解调的m个数据单元与所述m个接收端口一一对应，所述被接收的经解调的m个数据单元在同一时间被所述接收单元接收，所述接收单元接收所述被接收的经解调的m个数据单元的时间不同于所述接收单元接收所述矩阵C中的m个m×1的矩阵中的任意一个m×1的矩阵中的m个数据单元的时间；
所述发送单元还用于通过所述m个发送端口将所述被接收的经解调的m个数据单元分别发送，所述被接收的经解调的m个数据单元与所述m个发送端口一一对应。
CN201580067992.2A 2015-01-08 2015-02-11 数据处理方法和数据处理装置 Active CN107005508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010718480.0A CN112054877B (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2015070314 2015-01-08
CNPCT/CN2015/070314 2015-01-08
PCT/CN2015/072816 WO2016109999A1 (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010718480.0A Division CN112054877B (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置

Publications (2)

Publication Number Publication Date
CN107005508A CN107005508A (zh) 2017-08-01
CN107005508B true CN107005508B (zh) 2020-08-07

Family

ID=56355443

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580067992.2A Active CN107005508B (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置
CN202010718480.0A Active CN112054877B (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010718480.0A Active CN112054877B (zh) 2015-01-08 2015-02-11 数据处理方法和数据处理装置

Country Status (5)

Country Link
US (1) US10320602B2 (zh)
EP (2) EP3790245A1 (zh)
CN (2) CN107005508B (zh)
ES (1) ES2827025T3 (zh)
WO (1) WO2016109999A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11159153B2 (en) 2018-03-29 2021-10-26 Nvidia Corp. Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
US10599606B2 (en) 2018-03-29 2020-03-24 Nvidia Corp. 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses
US11966348B2 (en) 2019-01-28 2024-04-23 Nvidia Corp. Reducing coupling and power noise on PAM-4 I/O interface
US10657094B2 (en) * 2018-03-29 2020-05-19 Nvidia Corp. Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses
US10623200B2 (en) 2018-07-20 2020-04-14 Nvidia Corp. Bus-invert coding with restricted hamming distance for multi-byte interfaces
US12132590B2 (en) 2022-03-18 2024-10-29 Nvidia, Corp. Hardware-efficient PAM-3 encoder and decoder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395848A (zh) * 2006-12-29 2009-03-25 中兴通讯股份有限公司 一种以太传送网中测量误码率的方法和系统
CN103329447A (zh) * 2010-09-27 2013-09-25 高通股份有限公司 用于甚高吞吐量无线通信的编码和交织的方法及装置
CN103534971A (zh) * 2013-05-17 2014-01-22 华为技术有限公司 一种fec编解码的数据处理方法和相关装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532267B1 (en) * 1999-05-21 2003-03-11 Alantro Communications, Inc. Variable rate constellation precoding
CN1151672C (zh) * 2001-08-28 2004-05-26 清华大学 一种采用多层分组乘积码的信道编码调制方法
US20040091055A1 (en) * 2002-10-30 2004-05-13 Williams Thomas Holtzman Digital transmission system using non-orthogonal matrices
GB2421158B (en) 2003-10-03 2007-07-11 Avici Systems Inc Rapid alternate paths for network destinations
JP4913349B2 (ja) 2005-02-23 2012-04-11 Ｋｄｄｉ株式会社 符号化動画像変換装置
US7894724B2 (en) * 2005-03-31 2011-02-22 Ciena Corporation Method and apparatus for improving dual-polarization optical communication performance
CN101228755A (zh) 2005-06-28 2008-07-23 诺基亚公司 用于多信道传输的预编码器矩阵
CN101442319B (zh) 2008-11-25 2011-04-06 西安电子科技大学 基于双对角准循环移位ldpc码校验矩阵的编码器
US8516331B2 (en) * 2010-01-29 2013-08-20 Broadcom Corporation Systems for high-speed backplane applications using FEC encoding
US8761608B2 (en) * 2010-10-11 2014-06-24 Nec Laboratories America, Inc. Coded multidimensional pulse amplitude modulation for ultra-high-speed optical transport
CN103716115B (zh) * 2012-09-28 2017-10-10 中兴通讯股份有限公司 时分复用的fec编码方法及装置
CN102984110B (zh) * 2012-11-19 2015-09-23 北京大学 正交频分复用信号的高效编码、调制与组帧方法及系统
WO2014172895A1 (zh) * 2013-04-26 2014-10-30 华为技术有限公司 一种解交织的方法及通信系统
KR102023558B1 (ko) * 2013-06-12 2019-09-23 새턴 라이센싱 엘엘씨 데이터 처리 장치, 및 데이터 처리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395848A (zh) * 2006-12-29 2009-03-25 中兴通讯股份有限公司 一种以太传送网中测量误码率的方法和系统
CN103329447A (zh) * 2010-09-27 2013-09-25 高通股份有限公司 用于甚高吞吐量无线通信的编码和交织的方法及装置
CN103534971A (zh) * 2013-05-17 2014-01-22 华为技术有限公司 一种fec编解码的数据处理方法和相关装置

Also Published As

Publication number Publication date
WO2016109999A1 (zh) 2016-07-14
CN112054877B (zh) 2022-06-10
ES2827025T3 (es) 2021-05-19
EP3244583A4 (en) 2017-11-15
US20170310529A1 (en) 2017-10-26
CN107005508A (zh) 2017-08-01
EP3244583A1 (en) 2017-11-15
EP3244583B1 (en) 2020-07-29
EP3790245A1 (en) 2021-03-10
US10320602B2 (en) 2019-06-11
CN112054877A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN107005508B (zh) 数据处理方法和数据处理装置
CN107017949B (zh) 光模块、处理数据的方法以及发送装置
RU2673874C1 (ru) Способ передачи данных, устройство стороны передачи и устройство стороны приема
CN113556212B (zh) Pci-express中的预编码机制
CN104065599B (zh) 数字通信中的统计自适应软判决前向纠错
JP2007243951A (ja) 多重入力多重出力方式を使用する通信システムの信号送受信装置及び方法
US7778334B2 (en) Modulation scheme for communication environments
CN107276716B (zh) 用于解码数据信号的方法和设备
JP2008518545A5 (zh)
CN106982106B (zh) 递归子块解码
US9154156B2 (en) Ternary line code design for controlled decision feedback equalizer error propagation
US20210044462A1 (en) Error correction method and apparatus
EP3745618B1 (en) Encoding and decoding methods, encoding and decoding apparatuses and encoding and decoding devices
JP2017513307A5 (zh)
CN107911152B (zh) 适用于任意发送天线数量的空间编码调制系统和方法
US20070250760A1 (en) Extended Convolutional Codes
GB2494216A (en) Multiplexing weighted signals via a codebook
US20210367710A1 (en) Apparatus and method for sending side-channel bits on an ethernet cable
CN113922852B (zh) 码本确定方法、装置、电子设备及计算机可读存储介质
CN107094050B (zh) 处理数字信号的装置和方法
US9774420B1 (en) Reed-solomon coding for 40GBASE-T ethernet
Barreal et al. A low-complexity message recovery method for compute-and-forward relaying
US8976910B1 (en) Methods, systems, and computer readable media for smart decoding of downlink signals in the presence of interference caused by reference signals of different generation air interface equipment
CN117240401A (zh) 编码传输方法、解码方法和通信装置
CN115842559A (zh) 用于发送和接收辅助数据的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant