CN107005050B - 智能电力传递网络 - Google Patents

智能电力传递网络 Download PDF

Info

Publication number
CN107005050B
CN107005050B CN201580064151.6A CN201580064151A CN107005050B CN 107005050 B CN107005050 B CN 107005050B CN 201580064151 A CN201580064151 A CN 201580064151A CN 107005050 B CN107005050 B CN 107005050B
Authority
CN
China
Prior art keywords
power
vid
voltage regulator
loads
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580064151.6A
Other languages
English (en)
Other versions
CN107005050A (zh
Inventor
H·K·克里西那莫西
K·Z·阿蒙德
K·拉维钱德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107005050A publication Critical patent/CN107005050A/zh
Application granted granted Critical
Publication of CN107005050B publication Critical patent/CN107005050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

示例可以包括一种智能电力传递网络，所述智能电力传递网络使用电压调节器来供应足以满足从来自多个可能负载当中的一个负载所产生的峰值负载需求的组合电力。一种具有控制器的电力选通器件的系统可以辅助将由所述电压调节器驱动的电流动态地操控至所述多个可能负载。

Description

智能电力传递网络
技术领域
在此描述的示例总体上涉及对从多个电压调节器供应的电力进行路由。
背景技术
当今的微处理器中的一些被设计成采用被称为睿频加速(turbo boost)或动态超频的性能增强技术。睿频加速可以通过利用从早期低功率操作或模式中累积的能量积分(credit)来增强性能。能够进行睿频加速的微处理器可以置于的更低性能和更低热操作模式下以便使得微处理器的元件(例如，核)能够兑换能量积分并且将微处理器和/或主机计算平台推到热设计点(TDP)之上。这些类型的微处理器的电力传递单元需要包括电压调节器，所述电压调节器具有供应充分电力以满足在睿频加速期间生成的峰值负载需求的传递能力。
附图说明
图1展示了示例第一系统。
图2展示了示例第一供电场景。
图3展示了示例第二、第三和第四供电场景。
图4展示了示例第二系统。
图5展示了逻辑流程的示例。
图6展示了电压识别(VID)控制器的示例。
图7展示了第一系统的子系统的示例。
图8展示了示例第一分担场景。
图9展示了示例第一分担场景。
图10展示了示例第一分担场景。
图11展示了示例计算平台。
具体实施方式
如在本公开中所设想的，能够进行睿频加速或动态超频的微处理器的电力传递单元需要包括电压调节器，所述电压调节器具有供应充分的电力以满足在睿频加速期间生成的峰值负载需求的传递能力。包括在具有这些类型的微处理器的相同管芯或芯片上的完全集成电压调节器(FIVR)可以被设计成用于供应电力满足所述峰值负载需求。例如，所述峰值负载需求可以大约是多核处理器的单独核的标称或低工作负载需求的3倍。例如，在具有四个核的多核微处理器系统中，所有FIVR的组合供电能力可以是供应单个核的热设计点(TDP)电流(Icc)所需的12倍。然而，能够进行睿频加速的微处理器可以仅允许一个核在全睿频加速模式下进行操作同时其他核可以以仅具有标称负载需求的低工作负载下进行操作。针对此示例，最大系统峰值需求不超过供应单个核的TDP Icc所需的6x倍(＝在睿频(3xTDP)处的一个核以及在TDP处的其他三个核)。此过度设计可能导致管芯上电压调节器占用管芯上的更多区域并且对于制造比可能需要支持睿频加速峰值负载需求的成本更大。针对利用当前工艺技术(例如，10纳米(nm))的高端多核处理器，制造成本影响可能比较显著。同样，由于每个FIVR可以被设计为在大约3x TDP时最高效的，因此效率损失可以在不供应满足睿频加速峰值负载需求(其可以大于通常操作环境的时间的99.9％)的电力时发生。因此，效率/功率损失由于此过度设计可能是有问题的。相对于这些和其他挑战，需要在此所描述的示例。
可以部署一种智能电力传递网络，所述智能电力传递网络包括：第一和第二电压调节器，所述第一和第二电压调节器能够向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一(例如，多核处理器的核)产生的峰值负载需求。所述智能电力传递网络还可以包括：第一和第二电力选通器件，所述第一和第二电力选通器件能够将所述组合电力传递至所述多个负载中的每个负载或者能够将从所述第一或所述第二电压调节器单独供应的电力传递至每个负载。所述智能电力传递网络还可以包括：用于所述第一和第二电力选通器件的相应第一和第二控制器，所述第一和第二控制器用于将所述组合电力或所述单独供应的电力路由通过所述第一和第二电力选通器件以传递至所述多个负载中的一个或多个负载。在一些示例中，所述智能电力传递网络还可以包括：电压识别(VID)控制器，所述电压识别控制器用于控制所述第一和第二电压调节器的相应传入VID，使得将由所述第一和第二电压调节器输出相同的经调节电压或者一个或多个不同的经调节电压以便供应所述峰值负载需求或者非峰值负载需求。
在一些示例中，所述第一和第二电压调节器或者甚至附加电压调节器可以是用于将峰值负载需求或者非峰值负载需求供应至所述多个负载的智能电力传递网络的一部分，其方式为使得这些能够以高效、节能和节省空间(如果部署在相同的芯片或管芯上)的方式满足需求。例如，所述第一和第二电压调节器可以为由一个或多个负载产生的峰值需求供电，或者可以能够单独地满足由所述一个或多个负载产生的更低的、非峰值需求以便使得这些电压调节器之一能够接通，如以下更详细描述的。
图1展示了示例第一系统。如图1中所示，所述示例第一系统包括系统100。在一些示例中，如图1中所示，系统100包括能够控制VID1到VIDn(“n”等于大于1的任何正整数)的电压识别(VID)控制器110，所述电压识别控制器用于使电压调节器(vR)VR1、VR2和VRn将经调节电压输出至负载1到负载n。如图1中所示，VR VR1到VIDn可以经由输入电压(VIN)接收源电力。VIN可以从系统100外部的电源(未示出)生成，诸如计算平台处的电源轨。计算平台可以托管可以接收从VR1、VR2或VRn输出的经调节电压的负载1、负载2或负载n。
根据一些示例，如图1中所示，系统100还包括电力选通(PG)器件130-1、130-2和130-n。每个PG器件130-1、130-2和130-n可以具有相应控制器120-1、120-2和120-n。如以下更多描述，控制器120-1、120-2或120-n可以与VID控制器110以及相应PG器件130-1、130-2和130-n协作以便路由从VR1、VR2或VRn单独供应的电力以传递至负载1、2或n中的至少一个负载。控制器120-1、120-2或120-n可以能够调节每个相应路径中的电流并且将电压维持在被传递至负载1、2或n的输出处。
在一些示例中，由VR1、VR2或VRn供应的电力可以通过具有电阻器(R)和PG的各路径将电流驱动至负载1、负载2、或负载n。例如，VR1可以通过R1、R11和PG11将电流驱动至负载1以便供应由负载1产生的负载需求。而且，VR1可以通过R1、R12和PG 12将电流驱动至负载2以便供应由负载2产生的负载需求。VR1还可以通过R1、R1n和PG1n将电流驱动至负载n以便供应由负载n产生的负载需求。VR1和VRn可以采用使用其相应R和PG的类似方式(如图1中所示)将电流驱动至负载1、2或n。
根据一些实施例，由VR1、2或n供应的电流可以动态地操控至一个或多个负载1、2或n，其方式为使得组合的或总VR容量或供应的电力足以供应从这些多个负载之一产生的峰值负载需求。换言之，VR 1、2或n的总VR容量可以被保持为等于来自负载1、2或n的单独负载电流或需求的最大总和。例如，将3x TDP的场景用于从负载1、2或n当中的单个负载产生的给定峰值需求负载，可以对VR 1、2或n的尺寸进行调整以便供应5x TDP的组合电力。由于使用组合电力来供应给定的峰值需求而非使用单个VR来供应给定的峰值需求，因此与被设计成用于单独供应电力满足给定峰值需求的VR相比，可以缩小VR 1、2或n的尺寸。
图1描绘了VR与系统100的负载的平衡比或等比。然而，本公开不限于VR与负载的等比。在一些示例中，系统可以包括至少两个VR与多个负载的任意组合。例如，2个VR与2个负载、2个VR与3个负载、3个VR与3个负载、4个VR与3个负载等。
根据一些示例，系统100的元件可以包括在与负载1到n相同的管芯或芯片上。例如，负载1到n可以包括多核处理器的核以及VID控制器110，VR 1到n、控制器120-1到120-n以及PG器件130-n可以是用于向这些核提供经调节电压的FIVR的一部分。在其他示例中，系统100的一些元件可以位于与负载1到n相同的管芯或芯片上或者位于远离与负载1到n相同的管芯或芯片。例如，VR 1到n和/或VID控制器110可以是位于托管多核处理器的计算平台处的外部调节器和/或控制器的一部分。因此，示例不限于具有系统100的全部元件，所述元件是与多核处理器相同的管芯或芯片上的FIVR的一部分。
图2展示了示例第一供电场景。如图2中所示，所述示例第一供电场景包括场景200。在一些示例中，如图2中所示，场景200描绘了示例供电场景，在所述示例供电场景中，具有核1、核2以及核n的多核处理器可以供应来自VR 1、2和n的组合电力。针对场景200，VR1、VR2或VRn可以被安排成用于以与VR1、VR2或VRn向图1中示出的负载1、2、或n供电相似的方式向核1、2或n供电。
如图2中所示，核1可以处于睿频加速模式下，并且核2和n可以产生相对轻的或标称负载需求。在一些示例中，VR 1、2可以在处于睿频加速模式下的同时各自供应满足核1的峰值负载需求所需的电力的大约1/3。同时，核1和2可以产生轻负载需求。对于这些示例，如图2中所示，VR2还可以供应电力满足核2的轻负载需求，并且VRn还可以供应电力满足核n的轻负载需求。VR1的电源容量的一部分被示出为不用于供电场景200。
图3展示了示例第二、第三和第四供电场景。如图3中所示，所述示例第二、第三和第四供电场景分别包括场景310、320和330。在一些示例中，供电场景310类似于图2中示出的供电场景200，除了核2处于睿频加速模式下并且核1和n正在产生轻负载需求之外。而且，供电场景310示出了VR2具有未使用的供电容量的一部分。
根据一些示例，供电场景320示出了所述核之一关闭、一个核处于睿频加速模式下并且其他核产生中等负载需求的示例。例如，如图3中所示，核1具有中等负载需求，所述中等负载需求具有正在从VR1和VR2两者供应的电力。同时，全部三个VR供应组合电力以便供应由处于睿频加速模式下的核n产生的峰值负载需求。针对示例供电场景320，VRn可以具有未使用的供电容量的一部分。
在一些示例中，供电场景330示出了所有核可以产轻负载需求的示例。对于这些示例，单个VR1可以供应电力满足核1、2和n的轻负载需求。由于VR1能够向全部三个核供电，因此VR2和VRn可以断电。在全部核正在操作但在不产生峰值负载需求和/或超过单个VR的容量的模式下进行操作的过程中，对VR进行断电的同时仍然经由单个VR向全部核供电的这种能力可以节省大量的电力。
图4展示了示例第二系统。如图4中所示，所述示例第二系统包括系统400。在一些示例中，如图4中所示，系统400描绘了如何根据以上图3中提及的场景320来对电流进行操控以便向核1、核2和核n供电的示例。被操控或路由以便供应核1的负载需求的电流被示出为虚线，并且被路由以便供应核n的负载需求的电流被示出为点线。
在一些示例中，VID控制器410可以控制传入VID1、VID2和VIDn，使得可以由VR 1、2和n来输出相同的经调节电压或者一个或多个不同的经调节电压。例如，VID1可以使VR1供应足够电力以供应核1的非峰值需求负载的一部分并且还供应核n的峰值需求负载的第一部分。VID2可以使VR2还供应足够的电力以供应核1的非峰值需求负载的第二部分并且供应核n的峰值需求负载的一部分。VIDn可以使VRn仅供应核n的峰值需求负载的一部分。
根据一些示例，如图4中所示，由于核2关闭，因此可以选通包括在PG器件430-2中的所有PG。而且，PG器件430-1可以选通PGn1，因为VRn没有为核1的非峰值需求负载供电。
这里包括的是代表用于执行所披露的架构的新颖方面的示例方法的逻辑流程集。然而，出于简化说明的目的，在此所示的一种或多种方法被示为和描述为一系列动作，本领域技术人员将理解和意识到这些方法不局限于动作的顺序。某些动作可以(根据自己)与在此所示和描述的其他动作以不同的顺序和/或同时发生。例如，本领域技术人员将理解和意识到，可以将方法交替地表示为一系列相互联系的状态或事件，如采用状态图。而且，并不是方法中所展示的所有动作都会是新颖实现方式所需要的。
可以采用软件、固件、和/或硬件实现逻辑流程。在软件和固件实施例中，可以由存储在至少一个非瞬态计算机可读介质或机器可读介质(如光学、磁性或半导体存储装置)上的计算机可执行指令实现逻辑流程。实施例并不局限于本上下文中。
图5展示了逻辑流程500的示例。逻辑流程500可以代表由在此所描述的一种或多种逻辑、特征、或设备(如图1或图4中示出的)执行的操作的部分或全部。更具体地，逻辑流程500可以由具有智能电力传递网络的系统(如图1和图4中示出的系统100或400)的逻辑和/或特征来实现。
根据一些示例，框502处的逻辑流程500可以从第一和第二电压调节器向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一产生的峰值负载需求。对于这些示例，所述第一和第二电压调节器可以包括VR1、VR2或VRn，并且所述多个负载可以包括负载1、负载2或负载n。
在一些示例中，框504处的逻辑流程500可以通过第一和第二电力选通器件将所述组合电力传递至所述多个负载中的每个负载或者将从所述第一或所述第二电压调节器单独供应的电力传递至每个负载。对于这些示例，所述第一和第二电力选通器件可以包括PG器件130-1、130-2或130-n。
根据一些示例，框506处的逻辑流程500可以在用于所述第一和第二电力选通器件的相应第一和第二控制器处将所述组合电力或所述单独供应的电力路由通过所述第一和第二电力选通器件以传递至所述多个负载中的一个或多个负载。对于这些示例，所述相应第一和第二控制器可以包括控制器120-1、120-2或120-n。
在一些示例中，框508处的逻辑流程500可以在VID控制器处控制所述第一和第二电压调节器的相应传入VID，使得将由所述第一和第二电压调节器输出相同的经调节电压或者一个或多个不同的经调节电压。对于这些示例，所述VID控制器可以包括VID控制器110，并且所述相应传入VID可以包括VID1、VID2或VIDn。
根据一些示例，框510处的逻辑流程500可以通过向所述相应传入VID中的每一个添加防护带(guardband)电力量来修改所述相应传入VID以便补偿跨所述第一或第二电力选通器件的电力下降。对于这些示例，防护带可以允许稍微提升VID以便应对产生传入VID的来源(例如，由操作系统实现的电源管理模块)可能尚未考虑到可能电力下降。
在一些示例中，框512处的逻辑流程500可以将所述经修改的传入VID提供至来自所述第一或第二电压调节器当中的相应目的地电压调节器。对于这些示例，VID控制器110可以将传入VID1、VID2或VIDn提供至相应VR1、VR2或VRn。
图6展示了VID控制器600的示例。在一些示例中，如图6中所示，VID控制器600可以能够修改传入VID并且产生非门限VID(VID_UG)。例如，VID_UG可以被提供至包括在智能电力传递网络中的VR，诸如图1和图4中示出的那些。VID控制器600可以将防护带添加至传入VID以便补偿跨一个或多个电力选通器件的可能的压降。
在一些示例中，‘相同VID’和‘不同VID’两者均可以被提供至VR。相同或不同VID可以取决于系统要求、用户需求，或者也可以在线切换。相同或不同VID的所述两种控制原理可以根据常规操作而变化。当任何负载或核在峰值负载需求(例如，睿频加速或动态超频模式)下时，这两种控制原理针对所有VR产生相同的VID_UG(传入VID的最大值)。然而，针对非峰值负载需求，‘不同VID’控制原理/机制可以根据传入VID产生到不同VR的不同VID，而相同的VID控制原理/机制产生相同的VID(传入VID的最大值)。不同的VID原理/机制可以帮助提高某些操作的效率，如以上针对各供电场景所提及的以及以下针对各分担场景更多描述的。
图7展示了系统100的子系统700的示例。在一些示例中，如图7中所示，子系统700描绘了来自图1中示出的系统100的控制器120-n和电力选通器件130-n的更为详细的视图。对于这些示例，电力选通器件130-n的PG1n、PG2n和PG3n被示出为由数字可合成低压差(DSLDO)1n、2n和3n组成。控制器120-n被示出为具有附加控制电路系统。
根据一些示例，DSLDO 1n、2n和3n可以能够由控制器120-n控制，使得多个电力选通区段可以连接至不同的输入电压并且生成到负载或核的单个输出电压。包括在控制器120-n中的附加电路系统可以决定每个区段中需要多少活动PG以维持来自不同电压输入的相同电压输出。这三个区段中的每个PG的不同操作特性可以由包括在控制器120-n中的电流比控制器和输入均衡器乘法器来确定。取决于核电流水平(I_核)，电流比(I_比率)是用户提供的或者是系统产生的。包括在控制器120-n中的输入均衡器可以监测跨这三个PG的这三个电压差(即从VR1到V核1、VR2到V核1以及VR3到V核1的差)。这些差则可以用于产生被称为均衡器比率(在图7中被标记为EQ1...n)的相对比。然后可以将均衡器比率与电流比一起相乘以便确定由电力选通器件130-n提供的电力选通列中的活动PG的数量。
图8展示了示例第一分担场景。如图8中所示，所述示例第一分担场景包括分担场景800。在一些示例中，VR(诸如图100和图400中示出的那些VR)可以联合供电以便分担电流，尤其是在峰值需求负载(诸如域睿频加速或动态超频模式下的核相关联的那些负载)期间。分担场景800示出了用于分担的第一种方法，所述第一种方法具有各自分担负载电流的1/3或33％的VR1、VR2和VRn。对于这些示例，VR可以始终连接至负载，并且由于VR的相同输出阻抗，全部可以分担均等部分的负载。此第一种方法可以被称为同时激活的均等分担。
图9展示了示例第二分担场景。如图9中所示，所述示例第二分担场景包括分担场景900。分担场景900示出了用于分担的第二种方法，所述第二种方法可以被称为依次激活的均等分担，所述依次激活的均等分担具有以更低的负载提供负载电流的电力的100％的VR1。随着负载需求的增大，VR2接通并且分担负载需求的50％。随着负载继续增大，VRn接通并且分担负载需求的33％或1/3。
在一些示例中，针对此第二种方法，如果多个VR在任何时间都是活动或接通的，则所有的VR分担负载需求。然而，取决于负载需求简档，依次而非一次激活所述VR。针对此第二种方法，VR的激活可以是负载相关的。因而，可能需要负载电流检测技术来实现此第二种方法。
图10展示了示例第三分担场景。如图10中所示，所述示例第三分担场景包括分担场景1000。分担场景1000示出了用于分担的第三种方法，所述分担可以被称为依次激活的变量分担。针对此第三种方法，可以类似于分担场景900来依次接通VR，然而，随着负载电流的增大，在从VR2供应附加电力以满足附加电流需求的同时可以将VR1保持在其全负载。分担比率发生变化，并且最终在电流需求等于组合的VR1和VR2供电能力之和时它们均等地分担。类似地，随着负载电流的进一步增大，VRn被激活，并且由VRn供应附加电力以满足此另外的电流需求。此第三种方法可能需要负载感测和分担比率控制器两者。
图11展示了示例计算平台1100。在一些示例中，如图11中所示，计算平台1100可以包括处理部件1140、其他平台部件或通信接口1160。根据一些示例，计算平台1100可以是如上所提及的主机计算平台的一部分。
根据一些示例，处理部件1140可以执行一个或多个控制器1142(例如，VID控制器或电压调节器的其他类型的控制器)和/或存储介质1144的处理操作或逻辑。处理部件1140可以包括各种硬件元件、软件元件、或两者的组合。硬件元件的示例可以包括：设备、逻辑器件、组件、处理器、微处理器、电路、处理器电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。软件元件的示例可以包括：软件组件、程序、应用、计算机程序、应用程序、设备驱动程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件接口、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任意组合。确定是否是使用硬件元件和/或软件元件来实现示例可以根据多个因数而变化，如针对给定的示例所预期的，如预期的计算速率、电力水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其他设计或性能约束。
在一些示例中，其他平台部件1150可以包括通用计算元件，如一个或多个处理器、多核处理器、协处理器、存储单元、芯片组、控制器、外围设备、接口、振荡器、定时设备、视频卡、音频卡，多媒体输入/输出(I/O)部件(例如，数字显示器)、电源等。存储器单元的示例可以包括但不限于各种类型的一个或多个更高速存储器单元形式的计算机可读和机器可读存储介质，如只读存储器(ROM)、随机存取存储器(RAM)、动态RAM(DRAM)、双倍数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、聚合体存储器(如铁电聚合物存储器)、双向存储器、相变或铁电存储器、硅氧氮氧硅(SONOS)存储器、磁性或光学卡、设备阵列(如独立磁盘冗余阵列(RAID))设备、固态存储器设备(例如，USB存储器)、固态驱动(SSD)和适用于存储信息的任何其他类型的存储介质。
在一些示例中，通信接口1160可以包括用于支持通信接口的逻辑和/或特征。对于这些示例，通信接口1160可以包括一个或多个通信接口，所述一个或多个通信接口根据各通信协议或标准运行从而通过直接或网络通信连接通信。通过使用一个或多个工业标准(包括子孙和变体)中所描述的通信协议或标准可以发生直接通信，如与SMBus规范、PCIExpress规范、或包括USB-PD规范的USB规范相关联的标准。通过使用如在电气与电子工程师协会(IEEE)所颁布的一条或多条以太网标准中所描述的那些通信协议或标准可以发生网络通信。例如，一种这样的以太网标准可以包括在2008年12月发表的具有冲突检测的载波侦听多路访问(CSMA/CD)访问方法和物理层规范IEEE802.3-2008(以下简称“IEEE802.3”)。
计算平台1100可以是计算设备的一部分，所述计算设备用作USB设备的USB主机。计算设备可以包括但那不限于：计算机、个人计算机(PC)、台式计算机、膝上型计算机、笔记本计算机、上网本计算机、平板计算机、超极本计算机。在一些实施例中，用作USB主机和USB设备两者的计算设备可以是可转换或二合一计算机。对于这些示例，USB主机可以是包括计算、存储器、存储和输入(例如，键盘)能力的基础计算平台，并且USB设备可以是具有独立计算、存储器和存储能力的可移除触屏平板机。相应地，在计算平台1100的各实施例中可以包括或者省略在此所描述的计算平台1100的功能和/或特定配置，如适当预期的。
可以使用以下各项的任意组合实现计算平台1000的部件和特征：分立电路系统、专用集成电路(ASIC)、逻辑门和/或单片架构。进一步，在适当的情况下，可以使用微型控制器、可编程逻辑阵列和/或微型处理器或签署的任意组合实现计算平台1100的特征。应注意，硬件、固件和/或软件元件在此可以被共同地或单独地称为“逻辑”或“电路”。
应当理解的是，图11的框图中所示的示例计算平台1100可以代表许多潜在实现方式的一个功能描述性示例。相应地，对附图中所描绘的框功能的划分、省略或包括并不意味着在实施例中将必须划分、省略、或包括用于实现这些功能的硬件部件、电路、软件和/或元件。
可以由至少一个机器可读介质上所存储的表属性指令实现至少一个示例的一个或多个方面，所述指令代表处理器内的各种逻辑，当被机器、计算设备或系统读取时所述指令致使所述机器、计算设备或系统制造用于实现在此所描述的技术的逻辑。此类表示可以被存储在有形的机器可读介质上并提供给各顾客或制造设施以加载至实际制作所述逻辑或处理器的制造机器中。
可以使用硬件元件、软件元件、或两者的组合来实现各个示例。在一些示例中，硬件元件可以包括：设备、部件、处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等)、集成电路、ASIC、PLD、DSP、FPGA、存储单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等。在一些示例中，软件元件可以包括：软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任意组合。确定是否使用硬件元件和/或软件元件来实现示例可以根据多个因数而变化，如针对给定的实现方式所预期的，如预期的计算速率、电力水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其他设计或性能约束。
一些示例可以包括一种制品或者至少一种计算机可读介质。计算机可读介质可以包括用于存储逻辑的非瞬态存储介质。在一些示例中，非瞬态存储介质可以包括一种或多种类型的能够存储电子数据的计算机可读存储介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器等。在一些示例中，所述逻辑可以包括各种软件元件，如软件部件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、API、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号、或其任意组合。
根据一些示例，计算机可读介质可以包括用于存储或保持指令的非瞬态存储介质，所述指令当被机器、计算设备或系统执行时使所述机器、计算设备或系统执行根据所描述的示例的方法和/或操作。所述指令可以包括任何适当类型的代码，如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码等。可以根据预先定义的计算机语言、形式或语法实现所述指令，用于指导机器、计算设备或系统执行某种功能。可以使用任何适当的高级、低级、面向对象的、可视的、编译的和/或解释的编程语言实现所述指令。
可以使用表述“在一个示例中”或“示例”及其派生词来描述一些示例。这些术语意味着结合示例所描述的具体特征、结构或者特性包括在至少一个示例中。短语“在一个示例中”在本说明书中各地方的出现不一定全都引用相同的示例。
可以使用表述“耦合”和“连接”及其派生词来描述一些示例。这些术语并不必旨在作为彼此的同义词。例如，使用术语“连接”和/或“耦合”的描述可以表明两个或更多元件彼此直接物理或电气接触。然而，术语“耦合”还可以指两个或更多个元件彼此未直接接触，但仍然彼此进行合作或交互。
以下示例涉及在此所公开的技术的附加示例。
示例1。一种示例装置可以包括：第一电压调节器和第二电压调节器，所述第一电压调节器和所述第二电压调节器能够向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一中产生的峰值负载需求。所述装置还可以包括：第一电力选通器件和第二电力选通器件，所述第一电力选通器件和所述第二电力选通器件能够将所述组合电力传递至所述多个负载中的每个负载，或者能够将从所述第一电压调节器或所述第二电压调节器单独供应的电力传递至每个负载。所述装置还可以包括：用于所述第一电力选通器件和所述第二电力选通器件的相应第一控制器和第二控制器，所述第一控制器和所述第二控制器用于将所述组合电力或所述单独供应的电力路由通过所述第一电力选通器件和所述第二电力选通器件，从而传递至所述多个负载中的一个或多个负载。
示例2。如权利要求1所述的装置还可以包括：VID控制器，所述VID控制器用于控制所述第一电压调节器和所述第二电压调节器的相应传入VID，使得将由所述第一电压调节器和所述第二电压调节器输出相同的经调节电压或者一个或多个不同的经调节电压。
示例3。如权利要求2所述的装置，所述VID控制器可以：通过向所述相应传入VID中的每一个添加防护带电力量来修改所述相应传入VID，以便补偿跨所述第一电力选通器件或所述第二电力选通器件的电力下降。所述装置还可以将所述经修改的传入VID提供至来自所述第一电压调节器或所述第二电压调节器当中的相应目的地电压调节器。
示例4。如权利要求2所述的装置，所述VID控制器可以控制所述相应传入VID，使得在来自所述多个负载之一的峰值负载需求期间将由所述第一和第二电压调节器输出所述相同的经调节电压。
示例5。如权利要求4所述的装置，所述VID控制器可以控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
示例6。如权利要求4所述的装置，所述VID控制器可以控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述一个或多个不同的经调节电压。
示例7。如权利要求6所述的装置，所述VID控制器可以控制所述相应传入VID，使得所述第一电压调节器具有来自所述传入VID当中的第一VID。对于这些示例，所述第一VID可以使所述第一电压调节器被接通以便供应电力来满足来自所述多个负载的所述非峰值负载需求，而所述第二电压调节器仅在所述非峰值负载需求上升至具有所述第一VID的所述第一电压调节器不能够供应足够电力的水平时才接通。
示例8。如权利要求7所述的装置，所述VID控制器可以控制来自所述传入VID当中的所述第一VID和第二VID，使得所述第一电压调节器和所述第二电压调节器在所述第二电压调节器被接通之后均等地分担所述非峰值负载需求。
示例9。如权利要求2所述的装置，所述多个负载可以包括多核处理器的核。对于这些示例，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件、用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器以及所述VID控制器可以位于与所述多核处理器相同的管芯上。所述峰值负载需求可以是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
示例10。如权利要求1所述的装置，所述多个负载可以包括多核处理器的核。
示例11。如权利要求10所述的装置，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件以及用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器可以位于与所述多核处理器相同的管芯上。
示例12。如权利要求11所述的装置，所述峰值负载需求可以是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
示例13。一种示例方法可以包括：从第一电压调节器和第二电压调节器向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一中产生的峰值负载需求。所述方法还可以包括：通过第一电力选通器件和第二电力选通器件将所述组合电力传递至所述多个负载中的每个负载，或者将从所述第一电压调节器或所述第二电压调节器单独供应的电力传递至每个负载。所述方法还可以包括：在用于所述第一电力选通器件和所述第二电力选通器件的相应第一控制器和第二控制器处，将所述组合电力或所述单独供应的电力路由通过所述第一电力选通器件和所述第二电力选通器件以传递至所述多个负载中的一个或多个负载。
示例14。如权利要求13所述的方法还可以包括：在VID控制器处，控制所述第一电压调节器和所述第二电压调节器的相应传入VID，使得将由所述第一电压调节器和所述第二电压调节器输出相同的经调节电压或者一个或多个不同的经调节电压。
示例15。如权利要求14所述的方法还可以包括：通过向所述相应传入VID中的每一个添加防护带电力量来修改所述相应传入VID，以便补偿跨所述第一电力选通器件或第二电力选通器件的电力下降。所述方法还可以包括：将所述经修改的传入VID提供至来自所述第一电压调节器或第二电压调节器当中的相应目的地电压调节器。
示例16。如权利要求12所述的方法可以包括：控制所述相应传入VID，使得在来自所述多个负载之一的峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
示例17。如权利要求16所述的方法可以包括：控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
示例18。如权利要求16所述的方法可以包括：控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间将由所述第一电压调节器和所述第二电压调节器输出所述一个或多个不同的经调节电压。
示例19。如权利要求18所述的方法可以包括：控制所述相应传入VID，使得所述第一电压调节器具有来自所述传入VID当中的第一VID。对于这些示例，所述第一VID可以使所述第一电压调节器被接通以便供应电力来满足来自所述多个负载的所述非峰值负载需求，而所述第二电压调节器仅在所述非峰值负载需求上升至具有所述第一VID的所述第一电压调节器不能够供应足够电力的水平时才接通。
示例20。如权利要求19所述的方法可以包括：控制来自所述传入VID当中的所述第一VID以及第二VID，使得所述第一电压调节器和所述第二电压调节器在所述第二电压调节器被接通之后均等地分担所述非峰值负载需求。
示例21。如权利要求14所述的方法，所述多个负载可以包括多核处理器的核。对于这些示例，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件、用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器以及所述VID控制器可以位于与所述多核处理器相同的管芯上。所述峰值负载需求可以是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
示例22。如如权利要求13所述的方法，所述多个负载可以包括多核处理器的核。
示例23。如权利要求22所述的方法，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件以及用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器可以位于与所述多核处理器相同的管芯上。
示例24。如权利要求23所述的方法，所述峰值负载需求可以是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生。
示例25。一种示例至少一种机器可读介质可以包括多条指令，所述多条指令响应于在计算设备上被执行可以使所述计算设备执行根据权利要求13至24中任一项所述的方法。
示例26。一种示例设备可以包括用于执行权利要求13至24中任一项所述的方法的装置。
强调的是，提供本公开的摘要是为了符合37C.F.R.§1.72(b)节，要求将允许读者快速确定技术公开的性质的摘要。基于其将不被用于解释或者限制权利要求书的范围或者含义的理解提交所述摘要。此外，在前述具体实施方式中，可以看到，出于简化本公开的目的而将各种特征一起组合在单个示例中。本公开的方法并不被解释为反映以下意图：所要求保护的示例需要比每项权利要求中明确表述的特征更多的特征。而是被解释为：以下的权利要求书反映了本发明的主题在于比单个公开的示例的全部特征少。因此，以下权利要求由此并入具体实施方式中，其中，每项权利要求独立自主地作为单独的示例。在所附权利要求书中，术语“包括(including)”和“其中(in which)”分别用作对应术语“包括(comprising)”和“其中(wherein)”的易懂的英文等价词。而且，术语“第一”、“第二”、“第三”等仅用作标签，且不旨在对其对象强加数字要求。
虽然已经以特定于结构特征和/或方法动作的语言描述了主题，但将理解的是，所附权利要求书中所限定的主题不一定限于以上所述的特定特征或动作。相反，以上所述的特定特征和动作作为实现权利要求书的示例形式而被公开。

Claims (26)

1.一种用于提供电力的装置，包括：
第一电压调节器和第二电压调节器，所述第一电压调节器和所述第二电压调节器能够向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一中产生的峰值负载需求；
第一电力选通器件和第二电力选通器件，所述第一电力选通器件和所述第二电力选通器件能够将所述组合电力传递至所述多个负载中的每个负载，或者能够将从所述第一电压调节器或所述第二电压调节器单独供应的电力传递至每个负载，其中所述第一和第二电力选通器件中的每一个包括第一和第二电力选通区段，每个电力选通区段包含多个电力选通电路；以及
用于所述第一电力选通器件和所述第二电力选通器件的相应第一控制器和第二控制器，所述第一控制器和所述第二控制器用于将所述组合电力或所述单独供应的电力路由通过所述第一电力选通器件和所述第二电力选通器件，从而传递至所述多个负载中的一个或多个负载，其中所述第一电力选通器件中的第一和第二电力选通区段中的活动的电力选通电路由包括在所述第一控制器中的电流比控制器和输入均衡器乘法器来确定，并且所述第二电力选通器件中的第一和第二电力选通区段中的活动的电力选通电路由包括在所述第二控制器中的电流比控制器和输入均衡器乘法器来确定。
2.如权利要求1所述的装置，包括：
电压识别VID控制器，所述VID用于控制所述第一电压调节器和所述第二电压调节器的相应传入VID，使得将由所述第一电压调节器和所述第二电压调节器输出相同的经调节电压或一个或多个不同的经调节电压。
3.如权利要求2所述的装置，包括：
所述VID控制器用于通过向所述相应传入VID中的每一个添加防护带电力量来修改所述相应传入VID，以便补偿跨所述第一电力选通器件或所述第二电力选通器件的电力下降；以及
将经修改的传入VID提供至来自所述第一电压调节器或所述第二电压调节器当中的相应目的地电压调节器。
4.如权利要求2所述的装置，包括：所述VID控制器用于控制所述相应传入VID，使得在来自所述多个负载之一的峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
5.如权利要求4所述的装置，包括：所述VID控制器用于控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
6.如权利要求4所述的装置，包括：所述VID控制器用于控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述一个或多个不同的经调节电压。
7.如权利要求6所述的装置，包括：所述VID控制器用于控制所述相应传入VID，使得所述第一电压调节器具有来自所述传入VID当中的第一VID，所述第一VID用于使所述第一电压调节器被接通以便供应电力来满足来自所述多个负载的所述非峰值负载需求，而所述第二电压调节器仅在所述非峰值负载需求上升至具有所述第一VID的所述第一电压调节器不能够供应足够电力的水平时才接通。
8.如权利要求7所述的装置，包括：所述VID控制器用于控制来自所述传入VID当中的所述第一VID和第二VID，使得所述第一电压调节器和所述第二电压调节器在所述第二电压调节器被接通之后均等地分担所述非峰值负载需求。
9.如权利要求2所述的装置，所述多个负载包括多核处理器的核；所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件、用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和所述第二控制器以及所述VID控制器位于与所述多核处理器相同的管芯上，所述峰值负载需求是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
10.如权利要求1所述的装置，所述多个负载包括多核处理器的核。
11.如权利要求10所述的装置，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件以及用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和所述第二控制器位于与所述多核处理器相同的管芯上。
12.如权利要求11所述的装置，所述峰值负载需求是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
13.一种用于提供电力的方法，包括：
从第一电压调节器和第二电压调节器向多个负载供应组合电力，使得所述组合电力足以供应从所述多个负载之一中产生的峰值负载需求；
通过第一电力选通器件和第二电力选通器件将所述组合电力传递至所述多个负载中的每个负载，或者将从所述第一电压调节器或所述第二电压调节器单独供应的电力传递至每个负载，其中所述第一和第二电力选通器件中的每一个包括第一和第二电力选通区段，每个电力选通区段包含多个电力选通电路；以及
在用于所述第一电力选通器件和所述第二电力选通器件的相应第一控制器和第二控制器处，将所述组合电力或所述单独供应的电力路由通过所述第一电力选通器件和所述第二电力选通器件以传递至所述多个负载中的一个或多个负载，其中所述第一电力选通器件中的第一和第二电力选通区段中的活动的电力选通电路由包括在所述第一控制器中的电流比控制器和输入均衡器乘法器来确定，并且所述第二电力选通器件中的第一和第二电力选通区段中的活动的电力选通电路由包括在所述第二控制器中的电流比控制器和输入均衡器乘法器来确定。
14.如权利要求13所述的方法，包括：
在电压识别VID控制器处，控制所述第一电压调节器和所述第二电压调节器的相应传入VID，使得将由所述第一电压调节器和所述第二电压调节器输出相同的经调节电压或者一个或多个不同的经调节电压。
15.如权利要求14所述的方法，包括：
通过向所述相应传入VID中的每一个添加防护带电力量来修改所述相应传入VID，以便补偿跨所述第一电力选通器件或所述第二电力选通器件的电力下降；以及
将经修改的传入VID提供至来自所述第一电压调节器或所述第二电压调节器当中的相应目的地电压调节器。
16.如权利要求14所述的方法，控制所述相应传入VID，使得在来自所述多个负载之一的峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
17.如权利要求16所述的方法，控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述相同的经调节电压。
18.如权利要求16所述的方法，控制所述相应传入VID，使得在来自所述多个负载的非峰值负载需求期间，将由所述第一电压调节器和所述第二电压调节器输出所述一个或多个不同的经调节电压。
19.如权利要求18所述的方法，控制所述相应传入VID，使得所述第一电压调节器具有来自所述传入VID当中的第一VID，所述第一VID用于使所述第一电压调节器被接通以便供应电力来满足来自所述多个负载的所述非峰值负载需求，而所述第二电压调节器仅在所述非峰值负载需求上升至具有所述第一VID的所述第一电压调节器不能够供应足够电力的水平时才接通。
20.如权利要求19所述的方法，控制来自所述传入VID当中的所述第一VID以及第二VID，使得所述第一电压调节器和所述第二电压调节器在所述第二电压调节器被接通之后均等地分担所述非峰值负载需求。
21.如权利要求14所述的方法，所述多个负载包括多核处理器的核；所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件、用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器以及所述VID控制器位于与所述多核处理器相同的管芯上，所述峰值负载需求是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
22.如权利要求13所述的方法，所述多个负载包括多核处理器的核。
23.如权利要求22所述的方法，所述第一电压调节器和所述第二电压调节器、所述第一电力选通器件和所述第二电力选通器件以及用于所述第一电力选通器件和所述第二电力选通器件的所述相应第一控制器和第二控制器位于与所述多核处理器相同的管芯上。
24.如权利要求23所述的方法，所述峰值负载需求是响应于所述多核处理器的第一核在睿频加速或动态超频模式下操作而从所述第一核中产生的。
25.一种机器可读介质，包括多条指令，所述多条指令响应于在计算设备上被执行而使所述计算设备执行根据权利要求13至24中任一项所述的方法。
26.一种用于提供电力的设备，包括用于执行如权利要求13至24中的任一项所述的方法的装置。
CN201580064151.6A 2014-12-23 2015-11-23 智能电力传递网络 Active CN107005050B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/581,903 2014-12-23
US14/581,903 US9882383B2 (en) 2014-12-23 2014-12-23 Smart power delivery network
PCT/US2015/062121 WO2016105772A1 (en) 2014-12-23 2015-11-23 Smart power delivery network

Publications (2)

Publication Number Publication Date
CN107005050A CN107005050A (zh) 2017-08-01
CN107005050B true CN107005050B (zh) 2021-03-30

Family

ID=56130557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064151.6A Active CN107005050B (zh) 2014-12-23 2015-11-23 智能电力传递网络

Country Status (6)

Country Link
US (1) US9882383B2 (zh)
EP (1) EP3238331A4 (zh)
JP (1) JP6644787B2 (zh)
CN (1) CN107005050B (zh)
BR (1) BR112017010663A2 (zh)
WO (1) WO2016105772A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3004307A1 (fr) * 2013-04-09 2014-10-10 France Telecom Fourniture decentralisee d'energie electrique
TWI611310B (zh) * 2016-12-01 2018-01-11 財團法人工業技術研究院 電源容錯分析方法及系統
JP6919538B2 (ja) * 2017-12-05 2021-08-18 富士通株式会社 電力制御システム及び電力制御プログラム
US10908665B2 (en) * 2018-12-19 2021-02-02 Intel Corporation Maintaining proper voltage sequence during sudden power loss
US11429172B2 (en) * 2020-01-06 2022-08-30 Intel Corporation Digital linear regulator clamping method and apparatus
US11226646B2 (en) 2020-06-03 2022-01-18 Micron Technology, Inc. DC voltage regulators with demand-driven power management
FR3118217B1 (fr) * 2020-12-18 2023-02-24 St Microelectronics Rousset Système électronique à consommation statique réduite
US20240069622A1 (en) * 2022-08-31 2024-02-29 Acleap Power Inc. Systems and Methods for Modular Multi-Phase Power Delivery System

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416368A (zh) * 2006-03-31 2009-04-22 英特尔公司 梯度非线性自适应功率体系结构和方案
CN101467117A (zh) * 2006-04-28 2009-06-24 诺基亚公司 通过多个功率总线在电路功能中节省功率
WO2014105194A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Independent control of processor core retention states

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085943B2 (en) * 2003-09-26 2006-08-01 Freescale Semiconductor, Inc. Method and circuitry for controlling supply voltage in a data processing system
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
JP4959280B2 (ja) 2006-10-04 2012-06-20 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサシステムのプロセッサに電源を供給する方法および装置
TWI342498B (en) * 2007-01-12 2011-05-21 Asustek Comp Inc Multi-processor system and performance enhancement method thereof
US8341434B2 (en) * 2008-02-26 2012-12-25 International Business Machines Corporation Optimizing voltage on a power plane using a networked voltage regulation module array
EP2457139A1 (en) * 2009-07-24 2012-05-30 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
US8441149B2 (en) * 2010-06-25 2013-05-14 Intel Corporation Distributed power delivery scheme for on-die voltage scaling
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
KR101661111B1 (ko) * 2010-11-23 2016-09-30 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
WO2013147850A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Controlling power gate circuitry based on dynamic capacitance of a circuit
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9110644B2 (en) 2012-09-14 2015-08-18 Intel Corporation Providing additional current capacity to a processor for a turbo mode
JP2014067191A (ja) * 2012-09-25 2014-04-17 Fujitsu Ltd 演算処理回路及び電源制御方法
JP2014120070A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 電子機器、電子機器の制御方法、電子機器の制御プログラム
US9223383B2 (en) * 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
WO2015188195A2 (en) * 2014-06-06 2015-12-10 Apple Inc. Power delivery in a multiple-output system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416368A (zh) * 2006-03-31 2009-04-22 英特尔公司 梯度非线性自适应功率体系结构和方案
CN101467117A (zh) * 2006-04-28 2009-06-24 诺基亚公司 通过多个功率总线在电路功能中节省功率
WO2014105194A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Independent control of processor core retention states

Also Published As

Publication number Publication date
WO2016105772A1 (en) 2016-06-30
BR112017010663A2 (pt) 2017-12-26
US9882383B2 (en) 2018-01-30
JP2018503175A (ja) 2018-02-01
EP3238331A1 (en) 2017-11-01
EP3238331A4 (en) 2018-07-25
US20160181803A1 (en) 2016-06-23
JP6644787B2 (ja) 2020-02-12
CN107005050A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107005050B (zh) 智能电力传递网络
US10725518B2 (en) Techniques to route power to a USB host in dead battery condition
JP6423090B2 (ja) 低コスト、低電力、高性能な多重プロセッサシステムのための高速ｓｍｐ／ａｓｍｐモード切り替えハードウェア装置
US11079831B2 (en) Control scheme to temporarily raise supply voltage in response to sudden change in current demand
US11514955B2 (en) Power management integrated circuit with dual power feed
US10429912B2 (en) Computing system and processor with fast power surge detection and instruction throttle down to provide for low cost power supply unit
US20170115916A1 (en) Techniques for entry to a lower power state for a memory device
KR20150063543A (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US20190094946A1 (en) Techniques to dynamically enable and disable accelerator devices in compute environments
EP2808757A2 (en) Method and System for Run-Time Reallocation of Leakage Current and Dynamic Power Supply Current
US20210055921A1 (en) Digitally coordinated dynamically adaptable clock and voltage supply apparatus and method
CN102880269B (zh) 内存供电系统
EP3198364B1 (en) Novel low cost, low power high performance smp/asmp multiple-processor system
US10481661B2 (en) Power supply interface light load signal
CN117597649A (zh) 热优化功率输送
US20240219995A1 (en) Charge isolation architecture in voltage regulator for improved battery life, responsiveness and reduced acoustic noise
KR20240034854A (ko) 페이즈들의 수가 감소된 전력 공급 모드를 갖는 시스템-온-칩
US20120144212A1 (en) Memory power supply control circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant