CN106990406B - 一种基于嵌入式处理器的三维声学成像实时信号处理装置 - Google Patents

Abstract

本发明公开了一种基于嵌入式处理器的三维声学成像实时信号处理装置，运用模块化设计，系统包括嵌入式GPU信号处理子系统、信号交互子系统、信号采集子系统。系统以Tegra K1嵌入式GPU处理器为核心，Tegra K1嵌入式GPU处理器拥有OpenGL4.4、OpenGL ES 3.1和CUDA等特性，具有高性能的图像并行处理能力，丰富的高速数据互连接口，十分适用于三维声学成像实时信号处理装置高速率数据传输与图像算法高效计算。同时，通过信号交互子系统，可实现信号处理子系统与多个信号采集子系统高速数据交互，整个系统具有强大的数据交互能力和信号实时并行处理能力。

Description

一种基于嵌入式处理器的三维声学成像实时信号处理装置

技术领域

本发明属于三维声学成像图像处理领域，具体涉及一种基于嵌入式处理器的三维声学成像实时信号处理装置。

背景技术

相控阵三维声学成像作为近些年水下应用领域的重要革新之一，具有分辨率高、实时性强、可观测目标三维信息以及动目标识别等优势，在水下生物学、物理学、考古学、地理学及军事等水下应用领域中扮演着越来越重要的角色，已经成为了当前研究的热点。各国政府、机构和学者对相控阵三维声学声学成像系统的开展了相关研究。2004年，意大利政府资助维罗纳大学、佛罗伦萨大学、热那亚大学、米兰大学等六所大学开展了低成本三维成像与建模自动化系统的研究。意大利热那亚大学的A.Trucco教授领导的A3US实验室对相控阵三维声学成像系统的稀疏阵列设计、实时波束形成和图像处理算法展开了深入了研究。但是，目前国际上只有英国CodaOctopus公司成功研制出相控阵三维声学成像产品，相控阵三维声学成像实时信号处理相关技术一直被欧盟等发达国家所垄断。在国内，中国船舶重工集团第715研究所与浙江大学数字技术及仪器研究所合作研制开发的国内首台相控阵三维声纳成像系统，填补了国内空白，该系统采用48×48路二维平面接收换能器阵列，探测距离200米，角度分辨率0.4°，距离分辨率2厘米。哈尔滨工业大学桑方恩教授团队基于16×8二维平面阵列，实现了用于水下机器人视觉的三维声纳成像系统。

虽然相控阵三维声学成像系统相关的研究至今已取得了一定的进展，但是为满足工程应用需求，仍需解决以下难题：1)实时三维声学成像算法所需要的数字信号处理计算量非常庞大，难以实现实时计算；2)低功耗和小型化条件下的超高速嵌入式并行实时计算系统开发，并对三维图像进行有效的重建、识别与分析；3)系统采用的声学接收阵列包含多达几千个换能器，原始采样数据量庞大。

Nvidia公司最新推出的Tegra K1嵌入式GPU处理器是具有192个核心的开普勒架构GPU，专为执行复杂的几何和数值计算而设计，拥有强大的3D图像加速功能和强于CPU数十倍乃至上百倍的浮点计算性能。在3D图像处理方面，Tegra K1嵌入式GPU支持业界广泛采用的3D图形程序接口OpenGL4.4和OpenGL ES 3.1，通过硬件加速，高效率地实现3D图像处理和显示；在数值计算方面，Tegra K1嵌入式GPU具有192个CUDA(Compute Unified DeviceArchitecture)核心，具有325GFLOPS超强浮点计算性能，非常适合于密集型数据和大规模并行数据计算。同时，Tegra K1嵌入式GPU采用优化的开普勒架构，通过电源管理单元(Power Management Unit，PMU)监控各个电源，提高电源效率，有效降低功耗。

阵列稀疏采样是指仅对感兴趣的阵元位置的通道进行采样，可以解决全布阵换能器阵列带来采样数据高带宽，高计算量、高功耗的问题。阵列稀疏采样后，需乘以相应权重系数以抑制旁瓣峰值。

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)具有I/O管脚丰富，时序控制精确，管脚定义灵活的特点。在同步信号的触发下，可实现多片FPGA对大规模阵列进行同步采样；FPGA管脚根据需求将管脚定义为多组LVDS接口，实现一片主FPGA通过多组LVDS接口与多片子FPGA互连，完成多片子FPGA至主FPGA高速数据同步传输。

发明内容

鉴于上述，本发明提供了一种基于嵌入式处理器的三维声学成像实时信号处理装置，该装置有效地解决采样数据带宽高、三维声学成像算法难以实现实时计算以及低功耗和小型化条件下系统开发的难题。

一种基于嵌入式处理器的三维声学成像实时信号处理装置，包括：多个信号采集子系统、信号交互子系统、嵌入式GPU信号处理子系统，所述的信号采集系统根据嵌入式GPU信号处理子系统发来的命令采集和接收声学阵列中任意通道的信号数据，并对信号数据进行预处理，然后将预处理数据通过所述的信号交互子系统发送至嵌入式GPU信号处理子系统；所述的嵌入式GPU信号处理子系统对接收的预处理数据进行处理，得到图像数据。

所述的信号采集子系统包括：

命令接口，用于接收嵌入式GPU信号处理子系统发送的命令，并将该命令输送至FPGA芯片；

FPGA芯片，用于根据接收的命令控制可编程开关对换能器阵列中任意通道开启或关闭，接收对换能器阵列中部分通道的信号数据经过处理后的预处理数据；并根据预处理数据控制程控放大芯片实现实时增益控制，且将预处理数据发送至LVDS接口；

可编程开关，用于控制换能器阵列中任意通道开启或关闭，实现三维声学成像换能器阵列稀疏化；

放大滤波芯片，用于对接收和采集的模拟信号数据进行放大和滤波处理；

程控放大芯片，用于根据FPGA芯片发来的控制信号进行实时增益，并对接收的模拟信号数据进行放大；

AD芯片，用于将处理后的模拟信号数据转化为数字信号数据，得到预处理数据，并将预处理数据发送至FPGA芯片；

LVDS，用于将接收的FPGA芯片中的预处理数据转送至信号交互子系统。

以上的信号采集子系统完成多路通道声学信号同步采样，放大，滤波，实时增益控制TVG(Time Varied Gain，TVG)，预处理和数据传输。

所述的信号交互子系统包含：

命令接口，用于接收信号采集子系统和嵌入式GPU信号处理子系统发来的命令，并将该些命令传送至FPGA芯片；

多组LVDS，用于FPGA芯片同步接收多个信号采集子系统发送的预处理数据；

FPGA芯片，FPGA芯片根据信号采集子系统发来的命令控制多组LVDS接口接收预处理数据，并对预处理数据进行同步缓存、整理与打包，然后根据嵌入式GPU信号处理子系统发来的命令将预处理数据转送至PCIe总线；

PCIe总线，用于FPGA芯片将接收的预处理数据发送至嵌入式GPU信号处理子系统。

以上的信号交互子系统实现多组信号采集子系统与信号处理子系统进行高带宽数据交换和命令控制，完成信号处理子系统同步接收多组信号采集子系统的预处理数据。

所述的嵌入式GPU信号处理子系统包括：

命令接口，用于嵌入式GPU发送命令至信号交互子系统和信号采集子系统；

PCIe总线，用于接收信号交互子系统发送来的预处理数据，并将该数据转送至Tegra K1嵌入式GPU处理器；该PCIe总线实现最高20Gbps数据传输速率，满足三维声纳预处理数据传输带宽；

Tegra K1嵌入式GPU处理器，用于控制PCIe总线接收数据，对接收的预处理数据进行计算，得到图像数据，并控制千兆以太网芯片、光纤收发芯片对图像数据的远距离传输，DSI显示接口对图像数据的显示；

发射接口，用于控制声波按一定时序进行发射；

千兆以太网芯片、千兆以太网接口，用于实现对图像数据的远距离传输；

光纤收发芯片、千兆光口，用于通过光纤实现对图像数据的远距离传输；

DSI显示接口，用于将图像数据传输至显示屏，实施显示三维数据；

调试接口，用于接收外部发来对嵌入式GPU信号处理子系统进行调试的命令。

以上的嵌入式GPU信号处理子系统完成了预处理数据接收，三维声纳图像算法的实时计算，图像数据传输和命令控制。

所述的Tegra K1嵌入式GPU处理器拥有OpenGL4.4，OpenGL ES 3.1和CUDA等特性，具有高性能的图像并行处理能力，实现三维声纳图像算法的实时处理；丰富的高速数据互连接口，实现大规模声学信号巨大数据吞吐量；优化的开普勒架构GPU，实现了低功耗，最终，使得Tegra K1嵌入式GPU处理器在低功耗下，实现三维声学成像高速率数据传输与图像算法高效计算。

本发明以Tegra K1嵌入式GPU处理器为核心设计嵌入式平台，发挥Tegra K1嵌入式GPU 3D图像处理性能强，并行计算能力高，高速互连接口丰富，功耗低的特性，结合FPGA管脚丰富、时序控制精确的优点，构建了嵌入式GPU信号处理子系统，同时，通过信号交互子系统，可实现嵌入式GPU信号处理子系统与多个信号采集子系统高速数据交互，完成信号处理子系统同步接收多组信号采集子系统的预处理数据，整个装置具有强大的数据交互能力和信号实时并行处理能力。

附图说明

图1为本发明实施例三维声学成像实时信号处理装置结构示意图；

图2为本发明实施例嵌入式GPU信号处理子系统结构示意图；

图3为本发明实施例信号交互子系统结构示意图；

图4为本发明实施例信号采集子系统结构示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图1～4及具体实施方式对本发明的技术方案进行详细说明。

图1所述的是本实施例基于嵌入式处理器的三维声学成像实时信号处理装置的结构示意图，该装置具体包括：嵌入式GPU信号处理子系统100、信号交互子系统200、信号采集子系统300。其中，嵌入式GPU信号处理子系统100包括：千兆以太网接口101和千兆光口102，根据实际工作环境需要，可以任一接口进行图像数据的远距离传输；调试接口103，用于接收外部发来的对嵌入式GPU信号处理子系统100进行调试命令；嵌入式GPU信号处理子系统100与信号交互子系统200通过PCIe总线互连，信号交互子系统200通过多个LVDS 201与多个信号采集子系统300互连，实现多个信号采集子系统300的预处理数据通过信号交互子系统200同步传输至嵌入式GPU信号处理子系统100。嵌入式GPU信号处理子系统100通过命令接口104与信号交互子系统200和信号采集子系统300进行命令交互，实现多个信号采集子系统300同步采样，实时增益控制，阵列稀疏化采样控制以及代码更新。

本发明装置可根据系统算法计算的需求和计算模型的需要配置不同数量的信号采集子系统300；同时，嵌入式GPU信号处理子系统100通过命令接口可以控制信号采集子系统300中任意采样通道的开启或关闭，具有系统搭建灵活，采样通道动态可配置等特点。

如图2所示的是本实施例嵌入式GPU信号处理子系统100的结构示意图，该子系统包括：Tegra K1嵌入式GPU处理器108、发射接口107、PCIe总线接口106、DSI显示接口105、命令接口104、调试接口103、千兆光口102以及千兆以太网接口101。其中，千兆以太网接口101与Tegra K1嵌入式GPU处理器108之间连接有千兆以太网109，千兆光口102与Tegra K1嵌入式GPU处理器108之间连接有光纤收发芯片110。发射接口107控制声波按一定时序进行发射；命令接口104中的START信号控制信号采集子系统300同步采样。Tegra K1嵌入式GPU处理器108通过PCIe总线106接收预处理数据，实现三维声纳图像算法的实时计算，通过DSI显示接口105进行图像数据实时显示，或将图像数据通过光纤收发芯片110与千兆光口102进行远距离传输，图像数据传输至上位机显示。

如图3所示的是信号交互子系统200的结构示意图，该子系统包括：FPGA芯片204、PCle总线203、命令接口202以及多组LVDS接口201。其中，多组LVDS接口201同步接收多组信号采集子系统300的预处理数据，FPGA芯片204对每帧多组预处理数据进行同步缓存、整理与打包，通过PCIe总线203传输至嵌入式GPU信号处理子系统100，实现多组信号采集子系统300与嵌入式GPU信号处理子系统100之间高速数据交互与数据同步传输。

如图4所示的是本实施例信号采集子系统300的结构示意图，该系统包括：FPGA芯片307、高集成度AD芯片306、程控放大器305、滤波器304、放大器303、可编程开关302、前置连接器301、LVDS接口308以及命令接口309。其中，FPGA芯片307通过命令接口309与嵌入式GPU信号处理子系统100进行命令交互，控制可编程开关302开启或关闭前置连接器301中任意通道，实现阵列稀疏化采样；同时，FPGA芯片307控制程控放大器305实现信号实时增益控制；滤波器304与放大器303完成信号的放大与滤波，高集成度AD芯片306完成多通道信号的模数转换。LVDS接口308将处理后的数据发送至信号交互子系统200。

本实施例基于嵌入式处理器的三维声学成像实时信号处理装置的工作流程如下：

(1)稀疏化参数和TVG参数配置：嵌入式GPU信号处理子系统100通过命令接口104向信号采集子系统300中的FPGA芯片307配置阵列稀疏化采样参数和TVG参数；然后，FPGA芯片307控制可编程开关302实现阵列稀疏化采样，FPGA芯片307控制程控放大器306实现TVG控制。

(2)发射信号：嵌入式GPU信号处理子系统100控制发射接口107按一定时序发射声波，等待回波到达系统后，通过命令接口104中START信号向多个信号采集子系统300下发同步采样命令，实现同步采样控制。

(3)数据采集和预处理：信号采集子系统300接收到START信号后，控制可编程开关302，放大器303、滤波器304、程控放大器305以及AD芯片306开始工作，对采集到的声学回波信号进行放大、滤波以及AD转换，可编程开关302和程控放大器305分别实现阵列稀疏采样和TVG功能，FPGA芯片307对采样数据进行预处理，如权重系数乘法、傅里叶变换等，然后通过LVDS接口308将预处理数据传输至信号交互子系统200。

(4)数据接收与转发：信号交互子系统200同步接收多组信号采集子系统300的预处理数据，FPGA芯片204对每帧多组预处理数据进行同步缓存、整理与打包，通过PCIe总线203传输至嵌入式GPU信号处理子系统100，实现多组信号采集子系统300与嵌入式GPU信号处理子系统100之间高速数据交互与数据同步传输。

(5)数据的接收、处理、显示以及传输，控制下一次发射：嵌入式GPU信号处理子系统100通过PCIe总线106接收信号交互子系统200传输的预处理数据，Tegra K1嵌入式GPU处理器108实现三维声纳图像算法的实时计算，通过DSI显示接口105进行图像数据实时显示，或将图像数据通过光纤收发芯片110与千兆光口102进行远距离传输，图像数据传输至上位机显示。

以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于嵌入式处理器的三维声学成像实时信号处理装置，其特征在于，包括：多个信号采集子系统、信号交互子系统、嵌入式GPU信号处理子系统，所述的信号采集子系统根据嵌入式GPU信号处理子系统发来的命令采集和接收换能器阵列中任意通道的信号数据，并对信号数据进行预处理，然后将预处理数据通过所述的信号交互子系统发送至嵌入式GPU信号处理子系统；所述的嵌入式GPU信号处理子系统对接收的预处理数据进行处理，得到图像数据；

所述的信号采集子系统包括：

命令接口，用于接收嵌入式GPU信号处理子系统发送的命令，并将该命令输送至FPGA芯片；

FPGA芯片，用于根据接收的命令控制可编程开关对换能器阵列中任意通道开启或关闭，接收对换能器阵列中部分通道的信号数据经过处理后的预处理数据；并根据预处理数据控制程控放大芯片实现实时增益控制，且将预处理数据发送至LVDS接口；

可编程开关，用于控制换能器阵列中任意通道开启或关闭，实现三维声学成像换能器阵列稀疏化；

放大滤波芯片，用于对接收和采集的模拟信号数据进行放大和滤波处理；

程控放大芯片，用于根据FPGA芯片发来的控制信号进行实时增益，并对接收的模拟信号数据进行放大；

AD芯片，用于将处理后的模拟信号数据转化为数字信号数据，得到预处理数据，并将预处理数据发送至FPGA芯片；

LVDS，用于将接收的FPGA芯片中的预处理数据转送至信号交互子系统。

2.如权利要求1所述的基于嵌入式处理器的三维声学成像实时信号处理装置，其特征在于，所述的信号交互子系统包含：

命令接口，用于接收信号采集子系统和嵌入式GPU信号处理子系统发来的命令，并将该些命令传送至FPGA芯片；

多组LVDS，用于FPGA芯片同步接收多个信号采集子系统发送的预处理数据；

FPGA芯片，FPGA芯片根据信号采集子系统发来的命令控制多组LVDS接口接收预处理数据，并对预处理数据进行同步缓存、整理与打包，然后根据嵌入式GPU信号处理子系统发来的命令将预处理数据转送至PCIe总线；

PCIe总线，用于FPGA芯片将接收的预处理数据发送至嵌入式GPU信号处理子系统。

3.如权利要求1所述的基于嵌入式处理器的三维声学成像实时信号处理装置，其特征在于，所述的嵌入式GPU信号处理子系统包括：

命令接口，用于嵌入式GPU发送命令至信号交互子系统和信号采集子系统；

PCIe总线，用于接收信号交互子系统发送来的预处理数据，并将该数据转送至TegraK1 嵌入式GPU处理器；该PCIe总线实现最高20Gbps数据传输速率，满足三维声纳预处理数据传输带宽；

Tegra K1嵌入式GPU处理器，用于控制PCIe总线接收数据，对接收的预处理数据进行计算，得到图像数据，并控制千兆以太网芯片、光纤收发芯片对图像数据的远距离传输，DSI显示接口对图像数据的显示；

发射接口，用于控制声波按一定时序进行发射；

千兆以太网芯片、千兆以太网接口，用于实现对图像数据的远距离传输；

光纤收发芯片、千兆光口，用于通过光纤实现对图像数据的远距离传输；

DSI显示接口，用于将图像数据传输至显示屏，实现显示三维数据；

调试接口，用于接收外部发来对嵌入式GPU信号处理子系统进行调试的命令。