CN106982060A - 一种模拟量采集系统 - Google Patents

Abstract

本发明提供一种模拟量采集系统，包括低速通道、多路转换开关、低速模数转换单元、高速通道、高速模数转换单元和第一处理单元，低速模拟信号经低速通道输出至多路转换开关，多路转换开关在第一处理单元的控制下轮流切换其中的各个通道，以使各路低速模拟信号依次输出至低速模数转换单元；低速模数转换单元用于将多路转换开关输出的低速模拟信号转换成低速数字信号并输出至第一处理单元；高速模拟信号经高速通道输出至高速模数转换单元；高速模数转换单元用于将高速通道输出的高速模拟信号转换成高速数字信号并输出至第一处理单元；第一处理单元用于将低速数字信号和高速数字信号进行协议转换后输出至外部设备。本发明能够降低成本、充分利用资源。

Description

一种模拟量采集系统

技术领域

本发明涉及信号检测技术领域，具体涉及一种模拟量采集系统。

背景技术

模拟量是指变量在一定范围内连续变化的物理量，而模拟信号是指用连续变化的物理量表示的信息，其信号的幅度、频率、相位随时间作连续变化。模拟信号分布于自然界的各个角落，其优点是直观且易于检测，但是可控性较差、抗干扰能力弱。与模拟信号相比，数字信号在传输过程中具有更高的抗干扰能力，更远的传输距离，且失真幅度小。因此，一般地，需要将模拟信号采集进来并转换成数字信号，以供后续设备处理。

目前，通用的模拟量采集方式是对所有的模拟信号统一进行采集而并未对模拟信号加以区分，而且采取就高不就低的原则，即无论模拟信号是高速信号还是低速信号，都采用高速AD芯片进行处理，从而保证高速信号处理的及时性，但当低速信号数量较多时，势必会造成成本的提升和资源的浪费。

发明内容

本发明所要解决的技术问题是针对现有技术中所存在的上述缺陷，提供一种能够降低成本、充分利用资源的模拟量采集系统。

解决本发明技术问题所采用的技术方案是：

本发明提供一种模拟量采集系统，包括低速通道、多路转换开关、低速模数转换单元、高速通道、高速模数转换单元和第一处理单元，

低速模拟信号经低速通道输出至多路转换开关，多路转换开关在第一处理单元的控制下轮流切换其中的各个通道，以使各路低速模拟信号依次输出至低速模数转换单元；

低速模数转换单元用于将多路转换开关输出的低速模拟信号转换成低速数字信号并输出至第一处理单元；

高速模拟信号经高速通道输出至高速模数转换单元；

高速模数转换单元用于将高速通道输出的高速模拟信号转换成高速数字信号并输出至第一处理单元；

第一处理单元用于将低速数字信号和高速数字信号进行协议转换后输出至外部设备。

优选地，所述模拟量采集系统还包括与第一处理单元相连的第二处理单元，

第一处理单元和第二处理单元组成闭环系统，且二者通过锁相机制实现同步，然后第一处理单元根据第二处理单元确定的采样时刻分别输出采样时序控制信号至低速模数转换单元和高速模数转换单元；

低速模数转换单元和高速模数转换单元还用于在各自的采样时序控制信号的控制下进行模数转换。

优选地，第一处理单元包括脉冲产生模块、采样时刻发生模块和锁相环，

锁相环用于使第一处理单元和第二处理单元之间建立锁相机制；

脉冲产生模块用于根据第二处理单元确定的采样时刻形成采样脉冲；

采样时刻发生模块用于根据采样脉冲和锁相机制形成采样时序控制信号。

优选地，低速通道包括第一传感单元和第一信号调理单元，

第一传感单元用于检测低速模拟信号；

第一信号调理单元用于将低速模拟信号的电压范围调整到低速模数转换单元能接受的电压范围；

高速通道包括第二传感单元和第二信号调理单元，

第二传感单元用于检测高速模拟信号；

第二信号调理单元用于将高速模拟信号的电压范围调整到高速模数转换单元能接受的电压范围。

优选地，每个多路转换开关的通道数量为8个；每个低速模数转换单元的通道数量为1个；每个高速模数转换单元的通道数量为8个。

优选地，低速模数转换单元包括低速AD芯片，高速模数转换单元包括高速AD芯片，且低速AD芯片和高速AD芯片均为外置芯片。

优选地，第二处理单元还用于对输入至第一处理单元的低速数字信号和高速数字信号进行分析和处理后输出至外部设备，以减少信号传输的数量。

优选地，第二处理单元还用于将输入至第一处理单元的低速数字信号和高速数字信号通过算法和逻辑控制而达成预设控制目标。

优选地，第一处理单元为FPGA；第二处理单元为DSP。

优选地，第一处理单元与外部设备的连接方式为以太网、LVDS、RS232、RS485、SERDES和CAN总线；第二处理单元与外部设备的连接方式为以太网、RS232、RS485和CAN总线。

有益效果：

本发明所述模拟量采集系统针对模拟量数据较大的情况，将模拟信号划分为低速模拟信号和高速模拟信号并单独处理，使低速模拟信号通过低速模数转换单元进行转换，而高速模拟信号通过高速模数转换单元进行转换，与现有技术中采用就高不就低的原则相比，既能保证高速模拟信号处理的及时性，又能提高资源利用率、节约成本，尤其在低速模拟信号的数量较多时，可以显著降低成本。此外，本发明通过多路转换开关与低速模数转换单元配合使用，能够减少低速模数转换单元的数量，从而进一步节约了成本，并充分利用了资源。

附图说明

图1为本发明实施例提供的模拟量采集系统的结构示意图；

图2为图1中低速通道的结构示意图；

图3为图1中高速通道的结构示意图；

图4为多路转换开关、低速AD芯片和第一处理单元的连接示意图；

图5为高速AD芯片和第一处理单元的连接示意图；

图6为第一处理单元的结构示意图；以及

图7为本发明实施例提供的模拟量采集系统的原理示意图。

图中：100－低速通道；101－第一传感单元；102－第一信号调理单元；200－多路转换开关；300－低速模数转换单元；301－低速AD芯片；400－高速通道；401－第二传感单元；402－第二信号调理单元；500－高速模数转换单元；501－高速AD芯片；600－第一处理单元；601－锁相环；602－脉冲产生模块；603－采样时刻发生模块；604－第一存储模块；605－第二存储模块；606－协议转换模块；700－第二处理单元。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和实施例对本发明作进一步详细描述。

需要说明的是，本领域技术人员公知的是，模拟信号可分为低速模拟信号和高速模拟信号。其中，低速模拟信号指的是不参与快速算法和逻辑的信号，如温度信号、湿度信号等变化相对比较缓慢的信号，低速模拟信号需要参与实时的控制，不具备高速性的特征，但具备数量庞大的特征；高速模拟信号指的是参与快速算法和逻辑的信号，如电压信号、电流信号、转速信号等变化相对比较快的信号，同样需要参与实时的控制。

如图1所示，本发明实施例提供一种模拟量采集系统，包括低速通道100、多路转换开关200、低速模数转换单元300、高速通道400、高速模数转换单元500和第一处理单元600。

其中，低速模拟信号经低速通道100输出至多路转换开关200，多路转换开关200在第一处理单元600输出的切换时序控制信号的控制下轮流切换其中的各个通道，以使各路低速模拟信号依次输出至低速模数转换单元300；

低速模数转换单元300用于将多路转换开关输出的低速模拟信号转换成低速数字信号并输出至第一处理单元600；

高速模拟信号经高速通道400输出至高速模数转换单元500；

高速模数转换单元500用于将高速通道输出的高速模拟信号转换成高速数字信号并输出至第一处理单元600；

第一处理单元600用于将低速数字信号和高速数字信号进行协议转换后输出至外部设备，具体地，将低速数字信号和高速数字信号转换成外部设备能够识别的格式，便于应用人员的调试和维护。其中，转换协议可以为TCP/IP或UDP。

本发明中，待处理的低速模拟信号为低速实时量，待处理的高速模拟信号为高速实时量。

如图2所示，低速通道100可包括第一传感单元101和第一信号调理单元102。

其中，第一传感单元101用于检测低速模拟信号；第一信号调理单元102用于将低速模拟信号的电压范围调整到低速模数转换单元300能接受的电压范围。

第一传感单元101可采用现有的传感器，第一信号调理单元102可采用现有的信号调理电路。

如图3所示，高速通道400可包括第二传感单元401和第二信号调理单元402。

第二传感单元401用于检测高速模拟信号；第二信号调理单元402用于将高速模拟信号的电压范围调整到高速模数转换单元500能接受的电压范围。

第二传感单元401可采用现有的传感器，第二信号调理单元402可采用现有的信号调理电路。

本实施例中，低速模数转换单元300可包括低速AD芯片301及其外围电路，高速模数转换单元500可包括高速AD芯片501及其外围电路。

此外，为了易于扩展和方便维修，优选的是，低速AD芯片301和高速AD芯片501均为外置芯片。

如图4所示，每个多路转换开关200的通道数量为8个；每个低速AD芯片301的通道数量为1个。多路转换开关200在第一处理单元600的控制下轮流切换其8个通道中的各个通道，以使接入多路转换开关的8路低速模拟信号中的每一路低速模拟信号依次输出至低速AD芯片301，由低速AD芯片301对该路低速模拟信号进行转换处理。发明人经实验验证，通道数量为8个的多路转换开关与通道数量为1个的低速AD芯片配合使用的效果最佳，既能保证低速模拟信号处理的实时性要求，又能节约成本，如果多路转换开关的通道数量更多，则低速模拟信号处理的实时性太差，如果多路转换开关的通道数量更少，则不利于降低成本，而低速AD芯片的通道数更多，则会增加控制复杂程度，降低系统稳定程度。

本实施例中，通过增加多路转换开关200及与其配合使用的低速AD芯片301，可以实现对数量庞大的低速模拟信号的处理，从而提高对低速模拟信号的处理能力，尤其在低速模拟信号的数量较多时，可以显著降低成本。而且，多路转换开关200与低速AD芯片301配合使用能够节约低速AD芯片301的使用数量，当低速模拟信号的数量较大时，成本优势更加明显。此外，需要说明的是，鉴于多路转换开关每次只能切换一个通道，传递一路信号，实时性有限，不适于传递高速实时信号，只适用于传递低速实时信号，换言之，只适用于传递低速模拟信号。

如图5所示，每个高速AD芯片501的通道数量为8个，以保证高速模拟信号处理的及时性。

如图1所示，所述模拟量采集系统还可包括与第一处理单元600相连的第二处理单元700。

其中，第一处理单元600和第二处理单元700组成闭环系统，为系统精确地发出控制命令做好前期准备，且二者通过锁相机制实现同步，然后第一处理单元600根据第二处理单元700确定的采样时刻分别输出采样时序控制信号至低速AD芯片301和高速AD芯片501；

低速AD芯片301和高速AD芯片501还用于在各自的采样时序控制信号的控制下进行模数转换，从而实现精准地采样，采样精度较高。

因此，所述系统通过第一处理单元600来控制低速AD芯片301和高速AD芯片501的采样时刻，以及控制多路转换开关200的投切。而现有的采集装置中，一般采用单片机或CPLD来控制，但是，采用单片机控制的缺点是，需要参与每个采样周期，资源利用率不高；采用CPLD控制的缺点是，只适合进行简单的控制，对于复杂控制其资源不够。此外，第一处理单元600还能修改低速AD芯片301和高速AD芯片501的采样时刻，而现有的模拟量采集装置不能方便及时地修改采样时刻以满足控制系统对数据采样时刻的需求，但该采样时刻在实时高速系统中需要被精确确认，否则难以实现实时性的要求。

进一步地，如图6所示，第一处理单元600可包括锁相环601、脉冲产生模块602、采样时刻发生模块603、第一存储模块604、第二存储模块605和协议转换模块606。

锁相环601用于使第一处理单元600和第二处理单元700之间建立锁相机制；

脉冲产生模块602用于根据第二处理单元700确定的采样时刻形成采样脉冲；

采样时刻发生模块603用于根据采样脉冲和锁相机制形成采样时序控制信号，并分别输出至低速AD芯片301和高速AD芯片501；

第一存储模块604用于存储低速AD芯片301输出的低速数字信号；

第二存储模块605用于存储高速AD芯片501输出的高速数字信号；

协议转换模块606用于将高速数字信号和低速数字信号进行协议转换后输出至外部设备。

其中，第一存储模块604和第二存储模块605可以采用现有的FIFO(First In First Out，先入先出)存储器。FIFO存储器是一种先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个口是存储器的输入口，另一个口是存储器的输出口。

在实际应用中，第一处理单元600和第二处理单元700通过两根专用硬线连接以传递信号并以定时器的方式实现同步，从而精准地控制低速AD芯片301和高速AD芯片501的采样时刻。采样时刻可以与系统的惯性控制参数建立联系，进行多参数控制。

在实际应用中，第一处理单元600和第二处理单元700还可通过总线连接进行数据传输，以提供给第二处理单元700参与算法控制的相应数据，满足第二处理单元700的控制需求。所述总线包括控制总线、地址总线和数据总线。第二处理单元700获取数据的方式固定为DMA(Directional Memory Access，直接内存访问)方式，从而使其获取数据的速度比较快，还能减少第二处理单元700的CPU开销。DMA是用于快速数据交换的重要技术，它具有独立于CPU的后台批量数据传输能力，能够满足实时处理中高速数据传输的要求。

除了配合第一处理单元600控制低速AD芯片和高速AD芯片的采样时刻以外，第二处理单元700还可将输入至第一处理单元600的低速数字信号和高速数字信号通过算法和逻辑控制而达成预设控制目标。

此外，第二处理单元700还可用于对输入至第一处理单元600的低速数字信号和高速数字信号进行初步的分析和处理后输出至外部设备，以减少信号传输的数量。其中，对信号进行何种分析和处理可由本领域技术人员根据实际情况进行设定。

本实施例中，第一处理单元600和第二处理单元700均采用外置结构。优选地，第一处理单元600为FPGA，第二处理单元700为DSP。一片FPGA可以对一片或多片低速AD芯片/高速AD芯片进行控制，以及对一个或多个多路转换开关进行控制，因此，FPGA可以同时控制多片低速AD芯片和多片高速AD芯片进行数据转换，而每片低速AD芯片和每片高速AD芯片的采样时刻可由FPGA输出的采样时序控制信号精确控制，转换完成的低速数字信号和高速数字信号可通过串行的方式并行地读入到FPGA内部。其中，FPGA与外部设备的连接方式可以为以太网、LVDS、RS232、RS485、SERDES和CAN总线；DSP与外部设备的连接方式可以为以太网、RS232、RS485和CAN总线。外部设备可包括人机界面、后台和控制类、通信类板卡。需要注意的是，DSP不能直接连接过多Ghz以上的外部设备，通信协议相对固定，而FPGA可以直接连接较多Ghz以上的外部设备，通信协议相对便于扩展。

下面结合图7详细描述本实施例所述模拟量采集系统的工作原理：

如图7所示，第一传感单元101将检测到的低速模拟信号输出至第一信号调理单元102，由第一信号调理单元102调整到低速AD芯片301能接受的电压范围后输出至多路转换开关200，多路转换开关200在FPGA的控制下轮流切换其中的各个通道，以使各路低速模拟信号依次输出至低速AD芯片301；第二传感单元401将检测到的高速模拟信号输出至第二信号调理单元402，由第二信号调理单元402调整到高速AD芯片501能接受的电压范围后输出至高速AD芯片501；FPGA和DSP组成闭环系统，二者通过锁相机制实现同步，FPGA根据DSP确定的采样时刻分别输出采样时序控制信号至低速AD芯片301和高速AD芯片501；低速AD芯片301和高速AD芯片501在各自的采样时序控制信号的控制下进行模数转换，分别形成低速数字信号和高速数字信号；FPGA对低速AD芯片301和高速AD芯片501转换形成的数据进行读取，并将读取到的数据存储到内部的存储器中，之后通过以太网等方式将数据发送到外部设备；FPGA还可以将读取到的数据发送给DSP，由DSP进行初步的分析和处理后输出至外部设备，以减少信号传输的数量，或者由DSP通过算法和逻辑控制达成预设控制目标。

本实施例中，若模拟信号(包括低速模拟信号和高速模拟信号)的数量为20个以内，则传感器(第一传感单元和第二传感单元)、信号调理电路(第一信号调理单元和第二信号调理单元)、多路转换开关、低速AD芯片、高速AD芯片、FPGA和DSP均可位于一块集成线路板上，模拟信号经端子排接入集成线路板，便于安装和维护；

若模拟信号的数量超过20个，则一块集成线路板无法满足要求，此时需设置信号输入板、背板和核心采集板，其中，信号调理电路、多路转换开关、低速AD芯片和高速AD芯片均位于信号输入板上，信号输入板为通过母板总线连接的PCB板，信号输入板的数量可根据模拟信号的数量选定，模拟信号经端子排接入信号输入板，便于安装和维护，而FPGA和DSP均位于一块核心采集板上，多块信号输入板经过背板汇集后接入核心采集板，背板的作用是承载信号输入板和线路汇集。

现有的模拟量采集装置一般是定制的，少数的采集装置有预留，但也十分有限，因此，现有装置只能采集固定数量的模拟信号，当模拟信号数量减少时，资源利用率不高，而当模拟信号数量增加时，无法扩展。而本发明基于上述结构，采用插卡式处理方式，若模拟信号数量减少，则可相应减少信号输入板及其上设置的信号调理电路、多路转换开关、低速AD芯片和高速AD芯片的数量，以节约成本，提高资源利用率；若模拟信号数量增加，则可相应增加信号输入板及其上设置的信号调理电路、多路转换开关、低速AD芯片和高速AD芯片的数量，从而易于扩展。

本实施例所述模拟量采集系统将模拟量定性地分为低速量和高速量，并分别进行处理，具体地，使低速模拟信号经过低速通道进行传输，以及使高速模拟信号经过高速通道进行传输，并使低速模拟信号通过低速AD芯片进行转换，而使高速模拟信号通过高速AD芯片进行转换，既能保证高速模拟信号处理的及时性，又能节约成本。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种模拟量采集系统，其特征在于，包括低速通道、多路转换开关、低速模数转换单元、高速通道、高速模数转换单元和第一处理单元，

低速模拟信号经低速通道输出至多路转换开关，多路转换开关在第一处理单元的控制下轮流切换其中的各个通道，以使各路低速模拟信号依次输出至低速模数转换单元；

低速模数转换单元用于将多路转换开关输出的低速模拟信号转换成低速数字信号并输出至第一处理单元；

高速模拟信号经高速通道输出至高速模数转换单元；

高速模数转换单元用于将高速通道输出的高速模拟信号转换成高速数字信号并输出至第一处理单元；

第一处理单元用于将低速数字信号和高速数字信号进行协议转换后输出至外部设备。

2.根据权利要求1所述的采集系统，其特征在于，还包括与第一处理单元相连的第二处理单元，

第一处理单元和第二处理单元组成闭环系统，且二者通过锁相机制实现同步，然后第一处理单元根据第二处理单元确定的采样时刻分别输出采样时序控制信号至低速模数转换单元和高速模数转换单元；

低速模数转换单元和高速模数转换单元还用于在各自的采样时序控制信号的控制下进行模数转换。

3.根据权利要求2所述的采集系统，其特征在于，第一处理单元包括脉冲产生模块、采样时刻发生模块和锁相环，

锁相环用于使第一处理单元和第二处理单元之间建立锁相机制；

脉冲产生模块用于根据第二处理单元确定的采样时刻形成采样脉冲；

采样时刻发生模块用于根据采样脉冲和锁相机制形成采样时序控制信号。

4.根据权利要求1所述的采集系统，其特征在于，

低速通道包括第一传感单元和第一信号调理单元，

第一传感单元用于检测低速模拟信号；

第一信号调理单元用于将低速模拟信号的电压范围调整到低速模数转换单元能接受的电压范围；

高速通道包括第二传感单元和第二信号调理单元，

第二传感单元用于检测高速模拟信号；

第二信号调理单元用于将高速模拟信号的电压范围调整到高速模数转换单元能接受的电压范围。

5.根据权利要求1所述的采集系统，其特征在于，每个多路转换开关的通道数量为8个；每个低速模数转换单元的通道数量为1个；每个高速模数转换单元的通道数量为8个。

6.根据权利要求1所述的采集系统，其特征在于，低速模数转换单元包括低速AD芯片，高速模数转换单元包括高速AD芯片，且低速AD芯片和高速AD芯片均为外置芯片。

7.根据权利要求1-6中任一项所述的采集系统，其特征在于，第二处理单元还用于对输入至第一处理单元的低速数字信号和高速数字信号进行分析和处理后输出至外部设备，以减少信号传输的数量。

8.根据权利要求1-6中任一项所述的采集系统，其特征在于，第二处理单元还用于将输入至第一处理单元的低速数字信号和高速数字信号通过算法和逻辑控制而达成预设控制目标。

9.根据权利要求1-6中任一项所述的采集系统，其特征在于，第一处理单元为FPGA；第二处理单元为DSP。

10.根据权利要求9所述的采集系统，其特征在于，第一处理单元与外部设备的连接方式为以太网、LVDS、RS232、RS485、SERDES和CAN总线；第二处理单元与外部设备的连接方式为以太网、RS232、RS485和CAN总线。