CN103472376B - 变压器局部放电特高频定位分析器及其定位分析方法 - Google Patents

Abstract

本发明公开了一种变压器局部放电特高频定位分析器及其定位分析方法，该变压器局部放电特高频定位分析器包括用于接收探头采集的放电信号并对接收的放电信号进行调理的信号调理单元（1）、用于计算放电距离的信号处理单元（3）、对调理后的放电信号进行延时的精延时单元（2），所述精延时单元还与信号处理单元（3）相连，将延时后的信号发送给信号处理单元（3）以及接收信号处理单元（3）的延时控制信号。本发明通过延时技术使普通的采样电路能够对特高频放电信号进行采样分析，具有电路造价成本低、稳定系数好、控制方便等优点。

Description

变压器局部放电特高频定位分析器及其定位分析方法

技术领域

本发明涉及变压器放电监测技术领域，尤其涉及一种变压器局部放电特高频定位分析器及其定位分析方法。

背景技术

局部放电是造成变压器绝缘老化或劣化甚至破坏的主要原因之一，对变压器局部放电检测和诊断的研究具有深远的理论意义和广泛的实用价值。此外，在高电压设备的生产制造过程中，也需要利用检测局部放电量的大小来考核产品的绝缘状况。在变压器的局部放电检测中，特高频(UHF)检测法具有抗干扰能力强、灵敏度高等优点,适用于变压器局部放电的现场检测。但是由于特高频信号传播速度快，采用一般的定位电路很难锁定放电源与特高频传感器的距离，无法得到变压器故障点的具体位置，给变压器的维修带来一些不便。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的上述问题，本发明提供一种变压器局部放电特高频定位分析器，其通过设置精延时电路，使得普通的定位分析电路能够识别纳秒级信号，本实用新型还提供了一种变压器局部放电特高频定位分析方法，能够精确定位分析出放电故障点所在位置。

为实现上述目的，本发明的变压器局部放电特高频定位分析器，包括用于接收探头采集的放电信号并对接收的放电信号进行调理的信号调理单元、用于计算放电距离的信号处理单元、对调理后的放电信号进行延时的精延时单元，上述精延时单元还与信号处理单元相连，将延时后的信号发送给信号处理单元以及接收信号处理单元的延时控制信号。现有技术中，由于特高频信号传播速度快，对特高频放电信号的采集，只有通过高速采样才能识别纳秒级信号，采样率最低为1G/s，发明人在实际工作中发现，该采样电路不仅造价成本高，并且稳定系数差，不能达到预期的效果。因此，本发明对放电信号进行了延时处理，因此，可以采用普通的采样电路和芯片对放电信号进行采样计算，这样不仅能降低采样电路成本，也能有效提高电路的稳定系数。现有技术中，为了对特高频信号进行采样，本领域技术人员一般会考虑到提高采样电路的性能，对特高频信号进行高速采样，以提高采样电路的成本获取更高的采样。本发明中，发明人一改常规思维，从调整信号的思路出发，结合微波技术和数字信号处理技术，对特高频信号进行延时，解决了特高频信号难以分辨的难题，支持普通采样电路和芯片采样分析，降低设备成本，并且提高电路的稳定性。

作为本发明的进一步改进，进一步上述信号调理单元包括至少4个独立的信号调理模块；上述精延时单元包括至少4个独立的精延时模块；上述信号处理单元包括至少4组独立的延时信号输出端口；上述信号调理模块的数量、精延时模块的数量、延时信号输出端口的组数相同，每个精延时模块连接一个信号调理模块和一组延时信号输出端口，这样至少可以构成4个信号采集通路，信号调理单元和精延时单元可以至少采集4路放电信号发送给信号处理单元计算放电位置。

进一步，每组延时信号输出端口包括第一延时信号输出引脚和第二延时信号输出引脚；上述精延时模块由第一JK触发器和第二JK触发器连接构成；第一JK触发器的J输入端与信号调理模块相连，Q输出端与第二JK触发器的J输入端相连，CP输入端与延时信号输出端口的第一延时信号输出引脚相连；上述第二JK触发器的Q输出端与信号处理单元相连，K输入端与延时信号输出端口的第二延时信号输出引脚相连，第二JK触发器的CP端与第一JK触发器的K输入端相连。本方案中，两个JK触发器在信号处理单元的控制下对放电信号进行延时，就可以保证本发明变压器局部放电特高频定位分析器可以信号分辨率更高，能够识别纳秒级信号，这样就可以利用普通的采样芯片或电路完成特高频放电信号的采集和计算，而使用该精延时单元的成本远小于使用高分辨率采样电路和芯片的成本，可以有效节省成本。

进一步，上述信号调理模块包括依次相连的滤波电路、隔离电路、放大电路。

进一步，上述滤波电路为三阶滤波电路；上述隔离电路采用光隔离器，可以有效消除噪声，保证得到的放电信号不被噪声所干扰；上述放大电路采用宽屏模拟芯片。

进一步，上述滤波电路包括电感L2、电感L3、电感L4、电容C14、电容C15、电容C16、电容C26，其中：电感L2、电感L3、电容C14一端接入输入信号；电感L2、电容C14另一端接地；电感L3、电容C15、电容C26依次串联在一起；电感L4和电容C16并联后一端连接在电容C15和电容C26之间，另一端接地；上述电容C14、电容C15、电容C16采用100pF的无感电容，电感L2、电感L3、电感L4采用高频磁芯；上述放大电路采用EL2038型号的宽频带模拟芯片。本方案中，滤波电路的滤波通带可达通带是400M到700M；放大电路可以保证放电信号在1GHz内不会衰减，并能有效的放大放电信号，提高信噪比。

进一步，上述信号调理单元包括8个独立的信号调理模块；上述精延时单元包括8个独立的精延时模块；上述信号处理单元包括8组独立的延时信号输出端口，支持8路信号的采集，一方面，用于计算的信号越多得到的放电源位置更准确，另一方面，也相当于做了冗余配置，防止部分探头临时故障不能采集到信号的时候，可以利用其它探头采集的信号分析放电源位置。

变压器局部放电特高频定位分析方法，包括以下步骤：

步骤11：将至少4个探头放置在放电源附近，采集局部放电信号，其中，所有探头按一定的距离放置在一条直线上；

步骤12：建立笛卡尔坐标系，将所有探头的坐标位置输入信号处理单元并存储；

步骤13：通过信号处理单元设置精延时单元的延时时间；

步骤14：信号调理单元接收所有探头采集的放电信号，并对接收的各路放电信号分别进行调理；

步骤15：精延时单元根据信号处理单元输出的延时信号对调理后的放电信号进行延时；

步骤16：信号处理单元接收所有的放电信号，记录每路放电信号的到达时间，并计算出放电源所在位置。

本方案中，在信号处理单元中预先存储了探头的位置坐标，可用于计算探头之间的距离和与放电源之间的距离，可以通过信号处理单元分别控制精延时单元中各个精延时模块的延时时间，一是便于特高频信号的识别采样，二是便于计算放电源位置。不仅可以有效降低采样电路成本、提高稳定性，还提供了多种放电源位置的计算方式。

进一步，步骤13中通过信号处理单元设置精延时单元的延时时间具体为：设置延时信号输出端口中第一延时信号输出引脚和第二延时信号输出引脚的输出信号频率，两个输出信号之间的脉冲间隔即为精延时模块的延时时间，其中，所有延时信号输出端口的第一延时信号输出引脚和第二延时信号输出引脚输出的两个信号之间相隔的脉冲间隔均不同，使精延时单元中的每个延时模块的延时时间均不同。

进一步，步骤11中放置8个探头在放电源附近，采集局部放电信号；步骤16具体包括：

步骤161：信号处理单元接收8路放电信号；

步骤162：计算8路放电信号到达信号处理单元的时间差；

步骤163：建立放电源与8个探头位置之间的方程组：

其中，v为放电信号的传输速度，（X，Y）为放电源的位置坐标，（X₁，Y₁）、（X₂，Y₂）、（X₆，Y₆）（X₅，Y₅）、（X₃，Y₃）、（X₇，Y₇）、（X₄，Y₄）、（X₈，Y₈）分别为探头1、探头2、探头6、探头5、探头3、探头7、探头4、探头8的位置坐标；t_1、t_2、t₆、t_5、t_3、t_4、t₇和t₈为探头1、探头2、探头6、探头5、探头3、探头4、探头7、探头8采集的信号的延时时间，t₁₅是探头1和探头5采集的信号到达信号处理单元的时间差，t₂₆是探头2和探头6采集的信号到达信号处理单元的时间差，t₃₇是探头3和探头7采集的信号到达信号处理单元的时间差，t₄₈是探头4和探头8采集的信号到达信号处理单元的时间差。

步骤164：求解上述方程组，得到X和Y的解，确定放电源的位置。

相对于现有技术，本发明具有如下优点和有益效果：

1、本发明对放电信号进行了延时处理，可以采用普通的采样电路和芯片对放电信号进行采样计算，解决了现有的技术只有通过采样率至少为1G/s的高速采样才能识别纳秒级信号的问题，降低了采样电路的造价成本，提高了电路的稳定系数；

2、本发明中放电信号的延时由信号调理单元控制，其延时时间可以根据需要调整，使用非常方便；

3、本发明的信号调理单元采用了特殊的电感、电容器件，比现有技术的滤波频带更宽，隔离噪声效果更好。

附图说明

图1为本发明的变压器局部放电特高频定位分析器；

图2为精延时模块的结构示意图；

图3为信号调理模块的结构示意图。

图例说明：1、信号调理单元；2、精延时单元；3、信号处理单元；21、第一JK触发器；22、第二JK触发器。

具体实施方式

下面结合实施例及附图，对本发明作进一步的详细说明，但本发明的实施方式不仅限于此。

【实施例1】

如图1所示，本实施例的变压器局部放电特高频定位分析器，包括用于接收探头采集的放电信号并对接收的放电信号进行调理的信号调理单元1、用于计算放电距离的信号处理单元3、对调理后的放电信号进行延时的精延时单元2，上述精延时单元2还与信号处理单元3相连，将延时后的信号发送给信号处理单元3以及接收信号处理单元3的延时控制信号。

其中，信号调理单元1包括至少4个独立的信号调理模块；上述精延时单元2包括至少个独立的精延时模块；上述信号处理单元3包括至少组独立的延时信号输出端口和路信号输入接口；上述信号调理模块的数量、精延时模块的数量、延时信号输出端口的组数相同，每个精延时模块连接一个信号调理模块和一组延时信号输出端口。每个信号调理模块、精延时模块组成一路信号输入单元，可采集至少4路放电信号输入到信号调理模块中计算，其中信号调理模块的每个延时信号输出端口也分别控制一路信号的延时。本实施例中，所述信号处理单元3为FPGA或DSP，其具有可编程能力，其内预先装载有放电信号位置计算程序，由于常用的FPGA和DSP都具有控制功能、计算功能以及多个信号输入输出接口，通用性强，因此本实施例不限于某种型号的芯片；本实施例中的探头为常用的特高频探头，本实施例中采用相控阵探头，实际应用中也可以采用其他能够采集特高频放电信号的探头。

【实施例2】

如图2所示，图2为精延时模块的电路原理图。在实施例1的基础上，本实施例中的每组延时信号输出端口包括第一延时信号输出引脚和第二延时信号输出引脚；上述精延时模块由第一JK触发器21和第二JK触发器22连接构成；第一JK触发器21的J输入端与信号调理模块相连，Q输出端与第二JK触发器22的J输入端相连，CP输入端与延时信号输出端口的第一延时信号输出引脚相连；上述第二JK触发器22的Q输出端与信号处理单元3相连，K输入端与延时信号输出端口的第二延时信号输出引脚相连，第二JK触发器22的CP端与第一JK触发器21的K输入端相连。本实施例中，第一延时信号输出引脚和第二延时信号输出引脚的输出信号的频率均由信号处理单元3控制，两个信号分别控制第一JK触发器21和第二JK触发器22的输出状态实现输入的放电信号的延时。信号处理单元3主要通过控制第一延时信号输出引脚和第二延时信号输出引脚输出的脉冲信号频率，从而控制两个JK触发器的输入，结合JK触发器的特性改变JK触发器在不同的输入状态下的输出，实现输入的放电信号的延时，由于JK触发器的控制原理非常简单，本实施例中不再赘述其延时原理，也不再具体分析其时序图。

【实施例3】

图3为信号调理模块的电路原理图，在实施例1或2的基础上，上述信号调理模块包括依次相连的滤波电路、隔离电路、放大电路。上述滤波电路为三阶滤波电路，通带为400M到700M，其电路具体包括电感L2、电感L3、电感L4、电容C14、电容C15、电容C16、电容C26，其中：电感L2、电感L3、电容C14一端接入输入信号；电感L2、电容C14另一端接地；电感L3、电容C15、电容C26依次串联在一起；电感L4和电容C16并联后一端连接在电容C15和电容C26之间，另一端接地；上述电容C14、电容C15、电容C16采用100pF的无感电容，电感L2、电感L3、电感L4采用高频磁芯。上述隔离电路主要采用光隔离器，可以有效消除噪声，保证得到放电信号不被其他噪声所干扰。上述放大电路采用EL2038型号的宽频带模拟芯片，保证放电信号在1GHz内不会衰减，并能有效地放大局部放电信号，提高信噪比。

【实施例4】

如图1所示，本实施例在上述实施例的基础上对信号采集路数进行调整，主要的区别在于：上述信号调理单元1包括8个独立的信号调理模块；上述精延时单元2包括8个独立的精延时模块；上述信号处理单元3包括8组独立的延时信号输出端口，共16个输出引脚P1-P16，每两个引脚控制一个精延时模块的延时时间，其中P1和P2控制第一个精延时模块的延时时间、P3和P4控制第二个精延时模块的延时时间......依此类推，P15和P16控制第8个精延时模块的延时时间。其具体工作方式是：高压电气设备（如变压器）产生局部放电，放电源会向四周辐射电磁波，由于用于采集放电信号的特高频探头间隔距离完全相等，放电源到特高频探头的距离不同，各个探头接收特高频信号时间不同，即8个探头接收到8路特高频放电信号的时间不同，8路特高频脉冲信号分别被8个探头接收后送入信号调理单元2，8个信号调理模块分别对8路放电信号进行滤波、隔离、放大处理，滤波电路滤除放电信号低频部分，保留400M至700M的特高频信号，隔离和放大电路使局部放电特高频信号信噪比明显提升。信号调理单元2处理后的放电信号送入精延时单元3，由8个精延时模块对每路信号延时特定的时间，例如：CH1延时1微妙，CH2延时2微妙，其精确延时时间由信号处理单元3的P1-P6端口控制，延时后的脉冲信号输入到信号处理单元3，信号处理单元3捕捉脉冲信号，计算放电源的位置。

【实施例5】

变压器局部放电特高频定位分析方法，其特征在于，包括以下步骤：

步骤11：将至少4个探头放置在放电源附近，采集局部放电信号，其中，所有探头按一定的距离放置在一条直线上；

步骤12：建立笛卡尔坐标系，将所有探头的坐标位置输入信号处理单元3并存储；

步骤13：通过信号处理单元3设置精延时单元2的延时时间；

步骤14：信号调理单元1接收所有探头采集的放电信号，并对接收的各路放电信号分别进行调理；

步骤15：精延时单元2根据信号处理单元3输出的延时信号对调理后的放电信号进行延时；

步骤16：信号处理单元3接收所有的放电信号，记录每路放电信号的到达时间，并计算出放电源所在位置。

其中，步骤13中通过信号处理单元3设置精延时单元2的延时时间具体为：设置延时信号输出端口中第一延时信号输出引脚和第二延时信号输出引脚的输出信号频率和两个输出信号之间的脉冲间隔，该脉冲间隔即为精延时模块的延时时间，其中，所有延时信号输出端口的第一延时信号输出引脚和第二延时信号输出引脚输出的两个信号之间相隔的脉冲间隔均不同。

步骤11中，探头采用相控阵探头，用于采集特高频放电信号，所有探头按固定的间隔距离等距放置在一条直线上，以便更好地采集特高频放电信号。

【实施例6】

在实施例5的基础上，本实施例中采用4个探头采集信号，并根据精确坐标位置计算放电源的位置，具体方法如下：

步骤161：信号处理单元3接收4路放电信号；

步骤162；计算4路放电信号到达信号处理单元3的时间差；

步骤163：建立放电源与4个探头位置之间的方程组：首先，根据各个探头的坐标位置和记录的放电信号时间建立方程组：

其中，v为放电信号的传输速度，为已知的固定值300000km/s；（X，Y）为放电源的位置坐标，未知数；（X₁，Y₁）、（X₂，Y₂）、（X₆，Y₆）、（X₅，Y₅）分别为探头1、探头2、探头6、探头5的位置坐标，已提前记录在信号处理单元3中，已知；t_1、t_2、t₆和t₅为探头1、探头2、探头6、探头5采集的信号的延时时间，已提前记录在信号处理单元3中，已知；t₁₅是探头1和探头5采集的信号到达信号处理单元3的时间差，t₂₆是探头2和探头6采集的信号到达信号处理单元3的时间差，t_15、t₂₆在步骤162中已经计算出。即，上述方程组中，只有X、Y为未知数。

步骤163：求解上述方程组即可求得X和Y，得到放电源的位置。对上述方程组的求解为数学领域常规求解方法，本实施例中不再赘述其过程，此外，求解该方程组可以由信号处理单元3所采用的可编程的FPGA或CPLD或CPU完成。

【实施例7】

为了使X、Y求得唯一解，本实施例在实施例6的基础上采用8个探头采集8组信号，建立4个公式求解：在上述两个计算公式的基础上增设公式（3）和公式（4）：

公式（1）、（2）中各参数意义同上，同样，（X₃，Y₃）、（X₇，Y₇）、（X₄，Y₄）、（X₈，Y₈）分别为探头3、探头7、探头4、探头8的位置坐标，已知；t_3、t_4、t₇和t₈为探头3、探头4、探头7、探头8采集的信号的延时时间，已知；t₃₇是探头3和探头7采集的信号到达信号处理单元3的时间差，t₄₈是探头4和探头8采集的信号到达信号处理单元3的时间差，步骤162中已求解出。求解上述4个方程，即可求得X、Y的唯一值。其中，求解方程（1）和方程（2）得到（X，Y）的第一组解，该组解中（X，Y）至少有一个以上的解，即有一对以上的值，例如可能有（a，b）、（-a，b）两个解，或有（a，b）、（-a，b）、（a，-b）、（-a，-b）4个解，其中a，b为常数；求解方程（3）和（4）得到（X，Y）的第二组解，同样，该组解中（X，Y）也至少有一个以上的解（即有一对以上的值）；对比第一组解和第二组解，由于放电源位置固定，所以在第一组解和第二组解中必有一个相同的解，该相同的解即为放电源所在的位置坐标。具体应用中，4个方程的分组方式不仅限于上述分组方式，4个方程可以任意分成两个方程组，利用两个方程组各求解出两组解，两组解中相同的解就是放电源所在的位置坐标。

以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (9)

1.变压器局部放电特高频定位分析器，包括用于接收探头采集的放电信号并对接收的放电信号进行调理的信号调理单元（1）、用于计算放电距离的信号处理单元（3），其特征在于，还包括对调理后的放电信号进行延时的精延时单元（2），所述精延时单元（2）还与信号处理单元（3）相连，将延时后的信号发送给信号处理单元（3）以及接收信号处理单元（3）的延时控制信号；

所述信号调理单元（1）包括至少4个独立的信号调理模块；所述精延时单元（2）包括至少4个独立的精延时模块；所述信号处理单元（3）包括至少4组独立的延时信号输出端口；所述信号调理模块的数量、精延时模块的数量、延时信号输出端口的组数相同，每个精延时模块连接一个信号调理模块和一组延时信号输出端口。

2.根据权利要求1所述的变压器局部放电特高频定位分析器，其特征在于，每组延时信号输出端口包括第一延时信号输出引脚和第二延时信号输出引脚；所述精延时模块由第一JK触发器（21）和第二JK触发器（22）连接构成；第一JK触发器（21）的J输入端与信号调理模块相连，Q输出端与第二JK触发器（22）的J输入端相连，CP输入端与延时信号输出端口的第一延时信号输出引脚相连；所述第二JK触发器（22）的Q输出端与信号处理单元（3）相连，K输入端与延时信号输出端口的第二延时信号输出引脚相连，第二JK触发器（22）的CP端与第一JK触发器（21）的K输入端相连；所述信号处理单元（3）为FPGA或DSP。

3.根据权利要求1所述的变压器局部放电特高频定位分析器，其特征在于，所述信号调理模块包括依次相连的滤波电路、隔离电路、放大电路。

4.根据权利要求3所述的变压器局部放电特高频定位分析器，其特征在于，所述滤波电路为三阶滤波电路，所述隔离电路采用光隔离器，所述放大电路采用宽屏模拟芯片。

5.根据权利要求4所述的变压器局部放电特高频定位分析器，其特征在于，所述滤波电路包括电感L2、电感L3、电感L4、电容C14、电容C15、电容C16、电容C26，其中：电感L2、电感L3、电容C14一端接入输入信号；电感L2、电容C14另一端接地；电感L3、电容C15、电容C26依次串联在一起；电感L4和电容C16并联后一端连接在电容C15和电容C26之间，另一端接地；所述电容C14、电容C15、电容C16采用100pF的无感电容，电感L2、电感L3、电感L4采用高频磁芯；所述放大电路采用EL2038型号的宽频带模拟芯片。

6.根据权利要求1至5任一所述的变压器局部放电特高频定位分析器，其特征在于，所述信号调理单元（1）包括8个独立的信号调理模块；所述精延时单元（2）包括8个独立的精延时模块；所述信号处理单元（3）包括8组独立的延时信号输出端口。

7.变压器局部放电特高频定位分析方法，其特征在于，包括以下步骤：

步骤11：将至少4个探头放置在放电源附近，采集局部放电信号，其中，所有探头按一定的距离放置在一条直线上；

步骤12：建立笛卡尔坐标系，将所有探头的坐标位置输入信号处理单元（3）并存储；

步骤13：通过信号处理单元（3）设置精延时单元（2）的延时时间；

步骤14：信号调理单元（1）接收所有探头采集的放电信号，并对接收的各路放电信号分别进行调理；

步骤15：精延时单元（2）根据信号处理单元（3）输出的延时信号对调理后的放电信号进行延时；

步骤16：信号处理单元（3）接收所有的放电信号，记录每路放电信号的到达时间，并计算出放电源所在位置。

8.根据权利要求7所述的变压器局部放电特高频定位分析方法，其特征在于，步骤13中通过信号处理单元（3）设置精延时单元（2）的延时时间具体为：设置延时信号输出端口中第一延时信号输出引脚和第二延时信号输出引脚的输出信号频率，两个输出信号之间的脉冲间隔即为精延时模块的延时时间，其中，所有延时信号输出端口的第一延时信号输出引脚和第二延时信号输出引脚输出的两个信号之间相隔的脉冲间隔均不同。

9.根据权利要求8所述的变压器局部放电特高频定位分析方法，其特征在于，步骤11中放置8个探头在放电源附近，采集局部放电信号；步骤16具体包括：

步骤161：信号处理单元（3）接收8路放电信号；

步骤162；计算8路放电信号到达信号处理单元（3）的时间差；

步骤163：建立放电源与8个探头位置之间的方程组：

其中，v为放电信号的传输速度，（X，Y）为放电源的位置坐标，（X₁，Y₁）、（X₂，Y₂）、（X₆，Y₆）（X₅，Y₅）、（X₃，Y₃）、（X₇，Y₇）、（X₄，Y₄）、（X₈，Y₈）分别为探头1、探头2、探头6、探头5、探头3、探头7、探头4、探头8的位置坐标；t_1、t_2、t₆、t_5、t_3、t_4、t₇和t₈为探头1、探头2、探头6、探头5、探头3、探头4、探头7、探头8采集的信号的延时时间，t₁₅是探头1和探头5采集的信号到达信号处理单元（3）的时间差，t₂₆是探头2和探头6采集的信号到达信号处理单元（3）的时间差，t₃₇是探头3和探头7采集的信号到达信号处理单元（3）的时间差，t₄₈是探头4和探头8采集的信号到达信号处理单元（3）的时间差；

步骤164：求解上述方程组，得到X和Y的解，确定放电源的位置。