CN106980730B - 基于直接求解技术的vlsi标准单元布局方法 - Google Patents

Abstract

本发明涉及一种基于直接求解技术的VLSI标准单元布局方法，属于VLSI物理设计自动化技术领域。该方法通过建立问题的全局密度函数，利用高斯函数进行卷积光滑化，结合线长模型，从而求解VLSI标准单元全局布局问题。技术方案要点如下：(1)与之前使用均匀划分bin的方法得到离散的密度函数值不同，通过计算单元与整个布局区域重叠约束的全局密度表达式，从而更准确的刻画单元在布局区域上的分布状况。(2)考虑到单元的散开不仅与所处的密度有关，还与周围的密度有关，模型使用高斯函数对非光滑的全局密度函数进行卷积光滑化。再采用罚函数方法将VLSI全局布局的线长目标及密度约束转化为无约束的非线性规划问题，并选择合适的优化技术进行优化。

Description

基于直接求解技术的VLSI标准单元布局方法

技术领域

本发明涉及VLSI物理设计自动化技术领域，特别是一种基于直接求解技术的VLSI标准单元布局方法。

背景技术

在当前的VLSI布局中，集成电路规模的不断增大及工艺上的要求越来越高，对VLSI布局优化目标及优化方法提出了更高的要求，布局结果的好坏直接影响着整个芯片的性能。随着芯片上单元个数的快速增长，尤其是百万门级芯片的普遍应用，对VLSI布局设计自动化提出了巨大的挑战。因此，寻求更高效、更实用的集成电路布局算法具有重要的意义

用来解决VLSI布局问题的算法可分为以下三类：基于划分的布局方法、基于划分技术的方法和基于分析的布局方法。在这三类方向中，基于分析的布局方法取得的布局效果较好，因而成为当前主流布局工具所采用的方法。由于VLSI布局问题的规模很大，现有的基于解析的布局工具很难直接求解。在分析方法的VLSI布局算法中，主要分三个步骤处理：全局布局(global placement)、合法化布局(legalization)和详细布局(detailedplacement)。全局布局中，在允许有少数单元互相重叠的情况下，找到每个单元的最佳位置，使得总线长最短。由于全局布局大体上决定了布局的质量，全局布局被认为是分析法中最重要的一步。

目前，基于分析方法的全局布局算法可以分为两类:(1)直接法,该方法被应用于Kraftwerk2,FastPlace3,RQL,SimPL等布局工具中；(2)非线性方法，该方法被应用于APLace2,NTUplace3,mPL6，ePlace等布局工具中。根据学术上和工业界布局器的比较,基于非线性规划方法的布局工具取得的实验结果最好。

但是，现有的基于分析方法的全局布局方法存在下列两个问题：(1)在全局布局过程中，均使用对布局区域均匀划分为bin的方法进行密度的近似计算，由于密度函数是非光滑的，还需要进行光滑化近似。因此近似后计算出来的密度约束与实际密度分布存在较大的误差，不是对布局实际密度很好的反映，从而不能保证布局的质量；(2)已有的布局工具有将布局问题类比为静电场模型的方法，但间接的求解对解的质量也有一定的影响。

发明内容

本发明的目的在于提供一种基于直接求解技术的VLSI标准单元布局方法，以克服现有技术中存在的缺陷。

为实现上述目的，本发明的技术方案是：一种基于直接求解技术的VLSI标准单元布局方法，包括如下步骤：

步骤S1：把电路表示为超图H＝{V,E}；

步骤S2：计算全局密度函数；

步骤S3：通过所述全局密度函数构造密度约束条件；

步骤S4：采用以修改的高斯函数对所述全局密度函数进行卷积光滑化；

步骤S5：采用无约束二次规划方法初始化单元的位置；

步骤S6：计算线长以及线长梯度；

步骤S7：采用罚函数方法将VLSI全局布局的线长目标及密度约束转化为无约束的非线性规划问题；

步骤S8：利用优化方法求解所述步骤S7中的非线性规划问题，得到新的单元位置；

步骤S9：修改所述步骤S4中卷积光滑化过程中的高斯光滑参数以及所述步骤S7中罚函数中的罚参数；

步骤S10：循环所述步骤S6至所述步骤S9，直到溢出率满足要求。

在本发明一实施例中，在所述步骤S1中，所述超图H＝{V,E}中，V＝{v₁,v₂,…,v_n}表示电路元件或单元的集合,E＝{e₁,e₂,…,e_n}表示线网集合。

在本发明一实施例中，在所述步骤S2中，所述全局密度函数为一连续的全局密度函数，记为ρ(u,l)，X方向上的表示如下：

其中，对于电路元件或单元v_i(i＝1,2,…,n)，记w_i为其宽度，h_i为其高度，A_i为其面积，(x_i,y_i)为其中心坐标，(u,l)表示布局区域的一个二维变量，θ_i表示单元i和整个布局区域的重叠，θ_i(u)表示u点的密度；Y方向上的定义同理，则

在本发明一实施例中，在所述步骤S3中，利用所述全局密度函数构建一近似的密度约束条件：

令

则：

对所有i≠j,θ_j(x_i)＝0或θ_j(y_i)＝0

即每个单元的中点不在其他单元中，令且当P(x,y)＝0时，单元达到无重叠状态，则使用P(x,y)＝0作为优化问题的约束条件。

在本发明一实施例中，在所述步骤S3中，通过高斯函数对所述全局密度函数进行卷积光滑化处理：

二维的卷积公式如下：

采用的二维的高斯函数如下

对该布局问题有由于密度函数ρ(u,l)是一系列矩形函数的和，则：

令m是一个与c有关的参数，令G(u,l)与积分值相等可得c＞0,c为高斯光滑参数；则：

其中，

同理，

则光滑的密度函数为：

光滑后的约束条件为

在本发明一实施例中，在所述步骤S6中，对于VLSI标准单元布局问题，布局区域是矩形薄板，它的左下角坐标为(0,0)，右上角坐标为(W,H)；对于电路元件或单元v_i(i＝1,2,…,n)，记w_i为其宽度，h_i为其高度，A_i为其面积，(x_i,y_i)为其中心坐标，(u,l)表示布局区域的一个二维变量，则采用半周长线长计算的总线长为：

在本发明一实施例中，在所述步骤S7中，所述全局布局是一个约束优化问题，将布局区域均匀划分为长宽个数相等的直角坐标网，也即bin，令ρ_b表示每个网格的密度，D_b(x,y)表示每个网格内单元占据的总面积，则一个全局布局的目标为：满足所有网格的密度小于等于一个预设的目标布局密度ρ_t的约束，使得总HPWL最小，且问题模型如下：

min W(x,y)

s.tρ_b≤ρ_t for each bin

采用直接求解的方法，将约束改写为如下一个全局密度约束即：

min W^L1(x,y)

使用罚方法将约束整合到目标函数中，通过一个罚参数λ，将上述约束优化问题转化为无约束的优化问题：

对上式进行微分可得梯度矢量如下：

在本发明一实施例中，在所述步骤S8中，令：

输入：基于单元的位置的解m_k、参考解r_k、优化参数a_k；

输出：m_k+1，r_k+1；

通过如下步骤获取：

步骤S81：当k＝1时，r₁＝m₁，r₀任意取一个向量，a₀＝1；

步骤S82：梯度向量

步骤S83：步长

步骤S84：

步骤S85：

步骤S86：r_k+1＝m_k+1+(a_k-1)(m_k+1-m_k)/a_k+1。

在本发明一实施例中，在所述步骤S10中，通过如下步骤判断溢出率是否满足要求：

步骤S101：将布局区域划分为均匀的bin；

步骤S102：计算溢出率

步骤S103：重复所述步骤S6至所述步骤S9，直到所述溢出率overflow_ratio＜overflow_min或overflow_ratio相对于前一次计算结果没有进一步减少。

相较于现有技术，本发明具有以下有益效果：本发明所提出的一种基于直接求解技术的VLSI标准单元布局方法，摒弃离散计算密度分布与将布局问题进行类比的方法，采用全局密度函数来直接构造密度约束条件，进而选择利普西斯步长预测的Nesterov’s方法进行求解得到高质量的布局结果。结合全局密度函数和不需要线搜索的利普西斯步长预测的Nesterov’s方法，运用修改的高斯光滑化技术，从而得到一种性能优越的基于分析方法的全局布局方法。本发明直接计算全局密度函数，避免了因划分bin产生的质量损失；本发明利用修改的高斯光滑化技术对密度函数进行光滑化，得到了一个便于计算的光滑化密度函数；本发明使用基于利普西斯步长预测的Nesterov’s方法，避免了线搜索的大量计算，这样本发明可以解决大规模集成电路布局问题。

附图说明

图1为本发明中基于直接求解技术的超大规模集成电路标准单元布局方法的流程图。

图2为本发明一实施例中两个函数在设定的参数下的函数图像。

具体实施方式

下面结合附图，对本发明的技术方案进行具体说明。

本发明提供一种基于直接求解技术的VLSI标准单元布局方法，按照如下步骤实现：

步骤(1)把电路表示为超图H＝{V,E}；

步骤(2)计算全局密度函数；

步骤(3)利用全局密度函数构造密度约束条件；

步骤(4)使用修改的高斯函数进行卷积光滑化；

步骤(5)用无约束二次规划方法初始化单元的位置；

步骤(6)k＝1；

步骤(7)计算线长，线长梯度；

步骤(8)采用罚函数方法将VLSI全局布局的线长目标及密度约束转化为无约束的非线性规划问题；

步骤(9)利用优化方法求解步骤(8)中的非线性规划问题得到新的单元位置；

步骤(10)修改步骤(4)中卷积光滑化过程中的高斯光滑参数以及步骤(8)中罚函数中的罚参数；

步骤(11)k＝k+1；

步骤(12)循环步骤(7)～步骤(11)，直到溢出率满足要求。

进一步的，请参见图1，图1基于直接求解技术的超大规模集成电路标准单元布局方法的流程图。

进一步的，步骤(1)中把电路表示为超图模型H＝{V,E},其中，V＝{v₁,v₂,…,v_n}表示电路元件或单元的集合,E＝{e₁,e₂,…,e_n}表示线网集合。

进一步的，对于VLSI标准单元布局问题，布局区域是矩形薄板，它的左下角坐标为(0,0)，右上角为(W,H)，对于单元v_i(i＝1,2,…,n)，记w_i为其宽度，h_i为其高度，A_i为其面积，(x_i,y_i)为其中心坐标。(u,l)表示布局区域的一个二维变量。则采用半周长线长(half-perimeter wire length,HPWL)计算的总线长为：

进一步的，在步骤(2)中，也即图1中103，不同于之前的布局器中使用bin的划分来得到离散的密度函数，本实施例中采用一个连续的全局密度函数ρ(u,l)，表示如下：

令θ_i表示单元i和整个布局区域的重叠，θ_i(u)表示u这点上的密度，则：

Y方向上的定义同理，则

进一步的，在步骤(3)中，也即图1中104中，布局问题的约束条件是单元之间两两无重叠。为了在满足约束条件的同时提高运行效率，利用步骤(2)中提出的全局密度函数构建一个近似的密度约束条件。

令显然p(x,y)≥0，

则：

在这一点上,它意味着每个单元的中点不在其他单元中。这种情况下还会有一部分重叠,但在实际芯片及布局问题中,这种情况可以反映出重叠一定较小。

令当P(x,y)＝0时，单元可以达到较为良好的无重叠状态。因此，该模型使用P(x,y)＝0作为优化问题的约束条件。

进一步的，在步骤(4)中，也即图1中105中，由于步骤(3)中提出的约束条件是非光滑的难以计算，并且在单点移动时较难考虑到周围的密度信息。因此，模型利用高斯函数对全局密度函数进行卷积光滑化处理。二维的卷积公式如下：

二维的高斯函数如下

对该布局问题有由于密度函数ρ(u,l)是一系列矩形函数的和

θ_j(t)θ_j(o)是只有一个峰的矩形函数，所以函数域是一个矩形,高斯函数在一个矩形区域难以积分。

注意到且可由近似。

对于原始的高斯分布来说，σ越大，则覆盖的范围越广，峰值越低。

令其中m是一个与c有关的参数。

当c＜0，可能小于零。而高斯函数是非负的，所以c＞0，c为高斯光滑参数。

模型考虑让这两个函数尽可能近似。函数显然不能重合,所以考虑积分值相等。图2显示了两个函数在设定的参数下的函数图像。图2中，红线1代表了高斯函数,蓝线2代表构建的近似函数。

所以

可以计算

同理

所以光滑的密度函数为

光滑后的约束条件为

进一步的，在步骤(8)中，也即图1中109中，全局布局是一个约束优化问题，先前的算法将布局区域均匀划分为长宽个数相等的直角坐标网(bin)，令ρ_b表示每个网格的密度，D_b(x,y)表示每个网格内单元占据的总面积。则一个全局布局的目标为：满足所有网格的密度小于等于一个给定的目标布局密度ρ_t的约束，使得总HPWL最小。问题模型如下：

而本实施例中采用直接求解的方法，将约束改写为如下一个全局密度约束即

使用罚方法将约束整合到目标函数中，通过一个罚参数λ，将上述约束优化问题转化为无约束的优化问题

对上式进行微分可得梯度矢量如下

进一步的，在步骤(9)中，也即图1中110中，优化方法求解单元新的位置采用如下方式：

输入：基于单元的位置的解m_k，参考解r_k，优化参数a_k；

输出：m_k+1，r_k+1；

(1)当k＝1时，r₁＝m₁，r₀任意取一个向量，a₀＝1；

(2)梯度向量

(3)步长

(4)

(5)

(6)r_k+1＝m_k+1+(a_k-1)(m_k+1-m_k)/a_k+1。

进一步的，在步骤(12)中，也即图1中113中，通过如下方式判断溢出率是否满足要求：

(1)将布局区域划分为均匀的bin；

(2)计算溢出率

(3)重复步骤(7)～步骤(11)直到overflow_ratio＜overflow_min或overflow_ratio相对于前一次计算结果没有进一步减少。

以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (6)

1.一种基于直接求解技术的VLSI标准单元布局方法，其特征在于，包括如下步骤：

步骤S1：把电路表示为超图H＝{V,E}；

步骤S2：计算全局密度函数；

步骤S3：通过所述全局密度函数构造密度约束条件；

步骤S4：采用以修改的高斯函数对所述全局密度函数进行卷积光滑化；

步骤S5：采用无约束二次规划方法初始化单元的位置；

步骤S6：计算线长以及线长梯度；

步骤S7：采用罚函数方法将VLSI全局布局的线长目标及密度约束转化为无约束的非线性规划问题；

步骤S8：利用优化方法求解所述步骤S7中的非线性规划问题，得到新的单元位置；

步骤S9：修改所述步骤S4中卷积光滑化过程中的高斯光滑参数以及所述步骤S7中罚函数中的罚参数；

步骤S10：循环所述步骤S6至所述步骤S9，直到溢出率满足要求，得到并输出总体布局结果，在所述步骤S1中，所述超图H＝{V,E}中，V＝{v₁,v₂,…,v_n}表示电路元件或单元的集合,E＝{e₁,e₂,…,e_n}表示线网集合；

在所述步骤S2中，所述全局密度函数为一连续的全局密度函数，记为ρ(u,l)，X方向上的表示如下：

其中，对于电路元件或单元v_i(i＝1,2,…,n)，记w_i为其宽度，h_i为其高度，A_i为其面积，(x_i,y_i)为其中心坐标，(u,l)表示布局区域的一个二维变量，θ_i表示单元i和整个布局区域的重叠，θ_i(u)表示u点的密度；Y方向上的定义同理，则

在所述步骤S3中，利用所述全局密度函数构建一近似的密度约束条件：

令

则：

对所有i≠j,θ_j(x_i)＝0或θ_j(y_i)＝0

即每个单元的中点不在其他单元中，令且当P(x,y)＝0时，单元达到无重叠状态，则使用P(x,y)＝0作为优化问题的约束条件。

2.根据权利要求1所述的基于直接求解技术的VLSI标准单元布局方法，其特征在于，在所述步骤S3中，通过高斯函数对所述全局密度函数进行卷积光滑化处理：

二维的卷积公式如下：

采用的二维的高斯函数如下

对该布局问题有由于密度函数ρ(u,l)是一系列矩形函数的和，则：

令m是一个与c有关的参数，令G(u,l)与积分值相等得c＞0,c为高斯光滑参数；则：

其中，

同理，

则光滑的密度函数为：

光滑后的约束条件为

3.根据权利要求1所述的基于直接求解技术的VLSI标准单元布局方法，其特征在于，在所述步骤S6中，对于VLSI标准单元布局问题，布局区域是矩形薄板，它的左下角坐标为(0,0)，右上角坐标为(W,H)；对于电路元件或单元v_i(i＝1,2,…,n)，记w_i为其宽度，h_i为其高度，A_i为其面积，(x_i,y_i)为其中心坐标，(u,l)表示布局区域的一个二维变量，则采用半周长线长计算的总线长为：

4.根据权利要求3所述的基于直接求解技术的VLSI标准单元布局方法，其特征在于，在所述步骤S7中，所述全局布局是一个约束优化问题，将布局区域均匀划分为长宽个数相等的直角坐标网，也即bin，令ρ_b表示每个网格的密度，D_b(x,y)表示每个网格内单元占据的总面积，则一个全局布局的目标为：满足所有网格的密度小于等于一个预设的目标布局密度ρ_t的约束，使得总HPWL最小，且问题模型如下：

min W(x,y)

s.t ρ_b≤ρ_t for each bin

采用直接求解的方法，将约束改写为如下一个全局密度约束即：

min W^L1(x,y)

使用罚方法将约束整合到目标函数中，通过一个罚参数λ，将上述约束优化问题转化为无约束的优化问题：

对上式进行微分得到梯度矢量如下：

5.根据权利要求4所述的基于直接求解技术的VLSI标准单元布局方法，其特征在于，在所述步骤S8中，令：

输入：基于单元的位置的解m_k、参考解r_k、优化参数a_k；

输出：m_k+1，r_k+1；

通过如下步骤获取：

步骤S81：当k＝1时，r₁＝m₁，r₀任意取一个向量，a₀＝1；

步骤S82：梯度向量

步骤S83：步长

步骤S84：

步骤S85：

步骤S86：r_k+1＝m_k+1+(a_k-1)(m_k+1-m_k)/a_k+1。

6.根据权利要求4所述的基于直接求解技术的VLSI标准单元布局方法，其特征在于，在所述步骤S10中，通过如下步骤判断溢出率是否满足要求：

步骤S101：将布局区域划分为均匀的bin；

步骤S102：计算溢出率

步骤S103：重复所述步骤S6至所述步骤S9，直到所述溢出率overflow_ratio＜overflow_min或overflow_ratio相对于前一次计算结果没有进一步减少。