CN106972844A - 可编程迟滞比较器 - Google Patents

可编程迟滞比较器 Download PDF

Info

Publication number
CN106972844A
CN106972844A CN201710156445.2A CN201710156445A CN106972844A CN 106972844 A CN106972844 A CN 106972844A CN 201710156445 A CN201710156445 A CN 201710156445A CN 106972844 A CN106972844 A CN 106972844A
Authority
CN
China
Prior art keywords
feedback
comparator
beta
oxide
hysteresis comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710156445.2A
Other languages
English (en)
Inventor
束庆冉
叶茂
赵毅强
夏显召
朱世贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710156445.2A priority Critical patent/CN106972844A/zh
Publication of CN106972844A publication Critical patent/CN106972844A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Abstract

本发明涉及电子器件,为实现比较器迟滞窗宽编程可调,提高比较器的灵活性和通用性,根据实际需求调节窗宽,灵活应用到不同环境中。本发明采用的技术方案是,可编程迟滞比较器,结构是,晶体管M8、M9、M10和M11实现电路从差分输入到单端输出的转换,晶体管M5和M14管为电路提供偏置电流,设置的两条反馈通路:第一条是通过晶体管M1和M2共源节点的串联电流反馈,表现为负反馈;第二条是M6和M7管的源漏极并联电压反馈,这条反馈通路是正反馈。本发明主要应用于电子器件的设计制造。

Description

可编程迟滞比较器
技术领域
本发明涉及电子器件,尤其涉及电子器件中的比较器,具体讲,涉及可编程迟滞比较器。
背景技术
比较器目前已被广泛应用到各种电路设计当中,在模拟信号到数字信号的转换过程中,首先需要对输入信号进行采样,再通过比较器以决定模拟信号的数字值,在最简单的情况下,比较器可以作为一个1位模数转换器。通常情况下,比较器工作在噪声环境中,并且在阈值点检测信号的变化,如果比较器足够快且噪声幅度足够大的话,其输出端也将存在噪声。在这种情况下可以通过改变比较器的传输特性进行修改,因此需要在比较器中引入迟滞,迟滞作为比较器的一种性质其阈值是输入电平的函数,当输入经过阈值时输出会发生改变,同时其阈值也会随之改变,所以在比较器的输出又一次改变状态之前输入必须回到上一阈值,迟滞比较器传输特性曲线如图1所示。输入从负值开始向正直变化时直到输入达到正向转折点时,比较器输出才会开始改变,一旦输出变高,实际转折点发生改变,当输入向负值减小时,输出不变,直到输入达到负向转折点时,比较器的输出才开始转换。
迟滞比较器广泛应用于数字通信、遥感、遥测和其他领域中。它可以降低干扰信号的灵敏度,实现波形变换,比较器正负阈值不同的比较特性可以用于电压整形电路。迟滞比较器的电路结构很多,传统的CMOS电路结构如图2所示。此电路中一共有两条反馈通路,第一条是通过晶体管M1和M2共源节点的串联电流反馈,表现为负反馈;第二条是M6和M7管的源漏极并联电压反馈,这条反馈通路是正反馈。当正反馈系数小于负反馈的系数时,整个电路将表现为负反馈,同时电路将失去迟滞效果,当电路的正反馈系数大于负反馈系数时,整个电路将会表现为正反馈,同时电路将出现迟滞效果。此电路结构简单,但是它的迟滞宽度由内部MOS管尺寸和工艺参数确定,固定不可调。一旦内部参数确定以后,翻转阈值电压就固定了,而不能再根据实际需要来进行调整。对于需要不同的迟滞宽度的比较器,必须重新设计、调整内部器件参数,所以通用性和灵活性较差。因此,本文提出了一种基于传统迟滞比较器的改进电路设计,实现比较器迟滞窗宽编程可调,从而提高比较器的灵活性,可方便应用在不同环境中。
参考文献:
1、《一种高精度的迟滞比较器设计》李强斌,杜月英;四川省电子学会半导体与集成技术专委会2006年度学术年会论文集,2006年12月。
2、Phillip E A,Douglas R H.CMOS Analog Circuit Design[M].New York:OXRORD UNIVERSITY PRESS,2011。
发明内容
为克服现有技术的不足,本发明旨在实现比较器迟滞窗宽编程可调,提高比较器的灵活性和通用性,根据实际需求调节窗宽,灵活应用到不同环境中。本发明采用的技术方案是,可编程迟滞比较器,结构是,晶体管M8、M9、M10和M11实现电路从差分输入到单端输出的转换,晶体管M5和M14管为电路提供偏置电流,设置的两条反馈通路:第一条是通过晶体管M1和M2共源节点的串联电流反馈,表现为负反馈;第二条是M6和M7管的源漏极并联电压反馈,这条反馈通路是正反馈;其中,采用开关控制将正反馈MOS管M6和M7分别用多个MOS管实现,每个MOS管的导通与否取决于其控制开关Ki,i=1,2…,n和Qi,i=1,2…,n,不同开关导通组合实现迟滞比较器正向阈值和负向阈值的可编程变化。
迟滞比较器的正负阈值如下式所示:
式中i5为比较器的偏至电流,μ为MOS管迁移率,cox为MOS管单位面积栅氧化层电容,β1、β3、β4、β6和β7分别为MOS管M1、M3、M4、M6和M7的宽长比。
利用开关控制M6和M7管的导通个数实现其宽长比β6和β7的改变从而改变迟滞比较器的正负阈值。
本发明的特点及有益效果是:
迟滞比较器被广泛应用在很多领域,传统的迟滞比较器电平迟滞宽度为固定值,应用环境改变时需要对比较器进行重新设计,灵活性较低,本文设计的可编程迟滞比较器可实现比较器电平迟滞宽度可调,根据实际应用情况选择电平迟滞宽度,具有很强的灵活性和通用性。
附图说明:
图1迟滞比较器传输特性。
图2传统迟滞比较器电路。
图3迟滞比较器优势。
图4可编程开关设计。
图5可编程迟滞比较器整体电路设计。
具体实施方式
本发明通过改进传统迟滞比较器结构,利用编程实现比较器迟滞窗宽可调,提高比较器的灵活性和通用性,根据实际需求可方便地应用在不同环境中。
在噪声环境中,图3清楚展现了迟滞比较器带来的优点,图中有一个包涵噪声的信号加在没有迟滞的比较器输入端,电路的功能是使比较器的输出跟随输入信号,然而,阈值点附近噪声的变化使比较器的输出充满噪声,通过加入迟滞效果对输出进行改进,迟滞电压必须等于或大于最大噪声幅度。图2为传统迟滞比较器的设计,经过计算此迟滞比较器的正负阈值如下式所示:
式中i5为比较器的偏至电流,μ为MOS管迁移率,cox为MOS管单位面积栅氧化层电容,β1、β3、β4、β6和β7分别为MOS管M1、M3、M4、M6和M7的宽长比。
由式(1)、(2)可以得出迟滞比较器的正负阈值大小可以通过改变正反馈MOS管M6与M4宽长比和M7与M4宽长比进行改变。设a=β63,b=β74,即a、b值得大小决定了比较器的阈值大小,不同的a、b值导致不同的阈值,因此可以通过编程改变a、b的大小实现可编程阈值的迟滞比较器,即可编程迟滞电平宽度比较器。通过a、b编程可变实现可编程迟滞比较器的设计,图4为实现参数a可编程的方法,采用开关控制将正反馈MOS管分别采用多个MOS管实现,每个MOS管的导通与否取决于其控制开关Ki(i=1,2…,n),不同开关导通组合实现参数a的改变从而实现迟滞比较器正向阈值的可编程变化,参数b可采用同样的方法进行可编程控制。图5为整个可编程迟滞比较器的设计,正反馈管由两组MOS管组成,开关采用简单的PMOS实现,因此整个电路的设计实现了迟滞比较器电平迟滞窗口可编程变化。
本发明的结构是,晶体管M8、M9、M10和M11实现电路从差分输入到单端输出的转换,晶体管M5和M14管为电路提供偏置电流,设置的两条反馈通路:第一条是通过晶体管M1和M2共源节点的串联电流反馈,表现为负反馈;第二条是M6和M7管的源漏极并联电压反馈,这条反馈通路是正反馈;当正反馈系数小于负反馈的系数时,整个电路将表现为负反馈,同时电路将失去迟滞效果,当电路的正反馈系数大于负反馈系数时,整个电路将会表现为正反馈,同时电路将出现迟滞效果。
如图4所示是整个迟滞比较器的设计,编码K1、K2…kn和Q1、Q2…Qn控制开关MOS管的导通与否实现比较器电平迟滞窗口编程可变,开关采用PMOS管,所以当Ki(i=1,2…,n)和Qi(i=1,2…,n)为低电平时开关导通,为高电平时开关断开,开关导通个数越多迟滞电平宽度越大,可根据实际应用情况灵活选择开关导通的个数。

Claims (3)

1.一种可编程迟滞比较器,结构是,晶体管M8、M9、M10和M11实现电路从差分输入到单端输出的转换,晶体管M5和M14管为电路提供偏置电流,设置的两条反馈通路:第一条是通过晶体管M1和M2共源节点的串联电流反馈,表现为负反馈;第二条是M6和M7管的源漏极并联电压反馈,这条反馈通路是正反馈;其特征是,采用开关控制将正反馈MOS管M6和M7分别用多个MOS管实现,每个MOS管的导通与否取决于其控制开关Ki,i=1,2…,n和Qi,i=1,2…,n,不同开关导通组合实现迟滞比较器正向阈值和负向阈值的可编程变化。
2.如权利要求1所述的可编程迟滞比较器,其特征是,迟滞比较器的正负阈值如下式所示:
V T R P + = 2 i 5 μc o x β 1 * β 6 / β 3 - 1 β 6 / β 3 + 1 - - - ( 1 )
V T R P - = 2 i 5 μc o x β 1 * 1 - β 7 / β 4 β 7 / β 4 + 1 - - - ( 2 )
式中i5为比较器的偏至电流,μ为MOS管迁移率,cox为MOS管单位面积栅氧化层电容,β1、β3、β4、β6和β7分别为MOS管M1、M3、M4、M6和M7的宽长比。
3.如权利要求1所述的可编程迟滞比较器,其特征是,利用开关控制M6和M7管的导通个数实现其宽长比β6和β7的改变从而改变迟滞比较器的正负阈值。
CN201710156445.2A 2017-03-16 2017-03-16 可编程迟滞比较器 Pending CN106972844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710156445.2A CN106972844A (zh) 2017-03-16 2017-03-16 可编程迟滞比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710156445.2A CN106972844A (zh) 2017-03-16 2017-03-16 可编程迟滞比较器

Publications (1)

Publication Number Publication Date
CN106972844A true CN106972844A (zh) 2017-07-21

Family

ID=59329770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710156445.2A Pending CN106972844A (zh) 2017-03-16 2017-03-16 可编程迟滞比较器

Country Status (1)

Country Link
CN (1) CN106972844A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546996A (zh) * 2018-09-30 2019-03-29 天津大学 低功耗轨到轨衬底驱动比较器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194124A (ja) * 2002-12-12 2004-07-08 Asahi Kasei Microsystems Kk ヒステリシスコンパレータ回路
CN201156726Y (zh) * 2008-02-03 2008-11-26 深圳艾科创新微电子有限公司 一种阀值可调节的cmos迟滞比较器
CN100536332C (zh) * 2006-11-24 2009-09-02 华中科技大学 单边迟滞比较器
CN102075168A (zh) * 2009-11-24 2011-05-25 华东光电集成器件研究所 一种迟滞比较器
CN105406847A (zh) * 2015-11-27 2016-03-16 深圳市芯海科技有限公司 一种紧凑的低功耗多阀值复位电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004194124A (ja) * 2002-12-12 2004-07-08 Asahi Kasei Microsystems Kk ヒステリシスコンパレータ回路
CN100536332C (zh) * 2006-11-24 2009-09-02 华中科技大学 单边迟滞比较器
CN201156726Y (zh) * 2008-02-03 2008-11-26 深圳艾科创新微电子有限公司 一种阀值可调节的cmos迟滞比较器
CN102075168A (zh) * 2009-11-24 2011-05-25 华东光电集成器件研究所 一种迟滞比较器
CN105406847A (zh) * 2015-11-27 2016-03-16 深圳市芯海科技有限公司 一种紧凑的低功耗多阀值复位电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546996A (zh) * 2018-09-30 2019-03-29 天津大学 低功耗轨到轨衬底驱动比较器

Similar Documents

Publication Publication Date Title
CN104460811B (zh) 基准电压温度系数校准电路及其工作方法
CN102722207B (zh) 一种低压差线性稳压器
CN101917195B (zh) 一种高精度低失调电荷比较器电路
CN102394566B (zh) 一种带有自动最优偏置和谐波控制的吉尔伯特混频器
CN104270152B (zh) 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
CN102025352B (zh) 一种迟滞电压比较器
CN109067210B (zh) 一种自适应延时补偿有源整流器电路
CN101047383A (zh) 电流控制全平衡差分式电流传输器
CN104393845B (zh) 一种电流模可变增益放大器
CN106656183A (zh) 流水线模数转换器输入共模误差前馈补偿电路
CN104333347A (zh) 一种开关电流高斯低通滤波器
CN205566222U (zh) 一种lc压控振荡器
CN104953981A (zh) 差分时钟增益提高型n通道有源带通滤波器
CN106972844A (zh) 可编程迟滞比较器
CN204347680U (zh) 基准电压温度系数校准电路
CN103236918A (zh) 一种蔡氏混沌电路的负阻等效方法
CN108199701A (zh) 一种高速的cmos传输门开关电路
CN201766574U (zh) 一种高速共模不敏感电荷比较器电路
Jeong et al. A 20 Gb/s 0.4 pJ/b energy-efficient transmitter driver architecture utilizing constant Gm
CN104953975A (zh) 一种桥式差分无源衰减器
CN103762985B (zh) 采样保持电路
TW202025631A (zh) 比較器及類比數位轉換電路
CN104202014A (zh) Rc滤波器数字调谐电路
CN102723919B (zh) 一种跨导放大器、电阻、电感以及滤波器
CN106026957B (zh) 一种可变增益放大器的增益dB-linear实现方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170721