CN106954134B - 一种光盘播放器及其数字音频信号处理电路 - Google Patents

Abstract

本发明适用于音频处理技术领域，提供了一种光盘播放器及其数字音频信号处理电路。所述数字音频信号处理电路包括：接收单元、时钟信号产生单元、解调采样单元、转换单元、驱动单元以及输出单元，通过解调采样单元对从机芯解调出的第一数字音频信号进行重新解调处理和重新采样处理，配合时钟信号发生单元产生的低噪声、低时基误差的时钟信号解调、采样出标准的、低抖动的第二数字音频信号，再由转换单元将第二数字音频信号转换成频率特定的第三数字音频信号，最后通过同轴输出接口直接输出第三数字音频信号，能够避免由于模拟信号传输过程中受到干扰而导致输出的音频信号音质差的问题。

Description

一种光盘播放器及其数字音频信号处理电路

技术领域

本发明属于音频处理技术领域，尤其涉及一种光盘播放器及其数字音频信号处理电路。

背景技术

光盘播放器，也称为激光唱机或者镭射唱机。它是一种用微电脑控制的智能化高保真立体声音响播放设备，采用了先进的激光技术、数码技术、计算机技术和各种新型元器件，具有高密度记录、放音时间长、操作简便、选曲快速等优点。它能逼真地重放录制的内容，具有层次分明和临场感强的优点。CD 光盘播放器作为非常普遍的音响播放设备，主要由激光拾音器、机芯、唱盘系统、伺服系统、信号处理系统、信息存储系统以及控制系统组成，通过将机芯解调出来的数字信号进行解调、帧同步信号检出、纠错处理处理后经由数模转换器转换成模拟信号进行输出，然而由于模拟信号在传输过程中会受到干扰，而导致输出的音频信号音质差，因此现有的光盘播放器存在输出的音频信号音质差的问题。

发明内容

本发明提供了一种光盘播放器及其数字音频信号处理电路，旨在解决现有的光盘播放器存在输出的音频信号音质差的问题。

本发明提供了一种数字音频信号处理电路，接收由光盘播放器的机芯解调出的第一数字音频信号，所述数字音频信号处理电路包括：

接收单元、时钟信号产生单元、解调采样单元、转换单元、驱动单元以及输出单元；

所述接收单元的输出端与所述解调采样单元的信号输入端连接，所述时钟信号产生单元的输出端与所述解调采样单元的时钟输入端连接，所述解调采样单元的输出端与所述转换单元的输入端连接，所述转换单元的输出端与所述驱动单元的输入端连接，所述驱动单元的输出端与所述输出单元的输入端连接；

所述接收单元接收由所述光盘播放器的机芯解调出的第一数字音频信号并输出至所述解调采样单元，所述时钟信号产生单元产生时钟信号，所述解调采样单元根据所述时钟信号对所述第一数字音频信号进行解调处理和采样处理后输出第二数字音频信号，所述转换单元将所述第二数字音频信号进行转换处理后输出第三数字音频信号，所述驱动单元为所述第三数字音频信号提供带负载能力以使所述输出单元输出所述第三数字音频信号。

本发明还提供了一种光盘播放器，包括机芯，所述光盘播放器还包括上述数字音频信号处理电路。

本发明提供的光盘播放器及其数字音频信号处理电路通过解调采样单元对从机芯解调出的第一数字音频信号进行重新解调处理和重新采样处理，配合时钟信号发生单元产生的低噪声、低时基误差的时钟信号解调、采样出标准的、低抖动的第二数字音频信号，再由转换单元将第二数字音频信号转换成频率特定的第三数字音频信号，最后通过同轴输出接口直接输出第三数字音频信号，能够避免由于模拟信号传输过程中受到干扰而导致输出的音频信号音质差的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的数字音频信号处理电路的结构示意图；

图2是本发明实施例提供的数字音频信号处理电路的电路结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，本发明的说明书和权利要求书中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列单元的系统、产品或设备没有限定于已列出的单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些产品或设备固有的其它单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

本发明实施例为了解决现有的光盘播放器存在输出的音频信号音质差的问题，提供了一种光盘播放器及其数字音频信号处理电路，通过解调采样单元对从机芯解调出的第一数字音频信号进行重新解调处理和重新采样处理，配合时钟信号发生单元产生的低噪声、低时基误差的时钟信号解调、采样出标准的、低抖动的第二数字音频信号，再由转换单元将第二数字音频信号转换成频率特定的第三数字音频信号，最后通过同轴输出接口直接输出第三数字音频信号，能够避免由于模拟信号传输过程中受到干扰而导致输出的音频信号音质差的问题。将完全数字化的第三数字音频信号传输至功放或者专用的解码器进行解码播放，能够避免干扰，输出音质好的音频信号。

为了具体说明上述一种光盘播放器及其数字音频信号处理电路，以下结合具体实施例进行详细说明：

图1示出了本发明实施例提供的数字音频信号处理电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

如图1所示，数字音频信号处理电路10包括：接收单元110、时钟信号产生单元120、解调采样单元130、转换单元140、驱动单元150以及输出单元 160。

接收单元110的输出端与解调采样单元130的信号输入端连接，时钟信号产生单元120的输出端与解调采样单元130的时钟输入端连接，解调采样单元 130的输出端与转换单元140的输入端连接，转换单元140的输出端与驱动单元150的输入端连接，驱动单元150的输出端与输出单元160的输入端连接。

接收单元110接收由光盘播放器的机芯解调出的第一数字音频信号并输出至解调采样单元130，时钟信号产生单元120产生时钟信号，解调采样单元130 根据该时钟信号对第一数字音频信号进行解调处理和采样处理后输出第二数字音频信号，转换单元140将第二数字音频信号进行转换处理后输出第三数字音频信号，驱动单元150为第三数字音频信号提供带负载能力以使输出单元 160输出第三数字音频信号。

需要说明的是，在本发明实施例中，上述光盘播放器的机芯为吸入式机芯，通过吸入式机芯解调出的第一数字音频信号为S/PDIF数字音频信号，解调采样单元根据时钟信号产生单元产生的低噪声、低时基误差的时钟信号对该 S/PDIF数字音频信号进行重新解调处理和重新采样处理后，输出第二数字音频信号，第二数字音频信号为IIS数字音频信号，该IIS数字音频信号具有低抖动的优点，再由转换单元将第二数字音频信号转换为第三数字音频信号，第三数字音频信号为96KHz的S/PDIF数字音频信号。驱动单元使上述第三数字音频信号具有更强的带负载能力，能够无失真的使输出单元输出第三数字音频信号，输出单元使用同轴输出接口能够通过同轴或光纤输出该第三数字音频信号。

还需要说明的是，S/PDIF(Sony/Philips Digital Interface Format)是SONY、PHILIPS数字音频接口的简称，用于传输压缩过的音频信号；IIS(Inter—IC Sound)是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线用于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真。

图2示出了本发明实施例提供的数字音频信号处理电路的电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

如图2所示，作为本发明的一实施例，接收单元110包括：信号输入接口 J1和第一电阻R1。

信号输入接口J1接收光盘播放器的机芯解调出的第一数字音频信号，信号输入接口J1的第一电源引脚VDD1和第二电源引脚接VDD2第一供电电源 VCC1，信号输入接口J1的第三电源引脚VDD3接第二供电电源VCC2，信号输入接口J1的接地引脚GND接地，信号输入接口J1的数字信号输出引脚 SPDIF接第一电阻R1的第一端，第一电阻R1的第二端接地，第一电阻R1的第一端为接收单元110的输出端。

在本实施例中，上述第一供电电源VCC1为+8V的直流电源，上述第二供电电源VCC2为3.3V的直流电源。

时钟信号产生单元120包括：第二电阻R2、第三电阻R3、第四电阻R4、第一晶振Y1、第二晶振Y2、第三晶振Y3、第一电容C1、第二电容C2、第三电容C2、第一稳压芯片U1、第二稳压芯片U2、第三稳压芯片U3、第四电容 C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第四晶振Y4、第九电容C9、第五电阻R5、第五晶振Y5、第六电阻R6、第十电容C10以及第十一电容C11。

第二电阻R2的第一端与第三电阻R3的第一端连接，第三电阻R3的第一端接第三供电电源VCC3，第三电阻R3的第一端与第四电阻R4的第一端连接，第二电阻R2的第二端与第一晶振Y1的第一端连接，第一晶振Y1的第二端与第一电容C1的第一端连接，第一电容C1的第二端接地，第一晶振Y1的第二端与第一稳压芯片U1的输入引脚IN和使能引脚EN连接，第一稳压芯片的接地引脚GND接地，第一稳压芯片U1的输出引脚OUT与第四电容C4的第一端连接，第四电容C4的第二端接地，第五电容C5的第一端和第二端分别与第四电容C4的第一端和第二端连接，第五电容C5的第一端与第四晶振Y4的电源输入引脚VIN连接，第四晶振Y4的输出引脚OUT与第九电容C9的第一端连接，第四晶振Y4的接地引脚GND与第九电容C9的第二端连接，第九电容C9的第二端接地，第五电阻R5的第一端、第五晶振Y5的第一端以及第五晶振Y5的第二端共同构成时钟信号产生单元120的输出端，第五电阻R5的第二端与第九电容C9的第一端连接，第三电阻R3的第二端与第二晶振Y2的第一端连接，第二晶振Y2的第二端与第二电容C2的第一端连接，第二电容 C2的第二端接地，第二晶振Y2的第二端与第二稳压芯片U2的输入引脚IN 和使能引脚EN连接，第二稳压芯片U2的接地引脚GND接地，第二稳压芯片U2的输出引脚OUT与第六电容C6的第一端连接，第六电容C6的第一端接第二供电电源VCC2，第六电容C6的第二端接地，第四电阻R4的第二端与第三晶振Y3的第一端连接，第三晶振Y3的第二端与第三电容C3的第一端连接，第三电容C3的第二端接地，第三晶振Y3的第二端与第三稳压芯片U3的输入引脚IN和使能引脚EN连接，第三稳压芯片U3的接地引脚GND接地，第三稳压芯片U3的输出引脚OUT与的第七电容C7的第一端连接，第七电容C7 的第二端接地，第八电容C8的第一端接第二供电电源VCC2，第八电容C8 的第一端和第二端分别与第七电容C7的第一端和第二端连接，第五晶振Y5 的第一端和第二端分别与第六电阻R6的第一端和第二端连接，第十电容C10 的第一端与第六电阻R6的第一端连接，第十电容C10的第二端接地，第十一电容C11的第一端与第六电阻R6的第二端连接，第十一电容C11的第二端接地。

在本实施例中，上述第二供电电源VCC2为+3.3V的直流电源，上述第三供电电源VCC3为+5V的直流电源。

解调采样单元130包括：第十二电容C12、第十三电容C13、第十四电容 C14、第十五电容C15、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻 R10、第十一电阻R11、第十六电容C16、第十七电容C17以及音频信号处理芯片U4。

第十二电容C12的第一端为解调采样单元130的信号输入端，第十二电容 C12的第二端连接音频信号处理芯片U4的第一信号接收信道引脚RX0，第七电阻R7的第一端与第九电阻R9的第一端连接，第九电阻R9的第一端与第十电阻R10的第一端连接，第十电阻R10的第一端与第十一电阻R11的第一端连接，第十一电阻R11的第一端与第十三电容C13的第一端连接，第十三电容C13的第一端与第二供电电源VCC2连接，第十三电容C14的第二端接地，第十四电容C14的第一端和第二端分别与第十三电容C13的第一端和第二端连接，第十四电容C14的第二端与音频信号处理芯片U4的第一电源引脚PVDD 连接，第七电阻R7的第二端与音频信号处理芯片U4的控制时钟引脚SCLK 连接，第九电阻R9的第二端与音频信号处理芯片U4的数据输出控制引脚 GPO7连接，第十电阻R10的第二端与音频信号处理芯片U4的解锁控制引脚 GSB/GPO2连接，第十一电阻R11的第二端与音频信号处理芯片U4的复位引脚RESETB连接，第十一电阻R11的第二端还与第十五电容C15的第一端连接，第十五电容C15的第二端接地，第八电阻R8的第一端接地，第八电阻R8 的第二端与音频信号处理芯片U4的通用数字输出引脚GPO0连接，第十六电容C16的第一端与音频信号处理芯片U4的第二电源引脚DVDD连接，第十六电容C16的第一端与第二供电电源VCC2连接，第十六电容C16的第二端接地，第十七电容C17的第一端和第二端分别与第十六电容C16的第一端和第二端连接，音频信号处理芯片U4的晶振输入引脚XIN、时钟输出引脚 CLKOUT以及晶振输出引脚XOP共同构成解调采样单元130的时钟输入端，音频信号处理芯片U4的主时钟输出引脚MCLK、左/右时钟输出引脚LRCK、位时钟输出引脚BCLK以及音频信号输出引脚DOUT共同构成解调采样单元 130的输出端。

在本实施例中，第五晶振Y5的第一端与音频信号处理芯片U4的时钟输出引脚CLKOUT连接，第五晶振Y5的第二端与音频信号处理芯片U4的晶振输出引脚XOP连接，第五电阻R5的第一端与音频信号处理芯片U4的晶振输入引脚XIN连接。

转换单元140包括：第十二电阻R12，第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十八电容C18、信号转换芯片U5、第十九电容C19、第六晶振Y6、第二十电容C20以及第七晶振Y7。

第十二电阻R12的第一端、第十三电阻R13的第一端、第十四电阻R14 的第一端以及第十五电阻R15的第一端共同构成转换单元140的输入端，第十二电阻R12的第二端与信号转换芯片U5的主时钟输入引脚MCLK连接，第十三电阻R13的第二端与信号转换芯片U5的左/右时钟输入引脚SYNC连接，第十四电阻R14的第二端与信号转换芯片U5的位时钟输入引脚SCLK连接，第十五电阻R15的第二端与音频转换芯片U5的音频信号输入引脚SDATA连接，音频转换芯片U5的第一主基准时钟输入引脚CLK0、输入输出电源引脚 VIO以及第一格式控制引脚FMT0共同连接第十六电阻R16的第一端，第十六电阻R16的第二端接第十八电容C18的第一端，第十八电容C18的第二端接地，音频转换芯片U5的复位引脚RET与第十六电阻R16的第二端连接，音频转换芯片U5的音频串口控制输入引脚M/S、第二格式控制引脚FMT1、第二主基准时钟输入引脚CLK1以及接地引脚GND共同接地，音频转换芯片U5 的模式控制引脚MODE与第六晶振Y6的第一端连接，第六晶振Y6的第一端还与音频转换芯片U5的第一主基准时钟输入引脚CLK0连接，第六晶振Y6 的第二端与第二供电电源VCC2连接，第十九电容C19的第一端与第六晶振 Y6的第一端连接，第十九电容C19的第二端接地，第二十电容C20的第一端与第七晶振Y7的第一端连接，第二十电容C20的第二端接地，第七晶振Y7 的第一端与音频转换芯片U5的电源引脚VDD连接，第七晶振Y7的第二端与第三供电电源VCC3连接，音频转换芯片U5的音频输出引脚TX+为转换单元 140的输出端。

在本实施例中，第十二电阻R12的第一端与音频信号处理芯片U4的主时钟输出引脚MCLK连接，第十三电阻R13的第一端与音频信号处理芯片U4 的左/右时钟输出引脚LRCK连接，第十四电阻R14的第一端与音频信号处理芯片U4的位时钟输出引脚BCLK连接，第十五电阻R15的第一端与音频信号处理芯片U4的音频信号输出引脚DOUT连接。

驱动单元150包括：第十七电阻R17、第十八电阻R18、第二十一电容C21、第二十二电容C22以及驱动芯片U6。

第十七电阻R17的第一端为驱动单元150的输入端，第十七电阻R17的第二端与驱动芯片U6的第一输入引脚IN1连接，第十八电阻R18的第一端与第十七电阻R17的第一端连接，第十八电阻R18的第二端与驱动芯片U6的第二输入引脚IN2连接，第二十一电容C21的第一端与第三供电电源VCC3连接，第二十一电容C21的第二端接地，第二十二电容C22的第一端和第二端分别与第二十一电容C21的第一端和第二端连接，第二十一电容C21的第一端还与驱动芯片U6的使能引脚EN连接，驱动芯片U6的电源引脚VCC与第二十二电容C22的第一端连接，驱动芯片U6的反使能引脚

接地，驱动芯片 U6的第一输出引脚OUT1、第二输出引脚OUT2、反第二输出引脚

共同构成驱动单元150的输出端。

输出单元160包括：第二十三电容C23、第十九电阻R19、第二十电阻R20、变压器T1、第二十一电阻R21，第二十四电容C24、第一同轴输出接口J2、第二十二电阻R22、第八晶振Y8、第二十五电容C25、第二十六电容C26以及第二同轴输出接口J3。

第二十三电容C23的第一端、第二十电阻R20的第一端以及第二十二电阻R22的第一端共同构成输出单元160的输入端，第二十三电容C23的第二端与第十九电阻R19的第一端连接，第十九电阻R19的第二端与变压器T1的第二输入引脚连接，第二十电阻R20的第一端与变压器T1的第一输入引脚连接，第二十电阻R20的第二端与第十九电阻R19的第二端连接，变压器T1的第一输出引脚和第二输出引脚分别与第二十一电阻R21的第一端和第二端连接，第一同轴输出接口J2的第一端和第二端分别与第二十一电阻R21的第一端和第二端连接，第二十四电容C24的第一端与第二十一电阻R21的第二端连接，第二十四电容C24的第二端接地，第二十二电阻R22的第二端与第二同轴输出接口J3的音频输出引脚OUT连接，第二同轴输出接口J3的接地引脚GND接地，第八晶振Y8的第一端连接第二供电电源VCC2，第八晶振Y8 的第二端与第二十五电容C25的第一端连接，第二十五电容C25的第二端接地，第二十六电容C26的第一端和第二端分别与第二十五电容C25的第一端和第二端连接，第二十六电容C26的第一端与第二同轴输出接口J3的电源引脚VCC连接。

在本实施例中，第二十三电容C23的第一端与驱动芯片U6的第二输出引脚OUT2连接，第二十电阻R20的第一端与驱动芯片U6的反第二输出引脚

连接，第二十二电阻R22的第一端与驱动芯片U6的第一输出引脚OUT1 连接。

具体的，在本实施例中，第一稳压芯片U1、第二稳压芯片U2、第三稳压芯片U3是型号为TLV70033DDCR的低压差线性稳压器，音频信号处理芯片 U4是型号为WN8805GEDS的数字信号收发器。信号转换芯片U5是型号为 DIT4096IPWR的数字音频发射器。驱动芯片U6是型号为DS26C31TN的四差分线路驱动器。

以下结合工作原理和图2对上述数字音频信号处理电路作进一步说明：

由解调采样单元130的音频信号处理芯片U4对从机芯解调出的第一数字音频信号进行重新解调处理和重新采样处理，配合时钟信号发生单元120产生的低噪声、低时基误差的时钟信号解调、采样出标准的、低抖动的第二数字音频信号，其中，上述时钟信号是由带有温度补偿的第五晶振Y5，该晶振的频率为16.934400MHz，其生成的时钟信号具有低噪声和低时基误差的优点，再由转换单元140的转换芯片U5将第二数字音频信号转换成频率特定的第三数字音频信号，通过驱动单元150的驱动芯片U6使信号转换芯片U5转换输出的第三数字音频信号具有更强的带负载能力，能够无失真的将第三数字音频信号推送至输出单元160的同轴输出接口和变压器T1，以使输出单元160直接输出第三数字音频信号。

具体的，光盘播放器的机芯为吸入式机芯，通过吸入式机芯解调出的第一数字音频信号为S/PDIF数字音频信号，数字信号处理芯片根据时钟信号产生单元产生的低噪声、低时基误差的时钟信号对该S/PDIF数字音频信号进行重新解调处理和重新采样处理后，输出第二数字音频信号，第二数字音频信号为 IIS数字音频信号，该IIS数字音频信号具有低抖动的优点，再由信号转换芯片将第二数字音频信号转换为第三数字音频信号，第三数字音频信号为96KHz 的S/PDIF数字音频信号。通过驱动芯片使信号转换芯片转换输出的第三数字音频信号具有更强的带负载能力，能够无失真的将第三数字音频信号推送至输出单元160的同轴输出接口和变压器T1，以使输出单元160直接输出第三数字音频信号。输出单元使用同轴输出接口能够通过同轴或光纤输出该第三数字音频信号。将完全数字化的数字音频信号传递到功放或专用的解码器进行解码播放。能够避免受到模拟信号的干扰，提高输出的音频信号的音质。

本发明实施例还提供了一种光盘播放器，包括机芯，该光盘播放器还包括上述数字音频信号处理电路。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种数字音频信号处理电路，接收由光盘播放器的机芯解调出的第一数字音频信号，其特征在于，所述数字音频信号处理电路包括：

接收单元、时钟信号产生单元、解调采样单元、转换单元、驱动单元以及输出单元；

所述接收单元的输出端与所述解调采样单元的信号输入端连接，所述时钟信号产生单元的输出端与所述解调采样单元的时钟输入端连接，所述解调采样单元的输出端与所述转换单元的输入端连接，所述转换单元的输出端与所述驱动单元的输入端连接，所述驱动单元的输出端与所述输出单元的输入端连接；

所述接收单元接收由所述光盘播放器的机芯解调出的第一数字音频信号并输出至所述解调采样单元，所述时钟信号产生单元产生时钟信号，所述解调采样单元根据所述时钟信号对所述第一数字音频信号进行解调处理和采样处理后输出第二数字音频信号，所述转换单元将所述第二数字音频信号进行转换处理后输出第三数字音频信号，所述驱动单元为所述第三数字音频信号提供带负载能力以使所述输出单元输出所述第三数字音频信号，所述输出单元通过同轴输出接口输出第三数字音频信号；

所述时钟信号产生单元包括：

第二电阻、第三电阻、第四电阻、第一晶振、第二晶振、第三晶振、第一电容、第二电容、第三电容、第一稳压芯片、第二稳压芯片、第三稳压芯片、第四电容、第五电容、第六电容、第七电容、第八电容、第四晶振、第九电容、第五电阻、第五晶振、第六电阻、第十电容以及第十一电容；

所述第二电阻的第一端与所述第三电阻的第一端连接，所述第三电阻的第一端接第三供电电源，所述第三电阻的第一端与所述第四电阻的第一端连接，所述第二电阻的第二端与所述第一晶振的第一端连接，所述第一晶振的第二端与所述第一电容的第一端连接，所述第一电容的第二端接地，所述第一晶振的第二端与所述第一稳压芯片的输入引脚和使能引脚连接，所述第一稳压芯片的接地引脚接地，所述第一稳压芯片的输出引脚与所述第四电容的第一端连接，所述第四电容的第二端接地，所述第五电容的第一端和第二端分别与所述第四电容的第一端和第二端连接，所述第五电容的第一端与所述第四晶振的电源输入引脚连接，所述第四晶振的输出引脚与所述第九电容的第一端连接，所述第四晶振的接地引脚与所述第九电容的第二端连接，所述第九电容的第二端接地，所述第五电阻的第一端、所述第五晶振的第一端以及所述第五晶振的第二端共同构成所述时钟信号产生单元的输出端，所述第五电阻的第二端与所述第九电容的第一端连接，所述第三电阻的第二端与所述第二晶振的第一端连接，所述第二晶振的第二端与所述第二电容的第一端连接，所述第二电容的第二端接地，所述第二晶振的第二端与所述第二稳压芯片的输入引脚和使能引脚连接，所述第二稳压芯片的接地引脚接地，所述第二稳压芯片的输出引脚与所述第六电容的第一端连接，所述第六电容的第一端接第二供电电源，所述第六电容的第二端接地，所述第四电阻的第二端与所述第三晶振的第一端连接，所述第三晶振的第二端与所述第三电容的第一端连接，所述第三电容的第二端接地，所述第三晶振的第二端与所述第三稳压芯片的输入引脚和使能引脚连接，所述第三稳压芯片的接地引脚接地，所述第三稳压芯片的输出引脚与所述的第七电容的第一端连接，所述第七电容的第二端接地，所述第八电容的第一端接所述第二供电电源，所述第八电容的第一端和第二端分别与所述第七电容的第一端和第二端连接，所述第五晶振的第一端和第二端分别与所述第六电阻的第一端和第二端连接，所述第十电容的第一端与所述第六电阻的第一端连接，所述第十电容的第二端接地，所述第十一电容的第一端与所述第六电阻的第二端连接，所述第十一电容的第二端接地。

2.根据权利要求1所述的数字音频信号处理电路，其特征在于，所述接收单元包括：

信号输入接口和第一电阻；

所述信号输入接口接收所述光盘播放器的机芯解调出的第一数字音频信号，所述信号输入接口的第一电源引脚和第二电源引脚接第一供电电源，所述信号输入接口的第三电源引脚接第二供电电源，所述信号输入接口的接地引脚接地，所述信号输入接口的数字信号输出引脚接所述第一电阻的第一端，所述第一电阻的第二端接地，所述第一电阻的第一端为所述接收单元的输出端。

3.根据权利要求1所述的数字音频信号处理电路，其特征在于，所述解调采样单元包括：

第十二电容、第十三电容、第十四电容、第十五电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十六电容、第十七电容以及音频信号处理芯片；

所述第十二电容的第一端为所述解调采样单元的信号输入端，所述第十二电容的第二端连接所述音频信号处理芯片的第一信号接收信道引脚，所述第七电阻的第一端与所述第九电阻的第一端连接，所述第九电阻的第一端与所述第十电阻的第一端连接，所述第十电阻的第一端与所述第十一电阻的第一端连接，所述第十一电阻的第一端与所述第十三电容的第一端连接，所述第十三电容的第一端与所述第二供电电源连接，所述第十三电容的第二端接地，所述第十四电容的第一端和第二端分别与所述第十三电容的第一端和第二端连接，所述第十四电容的第二端与音频信号处理芯片的第一电源引脚连接，所述第七电阻的第二端与所述音频信号处理芯片的控制时钟引脚连接，所述第九电阻的第二端与所述音频信号处理芯片的数据输出控制引脚连接，所述第十电阻的第二端与所述音频信号处理芯片的解锁控制引脚连接，所述第十一电阻的第二端与所述音频信号处理芯片的复位引脚连接，所述第十一电阻的第二端还与所述第十五电容的第一端连接，所述第十五电容的第二端接地，所述第八电阻的第一端接地，所述第八电阻的第二端与所述音频信号处理芯片的通用数字输出引脚连接，所述第十六电容的第一端与所述音频信号处理芯片的第二电源引脚连接，所述第十六电容的第一端与所述第二供电电源连接，所述第十六电容的第二端接地，所述第十七电容的第一端和第二端分别与所述第十六电容的第一端和第二端连接，所述音频信号处理芯片的晶振输入引脚、时钟输出引脚以及晶振输出引脚共同构成所述解调采样单元的时钟输入端，所述音频信号处理芯片的主时钟输出引脚、左/右时钟输出引脚、位时钟输出引脚以及音频信号输出引脚共同构成所述解调采样单元的输出端。

4.根据权利要求1所述的数字音频信号处理电路，其特征在于，所述转换单元包括：

第十二电阻，第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十八电容、信号转换芯片、第十九电容、第六晶振、第二十电容以及第七晶振；

所述第十二电阻的第一端、所述第十三电阻的第一端、所述第十四电阻的第一端以及所述第十五电阻的第一端共同构成所述转换单元的输入端，第十二电阻的第二端与所述信号转换芯片的主时钟输入引脚连接，所述第十三电阻的第二端与所述信号转换芯片的左/右时钟输入引脚连接，所述第十四电阻的第二端与所述信号转换芯片的位时钟输入引脚连接，所述第十五电阻的第二端与所述信号转换芯片的音频信号输入引脚连接，所述信号转换芯片的第一主基准时钟输入引脚、输入输出电源引脚以及第一格式控制引脚共同连接所述第十六电阻的第一端，所述第十六电阻的第二端接所述第十八电容的第一端，所述第十八电容的第二端接地，所述信号转换芯片的复位引脚与所述第十六电阻的第二端连接，所述信号转换芯片的音频串口控制输入引脚、第二格式控制引脚、第二主基准时钟输入引脚以及接地引脚共同接地，所述信号转换芯片的模式控制引脚与所述第六晶振的第一端连接，所述第六晶振的第一端还与所述信号转换芯片的第一主基准时钟输入引脚连接，所述第六晶振的第二端与第二供电电源连接，所述第十九电容的第一端与所述第六晶振的第一端连接，所述第十九电容的第二端接地，所述第二十电容的第一端与所述第七晶振的第一端连接，所述第二十电容的第二端接地，所述第七晶振的第一端与所述信号转换芯片的电源引脚连接，所述第七晶振的第二端与第三供电电源连接，所述信号转换芯片的音频输出引脚为所述转换单元的输出端。

5.根据权利要求1所述的数字音频信号处理电路，其特征在于，所述驱动单元包括：

第十七电阻、第十八电阻、第二十一电容、第二十二电容以及驱动芯片；

所述第十七电阻的第一端为所述驱动单元的输入端，所述第十七电阻的第二端与所述驱动芯片的第一输入引脚连接，所述第十八电阻的第一端与所述第十七电阻的第一端连接，所述第十八电阻的第二端与所述驱动芯片的第二输入引脚连接，所述第二十一电容的第一端与第三供电电源连接，所述第二十一电容的第二端接地，所述第二十二电容的第一端和第二端分别与所述第二十一电容的第一端和第二端连接，所述第二十一电容的第一端还与所述驱动芯片的使能引脚连接，所述驱动芯片的电源引脚与所述第二十二电容的第一端连接，所述驱动芯片的反使能引脚接地，所述驱动芯片的第一输出引脚、第二输出引脚、反第二输出引脚共同构成所述驱动单元的输出端。

6.根据权利要求1所述的数字音频信号处理电路，其特征在于，所述输出单元包括：

第二十三电容、第十九电阻、第二十电阻、变压器、第二十一电阻，第二十四电容、第一同轴输出接口、第二十二电阻、第八晶振、第二十五电容、第二十六电容以及第二同轴输出接口；

所述第二十三电容的第一端、所述第二十电阻的第一端以及所述第二十二电阻的第一端共同构成所述输出单元的输入端，第二十三电容的第二端与所述第十九电阻的第一端连接，所述第十九电阻的第二端与所述变压器的第二输入引脚连接，所述第二十电阻的第一端与所述变压器的第一输入引脚连接，所述第二十电阻的第二端与所述第十九电阻的第二端连接，所述变压器的第一输出引脚和第二输出引脚分别与所述第二十一电阻的第一端和第二端连接，所述第一同轴输出接口的第一端和第二端分别与所述第二十一电阻的第一端和第二端连接，所述第二十四电容的第一端与所述第二十一电阻的第二端连接，所述第二十四电容的第二端接地，所述第二十二电阻的第二端与所述第二同轴输出接口的音频输出引脚连接，所述第二同轴输出接口的接地引脚接地，所述第八晶振的第一端连接第二供电电源，所述第八晶振的第二端与所述第二十五电容的第一端连接，所述第二十五电容的第二端接地，所述第二十六电容的第一端和第二端分别与所述第二十五电容的第一端和第二端连接，所述第二十六电容的第一端与所述第二同轴输出接口的电源引脚连接。

7.根据权利要求3所述的数字音频信号处理电路，其特征在于，所述音频信号处理芯片是型号为WN8805GEDS的数字信号收发器。

8.根据权利要求4所述的数字音频信号处理电路，其特征在于，所述信号转换芯片是型号为DIT4096IPWR的数字音频发射器。

9.一种光盘播放器，包括机芯，其特征在于，所述光盘播放器还包括如权利要求1至8任意一项所述的数字音频信号处理电路。

Images