CN106950427A - 一种精密采样装置 - Google Patents

Abstract

本发明公开了一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片；所述缓存器组与所述AD采样组连接；所述时钟发生器分别与所述AD采样组、缓存器组连接；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。

Description

一种精密采样装置

技术领域

本发明涉及电路技术领域，特别涉及一种精密采样装置。

背景技术

随着科学技术不断提高，人们对采样数据要求越来越高。现有技术中采样的精密程度并不高。

发明内容

本发明提供一种精密采样装置，解决了上述技术问题，达到了提供的采样装置采样精度高的技术效果。

本发明提供一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。

优选的，所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。

优选的，所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。

优选的，所述多组信号处理模块还包括积分电路、A/D转换模块，所述微处理器依次与积分电路、A/D转换连接形成回路，所述微处理器输出表征信号相位差的占空比变化的方波分频信号，并送至所述积分电路，所述积分电路将接收到的所述方波分频信号变成对应的直流电压，所述A/D转换模块对所述直流电压进行采集。

优选的，所述微处理器通过RS232串行通讯接口与所述计算机处理模块连接，通过所述RS232串行通讯接口将所述微处理器中对所述直流电压的采集数据发送至所述计算机处理模块处理，并输出。

优选的，所述相邻相位组信号的一路信号为参考频率源信号、被测量频率源信号。

优选的，所述相位差采集模块通过软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值。

优选的，所述相位差采集模块通过程序中对单片机内部的一个16位定时器设置最小的定时时间，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况；对于采样时间信号，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加；对于第二频率信号，当上升沿到来时，引脚P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化；在16位定时器最小的定时周期内，当第二频率信号、采样时间信号上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。

本申请具有如下有益效果：

本申请通过AD采样组对输入频率信号进行采样，缓存器存储ADC采样数据，所述多组信号处理模块获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出；从整体上实现了高精密采样。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1为本申请较佳实施方式一种精密采样装置的示意图；

图2为本申请图1中时钟发生器的示意图；

图3为本申请中5路相邻相位信号图；

图4为本申请图1中多组信号处理模块的示意图；

图5为本申请图4中多组信号处理模块一实施例的示意图；

图6为本申请图5中DDS处理模块的示意图；

图7为本申请图5中DDS1的示意图；

图8为本申请图6中单片机与DDS1的通讯时序图；

图9为本申请图5中DDS2的示意图；

图10为图5中相位比较模块的电路原理图；

图11为图6中积分电路输出结果的示意图；

图12为图6中采样时间信号的示意图。

具体实施方式

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

图1为本申请较佳实施方式一种精密采样装置的示意图；请参阅图1，本申请提供一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；

所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；

请参阅图2，所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。

请参阅图3，所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。所述多组信号处理模块也可以说是多路信号处理模块。图4中为一实施例，5路信号按相邻关系(例如0度与36度、36度与72度等)以组的形式送入到多组信号处理模块中

所述多组信号处理模块还包括积分电路、A/D转换模块，所述微处理器依次与积分电路、A/D转换连接形成回路，所述微处理器输出表征信号相位差的占空比变化的方波分频信号，并送至所述积分电路，所述积分电路将接收到的所述方波分频信号变成对应的直流电压，所述A/D转换模块对所述直流电压进行采集。

所述微处理器通过RS232串行通讯接口与所述计算机处理模块连接，通过所述RS232串行通讯接口将所述微处理器中对所述直流电压的采集数据发送至所述计算机处理模块处理，并输出。

所述相邻相位组信号的一路信号为参考频率源信号、被测量频率源信号。请参阅图5，以其中一路(0度与36度)为例，我们定义0度信号为参考频率源信号、36度信号为被测量频率源信号。

将被测频率源信号f1以及参考频率源信号f2分别送至DDS处理模块，通过DDS数字合成技术得到两路频率相近的的方波分频信号，然后经过微处理器对两路信号的相位差以信号上升沿触发的处理方式进行采集，同时微处理器输出表征两路信号相位差的占空比变化的数字方波信号，并送入积分电路后变成相应的直流电压，微处理器片内集成的A/D转换模块对直流电压进行采集、最后通过RS232串行通讯接口将测量数据传递给计算机，经计算机数据处理后，将测量结果及实时测量曲线显示给用户端。

实施例

请参阅图3，原始采样信号同时送入AD采样组中5路ADC采样芯片中进行采样，ADC在时钟信号发生器送出的5路相邻相位差为36度(0度、36度、72度、108度、144度)的采样时钟使能下，产生5路数据流，并送至缓存器组。缓存器组由5路先进先出存储器(FIFO)构成，在时钟发生器送出的5路相邻相位差为36度(180度、216度、252度、288度、324度)的存储时钟触发下，对ADC采样数据流进行缓存处理。同时数据信号处理单元访问FIFO写满中断后，使能FIFO中的缓存数据读出，并按照采样时间的先后关系，拼合成一个完整的采样过程。

多组信号处理模块针对上述5路信号按相邻关系(例如0度与36度、36度与72度等)进行相位分析，得出相位差纠偏信号反馈给时钟发生器，以使其改变多路输出信号的相位以保持在严格意义上的36度关系。同时多组信号处理模块访问缓存器组获得完整的A/D采样过程数据输送给用户端。

请参阅图6和图7，DDS处理模块中参考时钟信号f2经隔离放大器1后被送至走时计数器1，走时计数器1对f2进行频率计数，通过单片机使能锁存器1对走时计数器1的计数值进行采样并锁存，从而得到具体的参考时钟信号的频率F2。被测频率信号f1经隔离放大器2后其中一路被送至DDS1的外部时钟输入端，作为DDS1工作用参考时钟，同时DDS1的外部数据通讯端口(片选)、SCLK(写脉冲)、SDIO(数据)分别连接至单片机，用以接受来自单片机的控制字命令及数据的传输。

实际选用的DDS芯片内部有2个48位频率控制寄存器(F0、F1)，对于本装置被测频率信号f1，当不使用DDS1内部PLL倍频功能时，48位的频率控制寄存器F0全填充1时，DDS1会有频率为f1的时钟信号输出，但是在实际应用中，为了拓宽比相装置对被测频率信号的测量范围，如当参考时钟信号频率取10MHz，而被测信号频率为上百甚至几百赫兹时，就需要对被测频率信号先作分频处理，在保证原信号频率稳定度不受影响的前提下降低被测信号的频率。在本装置中，拟采用对被测信号f1作1/100分频处理，通过单片机将具体的分频数值传送至DDS1实现信号分频处理，其数值分频值的计算方法如下：

其中，D为所需要计算的具体分频数值，f1为被测信号频率，f为所需要的具体分频信号频率，对于f＝(1/100)f1情况，分频数值D应为248×10-2。单片机与DDS1之间的通讯采用串行通讯的时序进行：

当为高电平时，SCLK，SDIO引脚为高阻状态。当为低电平时，DDS1将处于通讯状态，此时当单片机对引脚SCLK输入一个上升沿脉冲时，将使挂在数据总线SDIO上的以二进制表示的一位分频数值数据写入DDS1数据缓冲区，直至最终一个二进制分频率数值数据写入后，通过DDS1的内部比较器处理将会得到所要求的分频信号输出。

将经DDS1模块1/100分频处理后得到的频率信号f送至走时计数器2，走时计数器2对f进行频率计数，通过单片机使能锁存器2对走时计数器2的计数值进行采样并锁存，单片机通过对锁存器2计数数据的读取并作乘100处理后便可得到具体的被测信号的频率值F1。通过式(2)，单片机决定具体的传送至DDS2的分频参数：

式中，F1、F2为通过走时计数器2及走时计数器1对被测信号f1及参考时钟信号f2进行采样计数得到的具体频率值，Δf是一个预置的差频数值，其大小决定了最终进入相位采集的被测信号fx与参考时钟信号f0之间的频率差值，即在比相曲线中一个完整周期的时间值。

经隔离放大器2后的被测信号另一路被送至DDS2的外部时钟输入端，作为DDS2工作用参考时钟，同时DDS2的外部数据通讯端口(片选)、SCLK(写脉冲)、SDIO(数据)分别连接至单片机，用以接受来自单片机的控制字命令及数据的传输。

请参阅图9，经DDS2对被测信号按预置分频数值Data分频处理后，得到所需的fx被测信号输出，然后送至滤波模块进行低通滤波处理后，直接输出。

请参阅图10，所述相位差采集模块被测信号fx及参考时钟信号fo分别送至单片机的引脚P1.3和P1.4端，P1.6引脚输出直接作为比相后积分电路电平输入端。同时为使单片机能够正常稳定的工作，将一路外部时钟CLK信号送至单片机时钟输入端。在设计时采用了软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值，具体实现过程如下：

请参阅图11和图12，所述相位差采集模块通过软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值。所述相位差采集模块通过程序中对单片机内部的一个16位定时器设置最小的定时时间，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况；对于采样时间信号，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加；对于第二频率信号，当上升沿到来时，引脚P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化；在16位定时器最小的定时周期内，当第二频率信号、采样时间信号上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。

从以上的设计，我们注意到：

(1)定时器的定时时间要越小越好，对于具体采用的单片机来说，其相应的外部时钟输入CLK信号频率以及频率稳定度要越高越好，这样一方面使单片机执行一个机器周期代码的时间缩短，另一方面当外部输入时钟信号的频率稳定度比较高时，对于每次定时器溢出中断响应的时间就比较准确，从而可以提高被测信号fx以及参考时钟信号fo的相差采集的分辨率。

(2)程序中通过P1.6引脚输出信号的方波占空比反映两路信号的相差关系，当两路信号相位相差较大时，P1.6输出方波中高电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较快，当两路信号相位差较小时，P1.6输出方波中低电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较慢，而当两路信号相位相差在仪器分辨率范围内为0时，就会导致积分电路中总的积分电压置0，即完成了一个完整的比相周期。

经积分电路得到的比相积分电压送至单片机内部的A/D采样引脚P0.0，单片机通过A/D采样积分电路具体的积分电压值。单片机片内为10位精度的A/D转换模块，能够代表的数值范围为0-1023，即数值0和1023分别代表着00和3600相位差，那么设计的最小分辨率大概为3600/1024＝0.40左右，即在实际比相时会存在着±0.40左右的测量误差。在实际测量时，通常将参考时钟信号fo与被测信号fx的频率按照式(2)设置成相差某一较小的差频△f进行相位差的采集与积分电压处理，单片机通过内部集成A/D采样积分电路的积分电压，并将采集得到的结果通过内部集成的增强型UART接口TX、RX以RS232串行通讯方式传送至PC机，其它的整个比相结果处理由PC端来完成。以实际的单片机10位精度的A/D采样模块，采集时间为10s为例，PC端在实际处理整个比相结果过程中，计算小时稳定度如下：

PC端通过接收单片机发送而来的积分电压数据，取其中的第1个、第360个、第720个…A/D采样电压数值(假定A/D采集范围为0～V)，将其转化为相位值具体的转化公式为：

式(3)整理后得：

其中N为第i个3600秒内所经历的3600完整的周期个数，V1、V2分别为第i-1和i-2个3600秒时刻所对应的A/D采样电压，φ_i即为所求的第i个3600秒所经历的总相位值，则第i个3600秒差频数据△fi计算为：

有了相应的△fi值，则可以将其代入公式(6)阿仑方差计算相应的频率稳定度。

式中τ为采样时间与采样周期，表明阿仑方差是无间隙采样，fk为采样时间内相应的频率值，N为测量次数。

如果上述两相邻相位信号的相位值严格保持着一致的话，式(6)得出的值将会是恒定的，若任何一路频率信号发生相位改变都将使式(6)得出的结论偏离这个恒定值，那么我们就认为时钟发生器产生的相邻相位信号的相位发生改变，从而需要调整，此时微处理器就会发出相位差纠偏信号给时钟发生器模块。具体是这样实施的：

按照专利总框图原理，我们上电后5分钟，微处理器将按照式(6)计算得出一个频率稳定度值F作为参考值，并记录在内部存储器中。然后我们以参考值F的上下偏差10％作为判定标准，即当某一时刻实时的微处理器将按照式(6)计算得出一个频率稳定度值F1偏离标准值F的10％，那微处理器认为相邻相位信号的相位发生改变，需要调整，此时微处理器就会发出相位差纠偏信号给时钟发生器模块。

本申请具有如下有益效果：

本申请通过AD采样组对输入频率信号进行采样，缓存器存储ADC采样数据，所述多组信号处理模块获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出；从整体上实现了高精密采样。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种精密采样装置，其特征在于，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；

所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；

所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；

所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。

2.如权利要求1所述的精密采样装置，其特征在于，所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。

3.如权利要求1所述的精密采样装置，其特征在于，所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。

4.如权利要求3所述的精密采样装置，其特征在于，所述多组信号处理模块还包括积分电路、A/D转换模块，所述微处理器依次与积分电路、A/D转换连接形成回路，所述微处理器输出表征信号相位差的占空比变化的方波分频信号，并送至所述积分电路，所述积分电路将接收到的所述方波分频信号变成对应的直流电压，所述A/D转换模块对所述直流电压进行采集。

5.如权利要求4所述的精密采样装置，其特征在于，所述微处理器通过RS232串行通讯接口与所述计算机处理模块连接，通过所述RS232串行通讯接口将所述微处理器中对所述直流电压的采集数据发送至所述计算机处理模块处理，并输出。

6.如权利要求3所述的精密采样装置，其特征在于，所述相邻相位组信号的一路信号为参考频率源信号、被测量频率源信号。

7.如权利要求3所述的精密采样装置，其特征在于，所述相位差采集模块通过软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值。

8.如权利要求7所述的精密采样装置，其特征在于，所述相位差采集模块通过程序中对单片机内部的一个16位定时器设置最小的定时时间，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况；对于采样时间信号，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加；对于第二频率信号，当上升沿到来时，引脚P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化；在16位定时器最小的定时周期内，当第二频率信号、采样时间信号上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。