CN106940623B - 存储器管理方法、存储器控制电路单元及存储器储存装置 - Google Patents
存储器管理方法、存储器控制电路单元及存储器储存装置 Download PDFInfo
- Publication number
- CN106940623B CN106940623B CN201610003016.7A CN201610003016A CN106940623B CN 106940623 B CN106940623 B CN 106940623B CN 201610003016 A CN201610003016 A CN 201610003016A CN 106940623 B CN106940623 B CN 106940623B
- Authority
- CN
- China
- Prior art keywords
- physical
- cell
- physically
- cells
- available
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
Abstract
本发明提供一种存储器管理方法、存储器控制电路单元及存储器储存装置。本存储器管理方法包括根据可复写式非易失性存储器模块的每一实体抹除单元记录使用信息。本存储器管理方法也包括根据使用信息配置多个超实体单元，其中在第一超实体单元的第一实体抹除单元中对应第一非可用实体程序化单元的地址偏置值是相同于在第一超实体单元的第二实体抹除单元中对应第一可用实体程序化单元的地址偏置值。本发明的存储器管理方法、存储器控制电路单元及存储器储存装置，可通过为可复写式非易失性存储器模块中的每个实体抹除单元记录使用信息，来确实地识别出每个实体抹除单元中的非可用实体程序化单元，以决定出较多的可用容量。
Description
技术领域
本发明涉及一种存储器管理方法，尤其涉及一种可复写式非易失性存储器模块的存储器管理方法、存储器控制电路单元及存储器储存装置。
背景技术
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，在可复写式非易失性存储器模块中的实体抹除单元的管理上，存储器管理电路仅会记录相同的单一信息来代表所有实体抹除单元中的坏实体程序化单元的状况。而存储器管理电路并会根据所记录的单一信息来决定可复写式非易失性存储器模块中的好实体抹除单元。然而，由于每个实体抹除单元中的坏实体程序化单元的偏置地址值可能不相同，倘若仅以单一信息作为代表，将无法确实获得每个实体抹除单元中的坏实体程序化单元的正确信息。再者，仅记录单一信息来进行存储器管理，意即在实际使用时，在每个好实体抹除单元中对应坏实体程序化单元的地址偏置值必须相同。如此一来，可能造成某些可用的实体抹除单元被判断为坏实体抹除单元而无法被使用，而仅能决定出较少的可复写式非易失性存储器模块的可使用容量。并且，在可将至少两个好实体抹除单元配置为一个超实体单元的系统中，在每个好实体抹除单元中各自对应坏实体程序化单元的地址偏置值必须彼此相同，将可能造成可用超实体单元的数目减少。因此，如何能确实地记录关于每个实体抹除单元中的坏实体程序化单元的正确信息，进而决定出更多的可使用容量，为此领域技术人员所关心的议题。
发明内容
本发明提供一种存储器管理方法、存储器控制电路单元及存储器储存装置，可通过为可复写式非易失性存储器模块中的每个实体抹除单元记录使用信息，来确实地识别出每个实体抹除单元中的非可用实体程序化单元，以决定出较多的可用容量。
本发明的存储器管理方法，用于可复写式非易失性存储器模块。可复写式非易失性存储器模块包括多个实体抹除单元，每一实体抹除单元包括多个实体程序化单元。本存储器管理方法包括根据此些实体抹除单元之中的每一个实体抹除单元记录使用信息。再者，本存储器管理方法也包括根据使用信息配置多个超实体单元，而此些超实体单元中的每一个超实体单元包括此些实体抹除单元中的至少两个实体抹除单元。并且，此些超实体单元包括第一超实体单元，第一超实体单元包括第一实体抹除单元及第二实体抹除单元。第一实体抹除单元包括第一非可用实体程序化单元，第二实体抹除单元包括第一可用实体程序化单元，而且第一实体抹除单元中对应第一非可用实体程序化单元的地址偏置值是相同于第二实体抹除单元中对应第一可用实体程序化单元的地址偏置值。
在本发明的一范例实施例中，上述的每一个超实体单元包括多个超实体程序化单元，第一实体抹除单元包括第二可用实体程序化单元，其中第一实体抹除单元的第二可用实体程序化单元与第二实体抹除单元的第一可用实体程序化单元被配置为第一超实体单元的一个超实体程序化单元，其中在第一实体抹除单元中对应第二可用实体程序化单元的地址偏置值是不相同于第二实体抹除单元中对应第一可用实体程序化单元的地址偏置值。
在本发明的一范例实施例中，上述的存储器管理方法还包括根据使用信息计算可用容量。并且，可用容量是根据此些实体抹除单元中的每一个实体抹除单元中的可用实体程序化单元的数目来计算。
在本发明的一范例实施例中，上述的根据使用信息计算可用容量的步骤包括根据使用信息计算每一实体抹除单元的可用实体程序化单元的数目。再者，依据此些数目之中的最小值决定每一超实体单元的容量，并且根据此些超实体单元的数量与每一超实体单元的容量决定可用容量。
在本发明的一范例实施例中，上述的为此些实体抹除单元之中的每一个实体抹除单元记录使用信息的步骤包括扫描至少一实体抹除单元的可用实体程序化单元的数目。倘若此至少一实体抹除单元的可用实体程序化单元的数目不大于识别门槛数目，在使用信息中记录此些实体抹除单元中的可用实体程序化单元。倘若此至少一实体抹除单元的可用实体程序化单元的数目大于识别门槛数目时，在使用信息中记录此些实体抹除单元中的非可用实体程序化单元。
在本发明的一范例实施例中，上述的存储器管理方法还包括记录识别旗标以标记记录在使用信息中的实体程序化单元是可用实体程序化单元或非可用实体程序化单元。
在本发明的一范例实施例中，上述的存储器管理方法还包括从此些实体抹除单元之中选择至少一实体抹除单元。此至少一实体抹除单元包括多个可用实体程序化单元与多个非可用实体程序化单元。再者，上述的存储器管理方法还包括在不程序化此至少一实体抹除单元的非可用实体程序化单元下将测试数据程序化至此至少一实体抹除单元的可用实体程序化单元中。并且从此至少一实体抹除单元的可用实体程序化单元中读取数据，以及计算所读取的数据中的错误位的数目作为第一错误位计数。此外，上述的存储器管理方法还包括将测试数据程序化至此至少一实体抹除单元的可用实体程序化单元中，将虚拟数据程序化至此至少一实体抹除单元的非可用实体程序化单元。并且从此至少一实体抹除单元的可用实体程序化单元中读取数据，以及计算所读取的数据中的错误位的数目作为一第二错误位计数。倘若第一错误位计数大于第二错误位计数时，在执行写入操作时将虚拟数据程序化至此些实体抹除单元中的非可用实体程序化单元。
本发明的一范例实施例提出一种用于控制可复写式非易失性存储器模块的存储器控制电路单元，其中此可复写式非发性存储器模块包括多个实体抹除单元，每一实体抹除单元包括多个实体程序化单元。本存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。主机接口电性连接至主机系统。存储器接口电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口与存储器接口。存储器管理电路用以根据此些实体抹除单元之中的每一个实体抹除单元记录使用信息。再者，存储器管理电路更用以根据使用信息配置多个超实体单元，此些超实体单元中的每一个超实体单元包括此些实体抹除单元中的至少两个实体抹除单元。并且，此些超实体单元包括第一超实体单元，第一超实体单元包括第一实体抹除单元及第二实体抹除单元。第一实体抹除单元包括第一非可用实体程序化单元，第二实体抹除单元包括第一可用实体程序化单元，而且第一实体抹除单元中对应第一非可用实体程序化单元的地址偏置值是相同于第二实体抹除单元中对应第一可用实体程序化单元的地址偏置值。
在本发明的一范例实施例中，上述的每一个超实体单元包括多个超实体程序化单元，第一实体抹除单元包括第二可用实体程序化单元，其中第一实体抹除单元的第二可用实体程序化单元与第二实体抹除单元的第一可用实体程序化单元被配置为第一超实体单元的一个超实体程序化单元，其中在第一实体抹除单元中对应第二可用实体程序化单元的地址偏置值是不相同于第二实体抹除单元中对应第一可用实体程序化单元的地址偏置值。
在本发明的一范例实施例中，上述的存储器管理电路更用以根据使用信息计算可用容量。此可用容量是根据此些实体抹除单元中的每一个实体抹除单元中的可用实体程序化单元的数目来计算。
在本发明的一范例实施例中，上述的存储器管理电路更用以根据使用信息计算每一实体抹除单元的可用实体程序化单元的数目。并且，上述的存储器管理电路更用以依据此些数目之中的最小值决定每一超实体单元的容量。此外，上述的存储器管理电路更用以根据此些超实体单元的数量与每一超实体单元的容量决定可用容量。
在本发明的一范例实施例中，上述的存储器管理电路更用以扫描至少一实体抹除单元中可用实体程序化单元的数目。倘若此至少一实体抹除单元的可用实体程序化单元的数目不大于识别门槛数目，上述的存储器管理电路更用以在使用信息中记录此些实体抹除单元中的可用实体程序化单元。倘若此至少一实体抹除单元的可用实体程序化单元的数目大于识别门槛数目时，上述的存储器管理电路更用以在使用信息中记录此些实体抹除单元中的非可用实体程序化单元。
在本发明的一范例实施例中，上述的存储器管理电路更用以记录识别旗标以标记记录在使用信息中的实体程序化单元是可用实体程序化单元或非可用实体程序化单元。
在本发明的一范例实施例中，上述的存储器管理电路更用以从此些实体抹除单元之中选择至少一实体抹除单元。此至少一实体抹除单元包括多个可用实体程序化单元与多个非可用实体程序化单元。再者，上述的存储器管理电路更用以在不程序化此至少一实体抹除单元的非可用实体程序化单元下将测试数据程序化至此至少一实体抹除单元的可用实体程序化单元中。并且从此至少一实体抹除单元的可用实体程序化单元中读取数据，以及计算所读取的数据中的错误位的数目作为第一错误位计数。再者，上述的存储器管理电路将测试数据程序化至此至少一实体抹除单元的可用实体程序化单元中，将虚拟数据程序化至此至少一实体抹除单元的非可用实体程序化单元。并且从此至少一实体抹除单元的可用实体程序化单元中读取数据，以及计算所读取的数据中的错误位的数目作为第二错误位计数。此外，倘若第一错误位计数大于第二错误位计数，上述的存储器管理电路更用以在执行写入操作时将虚拟数据程序化至此些实体抹除单元中的非可用实体程序化单元。
本发明的一范例实施例提出一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块及上述的存储器控制电路单元。连接接口单元电性连接至主机系统，存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块。
基于上述，通过为可复写式非易失性存储器模块中的每个实体抹除单元记录使用信息，可正确地识别出每个实体抹除单元中的非可用实体程序化单元。并且，藉由所记录的使用信息可将具有对应不同地址偏置值的非可用实体程序化单元的至少两个实体抹除单元配置为超实体单元。如此一来，将可决定出较多的可用容量，并且在存储器管理上更具有弹性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据一范例实施例所显示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图；
图2是根据另一范例实施例所显示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图；
图3是根据另一范例实施例所显示的主机系统与存储器储存装置的示意图；
图4是根据一范例实施例所显示的主机系统与存储器储存装置的概要方框图；
图5是根据一范例实施例所显示的存储器控制电路单元的概要方框图；
图6与图7是根据一范例实施例所显示的管理实体抹除单元的范例示意图；
图8是根据一范例实施例所显示的在使用信息中记录坏实体程序化单元的示意图；
图9是根据一范例实施例所显示的计算可用容量的示意图；
图10是根据一范例实施例所显示的执行程序化测试的示意图；
图11是根据一范例实施例所显示的存储器管理方法的流程图；
图12是根据一范例实施例所显示的存储器管理方法中记录使用信息的步骤的流程图；
图13是根据一范例实施例所显示的决定是否将虚拟数据写入至坏实体程序化单元的流程图。
附图标记：
10：存储器储存装置
11：主机系统
12：输入/输出(I/O)装置
110：系统总线
111：处理器
112：随机存取存储器(RAM)
113：只读存储器(ROM)
114：数据传输接口
20：主板
201：随身碟
202：记忆卡
203：固态硬盘
204：无线存储器储存装置
205：全球定位系统模块
206：网络适配器
207：无线传输装置
208：键盘
209：屏幕
210：喇叭
30：存储器储存装置
31：主机系统
32：SD卡
33：CF卡
34：嵌入式储存装置
341：嵌入式多媒体卡
342：嵌入式多芯片封装储存装置
402：连接接口单元
404：存储器控制电路单元
406：可复写式非易失性存储器模块
410(0)～410(N)、410(R-1)、410(R)、410(R+1)、410(S-1)、410(S)、410(S+1)：实体抹除单元
502：存储器管理电路
504：主机接口
506：存储器接口
508：缓冲存储器
510：电源管理电路
512：错误检查与校正电路
602：资料区
604：闲置区
606：系统区
608：取代区
710(0)～710(D)：逻辑地址
810、910、920、930、940、1010、1010’、1010”：实体抹除单元
810(0)～810(7)、910(0)～910(7)、920(0)～920(7)、930(0)～930(7)、940(0)～940(7)、1010(0)～1010(7)、1010’(0)～1010’(7)、1010”(0)～1010”(7)：实体程序化单元
820：使用信息
950、960：超实体单元
VD：有效数据
DD：虚拟数据
S1101：为每一个实体抹除单元记录使用信息的步骤
S1103：根据使用信息计算每一个实体抹除单元中的好实体程序化单元的数目的步骤
S1105：根据所计算的数目之中的最小值决定每一个超实体单元的容量的步骤
S1107：根据所记录的使用信息配置多个超实体单元的步骤
S1109：根据超实体单元的数量与每一个超实体单元的容量来决定可用容量的步骤
S1201：扫描至少一个实体抹除单元的好实体程序化单元的数目的步骤
S1203：判断此至少一个实体抹除单元的好实体程序化单元的数目是否大于识别门槛数目的步骤
S1205：在使用信息中记录每一个实体抹除单元中的坏实体程序化单元的步骤
S1207：在使用信息中记录每一个实体抹除单元中的好实体程序化单元的步骤
S1301：选取至少一个实体抹除单元的步骤
S1303：在不程序化坏实体程序化单元下，将测试数据程序化至所选取的实体抹除单元的好实体程序化单元中的步骤
S1305：从所选取的实体抹除单元的好实体程序化单元中读取测试数据，并且计算所读取的测试数据的错误位计数(以下亦称为第一错误位计数)的步骤
S1307：将测试数据程序化至所选取的实体抹除单元的好实体程序化单元中，并且将虚拟数据程序化至所选取的实体抹除单元的坏实体程序化单元中的步骤
S1309：从所选取的实体抹除单元的好实体程序化单元中读取测试数据，并且计算所读取的测试数据的错误位计数(以下亦称为第二错误位计数)的步骤
S1311：判断第一错误位计数是否大于第二错误位计数的步骤
S1313：在执行写入操作时将虚拟数据程序化至实体抹除单元的坏实体程序化单元中的步骤
S1315：在执行写入操作时不程序化实体抹除单元的坏实体程序化单元的步骤
具体实施方式
一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路单元)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
图1是根据一范例实施例所显示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图，且图2是根据另一范例实施例所显示的主机系统、存储器储存装置及输入/输出(I/O)装置的示意图。
请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电性连接至系统总线(system bus)110。
在本范例实施例中，主机系统11是通过数据传输接口114与存储器储存装置10电性连接。例如，主机系统11可经由数据传输接口114将数据写入至存储器储存装置10或从存储器储存装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12电性连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主板20可以经由有线或无线方式电性连接至存储器储存装置10。存储器储存装置10可例如是随身碟201、记忆卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器储存装置204。无线存储器储存装置204可例如是近距离无线通信(Near FieldCommunication Storage,NFC)存储器储存装置、无线传真(WiFi)存储器储存装置、蓝牙(Bluetooth)存储器储存装置或低功耗蓝牙存储器储存装置(例如，iBeacon)等以各式无线通信技术为基础的存储器储存装置。此外，主板20也可以通过系统总线110电性连接至全球定位系统(Global Positioning System,GPS)模块205、网络适配器206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主板20可通过无线传输装置207存取无线存储器储存装置204。
在一范例实施例中，所提及的主机系统为可实质地与存储器储存装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以计算机系统来作说明，然而，图3是根据另一范例实施例所显示的主机系统与存储器储存装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数字相机、摄影机、通信装置、音频播放器、视频播放器或平板电脑等系统，而存储器储存装置30可为其所使用的SD卡32、CF卡33或嵌入式储存装置34等各式非易失性存储器储存装置。嵌入式储存装置34包括嵌入式多媒体卡(embeddedMMC,eMMC)341和/或嵌入式多芯片封装储存装置(embedded Multi Chip Package,eMCP)342等各类型将存储器模块直接电性连接于主机系统的基板上的嵌入式储存装置。
图4是根据一范例实施例所显示的主机系统与存储器储存装置的概要方框图。
请参照图4，存储器储存装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
在本范例实施例中，连接接口单元402是兼容于序列先进附件(Serial AdvancedTechnology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、安全数字(Secure Digital,SD)接口标准、记忆棒(Memory Stick,MS)接口标准、多芯片封装(Multi-Chip Package)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、嵌入式多媒体储存卡(Embedded Multimedia Card,eMMC)接口标准、通用闪存(UniversalFlash Storage,UFS)接口标准、嵌入式多芯片封装(embedded Multi Chip Package,eMCP)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元之芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是电性连接至存储器控制电路单元404，并且用以储存主机系统11所写入的数据。可复写式非易失性存储器模块406具有实体抹除单元410(0)～410(N)。例如，实体抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体抹除单元分别具有多个实体程序化单元，其中属于同一个实体抹除单元的实体程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一实体抹除单元是可由64个实体程序化单元、256个实体程序化单元或其他任意个实体程序化单元所组成。
更详细来说，实体抹除单元为抹除的最小单位。即，每一实体抹除单元含有最小数目之一并被抹除的记忆胞。实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。每一实体程序化单元通常包括数据位区与冗余位区。数据位区包含多个实体存取地址用以储存用户的数据，而冗余位区用以储存系统的数据(例如，控制信息与错误更正码)。在本范例实施例中，每一个实体程序化单元的数据位区中会包含8个实体存取地址，且一个实体存取地址的大小为512字节(byte)。然而，在其他范例实施例中，数据位区中也可包含数目更多或更少的实体存取地址，本发明并不限制实体存取地址的大小以及个数。例如，在一范例实施例中，实体抹除单元为实体区块，并且实体程序化单元为实体页面或实体扇区，但本发明不以此为限。
在本范例实施例中，每一个实体抹除单元410(0)～410(N)是属于多个操作单元的其中之一。属于不同操作单元的实体抹除单元可以同时或是交错地被程序化。例如，操作单元可以是信道、芯片、晶粒或是平面。具体来说，在一范例实施例中存储器储存装置10具有多个信道，存储器控制电路单元404是通过不同的信道来存取不同部分的实体抹除单元410(0)～410(N)。不同信道上的实体抹除单元可以独立的运作。例如，存储器控制电路单元404对一个信道上的实体抹除单元执行写入操作时，存储器控制电路单元404可以同时地对另一个信道上的实体抹除单元执行读取操作或其他操作。在存储器储存装置10中，同一个信道中的实体抹除单元可以属于不同的芯片。在一范例实施例中，属于不同芯片的实体抹除单元亦属于不同的交错(interleave)。存储器控制电路单元404在程序化某一个芯片中的实体抹除单元以后，不需要等此芯片回复准备好(ready)信号，便可以继续程序化下一个芯片中的实体抹除单元。在可复写式非易失性存储器模块406中，同一个交错中的实体抹除单元还可以属于不同的平面(plane)。同一个交错中属于不同平面的实体抹除单元可以根据同一个写入指令而同时被程序化。
在一范例实施例中，存储器储存装置10中配置了一个信道与一个芯片，而此芯片包括两个平面，但本发明并不在此限。在另一范例实施例中，存储器储存装置10也可以包括n个信道、m个交错、以及k个平面。n、m与k为正整数，并且其中一个正整数会大于1(即，存储器储存装置10包括多个操作单元)。然而，本发明并不限制正整数n、m与k的数值。
在本范例实施例中，可复写式非易失性存储器模块406为多阶记忆胞(MultiLevel Cell，MLC)NAND型闪存模块(即，一个记忆胞中可储存2个数据位的闪存模块)。然而，本发明不限于此，可复写式非易失性存储器模块406亦可是单阶记忆胞(Single LevelCell，SLC)NAND型闪存模块(即，一个记忆胞中可储存1个数据位的闪存模块)、复数阶记忆胞(Trinary Level Cell，TLC)NAND型闪存模块(即，一个记忆胞中可储存3个数据位的闪存模块)、其他闪存模块或其他具有相同特性的存储器模块。
图5是根据一范例实施例所显示的存储器控制电路单元的概要方框图。
请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504与存储器接口506、缓冲存储器508、电源管理电路510与错误检查与校正电路512。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器储存装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未显示)与只读存储器(未显示)，并且此些控制指令是被刻录至此只读存储器中。当存储器储存装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在本发明另一范例实施例中，存储器管理电路502的控制指令亦可以程序代码型式储存于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未显示)、只读存储器(未显示)及随机存取存储器(未显示)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块406中的控制指令加载至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在本发明另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，记忆胞管理电路用以管理可复写式非易失性存储器模块406的实体抹除单元；存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令以将数据写入至可复写式非易失性存储器模块406中；存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令以从可复写式非易失性存储器模块406中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令以将数据从可复写式非易失性存储器模块406中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。
主机接口504是电性连接至存储器管理电路502并且用以电性连接至连接接口单元402，以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是兼容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是兼容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是电性连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。
缓冲存储器508是电性连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。
电源管理电路510是电性连接至存储器管理电路502并且用以控制存储器储存装置10的电源。
错误检查与校正电路512是电性连接至存储器管理电路502并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路512会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路512会根据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
图6与图7是根据一范例实施例所显示的管理实体抹除单元的范例示意图。
必须了解的是，在此描述可复写式非易失性存储器模块406的实体抹除单元的运作时，以“提取”、“分组”、“划分”、“关联”等词来操作实体抹除单元是逻辑上的概念。也就是说，可复写式非易失性存储器模块的实体抹除单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块的实体抹除单元进行操作。
请参照图6，存储器控制电路单元404(或存储器管理电路502)会将实体抹除单元410(0)～410(N)逻辑地分组为数据区602、闲置区604、系统区606与取代区608。
逻辑上属于数据区602与闲置区604的实体抹除单元是用以储存来自于主机系统11的数据。具体来说，数据区602的实体抹除单元是被视为已储存数据的实体抹除单元，而闲置区604的实体抹除单元是用以替换数据区602的实体抹除单元。也就是说，当从主机系统11接收到写入指令与欲写入的数据时，存储器管理电路502会从闲置区604中提取实体抹除单元，并且将数据写入至所提取的实体抹除单元中，以替换数据区602的实体抹除单元。
逻辑上属于系统区606的实体抹除单元是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的实体抹除单元数、每一实体抹除单元的实体程序化单元数等。
逻辑上属于取代区608中的实体抹除单元是用于坏实体抹除单元取代程序，以取代损坏的实体抹除单元。具体来说，倘若取代区608中仍存有正常的实体抹除单元并且数据区602的实体抹除单元损坏时，存储器管理电路502会从取代区608中提取正常的实体抹除单元来更换损坏的实体抹除单元。
特别是，数据区602、闲置区604、系统区606与取代区608的实体抹除单元的数量会根据不同的存储器规格而有所不同。此外，必须了解的是，在存储器储存装置10的运作中，实体抹除单元关联至数据区602、闲置区604、系统区606与取代区608的分组关系会动态地变动。例如，当闲置区604中的实体抹除单元损坏而被取代区608的实体抹除单元取代时，则原本取代区608的实体抹除单元会被关联至闲置区604。
请参照图7，如上所述，数据区602与闲置区604的实体抹除单元是以轮替方式来储存主机系统11所写入的数据。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会配置逻辑地址710(0)～710(D)给主机系统11，以映像至数据区602中的实体抹除单元410(0)～410(F-1)，以利于在以上述轮替方式来储存数据的实体抹除单元中进行数据存取。特别是，主机系统11会通过逻辑地址710(0)～710(D)来存取数据区602中的数据。在本范例实施例中，一个逻辑地址是映像至一个实体扇，多个逻辑地址会组成一个逻辑程序化单元，并且多个逻辑程序化单元会组成一个逻辑抹除单元。
此外，存储器控制电路单元404(或存储器管理电路502)会建立逻辑-实体映像表，以记录逻辑地址与实体抹除单元之间的映像关系。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)是以逻辑程序化单元来管理可复写式非易失性存储器模块406，因此存储器控制电路单元404(或存储器管理电路502)会建立一个逻辑-实体映像表以记录逻辑程序化单元与实体程序化单元之间的映像关系。在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)是以逻辑抹除单元来管理可复写式非易失性存储器模块406，因此存储器控制电路单元404(或存储器管理电路502)会建立一个逻辑-实体映像表以记录逻辑抹除单元与实体抹除单元之间的映像关系。
可复写式非易失性存储器模块406的每一个实体抹除单元中，可能包括至少一个非可用(unavailable)实体程序化单元，例如，坏实体程序化单元。存储器控制电路单元404(或存储器管理电路502)会为可复写式非易失性存储器模块406中的每一个实体抹除单元记录对应的使用信息。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)可在每一个实体抹除单元的使用信息中记录此实体抹除单元的坏实体程序化单元。然而，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可在每一个实体抹除单元的使用信息中记录此实体抹除单元的可用(available)实体程序化单元，例如，好实体程序化单元。如此一来，存储器控制电路单元404(或存储器管理电路502)便可根据每一个实体抹除单元的使用信息来辨识每一个实体抹除单元中的坏实体程序化单元及好实体程序化单元。
具体而言，存储器控制电路单元404(或存储器管理电路502)藉由扫描每一个实体抹除单元的好实体程序化单元，并且依据扫描结果来记录使用信息。此外，存储器控制电路单元404(或存储器管理电路502)还可先针对至少一个实体抹除单元进行扫描，并计算此实体抹除单元的好实体程序化单元的数目，以决定要在使用信息中记录坏实体程序化单元或好实体程序化单元。
在一范例实施例中，存储器控制电路单元404(或存储器管理电路502)可从所有实体抹除单元中选取一个实体抹除单元，并扫描此实体抹除单元的好实体程序化单元以计算出此实体抹除单元的好实体程序化单元的数目。再者，存储器控制电路单元404(或存储器管理电路502)会判断此实体抹除单元的好实体程序化单元的数目是否大于识别门槛数目。识别门槛数目可根据一个实体抹除单元所包括的实体程序化单元的总数目来设定。在本范例实施例中，是将识别门槛数目设定为一个实体抹除单元所包括的实体程序化单元的总数目的一半。也就是说，假设一个实体抹除单元中包括256个实体程序化单元，则识别门槛数目可设定为128个实体程序化单元。倘若，所选取的此实体抹除单元的好实体程序化单元的数目大于识别门槛数目(例如，好实体程序化单元的数目大于128个)，表示此实体抹除单元中的坏实体程序化单元的数目会少于好实体程序化单元的数目。因此，存储器控制电路单元404(或存储器管理电路502)会决定在使用信息中记录实体抹除单元的坏实体程序化单元。相对地，倘若此实体抹除单元的好实体程序化单元的数目不大于识别门槛数目(例如，好实体程序化单元的数目小于或等于128个)，表示此实体抹除单元中的坏实体程序化单元的数目会多于好实体程序化单元的数目。存储器控制电路单元404(或存储器管理电路502)会决定在使用信息中记录实体抹除单元的好实体程序化单元。藉由预先决定要记录好实体程序化单元或坏实体程序化单元的方式，可减少记录在使用信息中的信息量。
值得一提的是，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可从所有实体抹除单元中选取多个实体抹除单元，并扫描此些实体抹除单元的好实体程序化单元以计算出此些实体抹除单元的好实体程序化单元的数目。例如，存储器控制电路单元404(或存储器管理电路502)可计算出所选取的每个实体抹除单元的好实体程序化单元的数目，并计算此些数目的平均值以代表此些实体抹除单元的好实体程序化单元的数目。在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可计算出所选取的每个实体抹除单元的好实体程序化单元的数目，并计算此些数目的总和以代表此些实体抹除单元的好实体程序化单元的数目。
倘若平均值大于识别门槛数目，存储器控制电路单元404(或存储器管理电路502)会决定在使用信息中记录实体抹除单元的坏实体程序化单元，反之则决定记录好实体程序化单元。在此范例实施例中，识别门槛数目可设定为一个实体抹除单元所包括的实体程序化单元的总数目的一半乘以所选取的实体抹除单元的数目。倘若总和大于识别门槛数目，存储器控制电路单元404(或存储器管理电路502)会决定在使用信息中记录实体抹除单元的坏实体程序化单元，反之则决定记录好实体程序化单元。此外，在其他范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可扫描所有的实体抹除单元的好实体程序化单元的数目，并将此些数目的平均值或总和与所设定的识别门槛数目比较以决定记录坏实体程序化单元或好实体程序化单元。
另一方面，为了辨识记录在使用信息中的实体程序化单元是好实体程序化单元或坏实体程序单元，存储器控制电路单元404(或存储器管理电路502)更会为使用信息记录识别旗标。存储器控制电路单元404(或存储器管理电路502)可仅记录一个识别旗标来作为所有使用信息的标记。再者，识别旗标可以一个位表示。例如，倘若识别旗标记录为1，表示所有的使用信息所记录的皆为好实体程序化单元。倘若识别旗标记录为0，表示所有的使用信息所记录的皆为坏实体程序化单元。然而，识别旗标也可以更多位表示，本发明并不加以限制。
图8是根据一范例实施例所显示的在使用信息中记录坏实体程序化单元的示意图。
请参照图8，实体抹除单元810中包括8个实体程序化单元(即包括第0～7实体程序化单元)。在扫描实体抹除单元810之后，存储器控制电路单元404(或存储器管理电路502)会判断第1实体程序化单元(即实体程序化单元810(1))、第3实体程序化单元(即实体程序化单元810(3))与第5实体程序化单元(即实体程序化单元810(5))为坏实体程序化单元。因此，存储器控制电路单元404(或存储器管理电路502)会为实体抹除单元810记录使用信息820，并且在使用信息820中记录数值1、3、5来表示实体程序化单元810(1)、实体程序化单元810(3)、实体程序化单元810(5)为坏实体程序化单元。
在本范例实施例中，记录在使用信息820中的数值1、3、5仅为示意。在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)可将在实体抹除单元810中对应坏实体程序化单元的地址偏置值记录在使用信息820中。在此，一个实体程序化单元的地址偏置值是指此实体程序化单元的起始地址相对于其所属的实体抹除单元的起始地址的距离。再者，存储器控制电路单元404(或存储器管理电路502)可以字节(Byte)的形式来记录坏实体程序化单元。例如，以一个实体抹除单元包括256个实体程序化单元来说(即包括第0～255实体程序化单元)，可以一个字节来表示一个实体程序化单元。例如，以字节“00000000”表示第0实体程序化单元为坏实体程序化单元。在此情况下，倘若一个实体抹除单元中包括8个坏实体程序化单元，存储器控制电路单元404(或存储器管理电路502)会在使用信息中记录8个字节来表示这8个坏实体程序化单元。然而，也可使用位(Bit)的形式来记录坏实体程序化单元。例如，以一个实体抹除单元包括256个实体程序化单元来说，可以256个位(即包括第0～255位)来记录一个实体抹除单元的所有实体程序化单元，其中每一个位用来表示一个实体程序化单元。假设以位值为1表示坏实体程序化单元，位值为0表示好实体程序化单元。倘若某个实体抹除单元的使用信息中的第5个位为1，表示此实体抹除单元的第5个实体程序化单元为坏实体程序化单元。在此种情况下，一个实体抹除单元中无论包括几个坏实体程序化单元，存储器控制电路单元404(或存储器管理电路502)都会在使用信息中记录256个位(即32个字节)来表示这些坏实体程序化单元。因此，要以何种形式来记录实体程序化单元可根据实际需求来决定，本发明并不加以限制。
在决定要在使用信息中记录坏实体程序化单元或好实体程序化单元之后，存储器控制电路单元404(或存储器管理电路502)会扫描所有实体抹除单元并为每个实体抹除单元记录对应的使用信息。使用信息可被记录在可复写式非易失性存储器的一个实体抹除单元中，例如系统区中的实体抹除单元。
存储器控制电路单元404(或存储器管理电路502)还可根据所记录的使用信息配置超实体单元。一个超实体单元中会包括所有实体抹除单元中的至少两个好实体抹除单元。并且，在其中之一的好实体抹除单元中坏实体程序化单元的地址偏置值可与在另外的好实体抹除单元中坏实体程序化单元的地址偏置值不相同。换句话说，一个超实体单元的两个好实体抹除单元中的好实体程序化单元可以是位于此两个实体抹除单元中非对应地址。每一个超实体单元可具有多个超实体程序化单元。也就是说，可将位于两个实体抹除单元中非对应地址的好实体程序化单元配置为超实体单元中的一个超实体程序化单元。例如，一个超实体单元的其中一个好实体抹除单元的第1、3、5、7实体程序化单元为好的，而另一个好实体抹除单元的第0、2、4、6实体程序化单元为好的，因此其中一个好实体抹除单元的第1实体程序化单元与另一个好实体抹除单元的第0实体程序化单元可被配置为一个超实体程序化单元。在本范例实施例中，一个超实体单元所包括的至少两个好实体抹除单元是属于不同的操作单元(例如，平面(plane)、交错(interleave)或信道(channel))。因此，一个超实体程序化单元中不同的实体程序化单元可以根据同一个写入指令而同时被程序化。
具体而言，存储器控制电路单元404(或存储器管理电路502)会根据所有实体抹除单元的使用信息来计算出可复写式非易失性存储器模块406的可用容量。更详细地说，可用容量是根据每一个实体抹除单元中的好实体程序化单元的数目来计算。举例而言，存储器控制电路单元404(或存储器管理电路502)会根据每一个实体抹除单元的使用信息计算每一个实体抹除单元中的好实体程序化单元的数目。存储器控制电路单元404(或存储器管理电路502)并会根据所计算的数目来决定每一个超实体单元的容量。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)可从所计算的数目中识别出最小值作为用以配置超实体单元的每一个好实体抹除单元的容量，进而决定出每一个超实体单元的容量。也就是说，用以配置超实体单元的每一个好实体抹除单元的容量即符合所有实体抹除单元的好实体程序化单元的数目中的最小值。而一个超实体单元的容量即符合上述的最小值乘以一个超实体单元所包括的好实体抹除单元的数目。如此一来，存储器控制电路单元404(或存储器管理电路502)便可根据所配置的超实体单元的数量与每一个超实体单元的容量来决定可用容量。例如，将每一个超实体单元的容量乘以超实体单元的数量即可计算出可用容量。
图9是根据一范例实施例所显示的计算可用容量的示意图。
请参照图9，假设可复写式非易失性存储器模块901具有实体抹除单元910、实体抹除单元920、实体抹除单元930、实体抹除单元940，每个实体抹除单元具有8个实体程序化单元。存储器控制电路单元404(或存储器管理电路502)根据每个实体抹除单元的使用信息判断出实体抹除单元910与实体抹除单元920各包括1个坏实体程序化单元，实体抹除单元930包括3个坏实体程序化单元，实体抹除单元940包括4个坏实体程序化单元。换句话说，存储器控制电路单元404(或存储器管理电路502)可计算出实体抹除单元910中的好实体程序化单元的数目为7，实体抹除单元920中的好实体程序化单元的数目为7，实体抹除单元930中的好实体程序化单元的数目为5，实体抹除单元940中的好实体程序化单元的数目为4。即，在所有实体抹除单元中，实体抹除单元940具有最少的好实体程序化单元。因此，存储器控制电路单元404(或存储器管理电路502)会决定一个好实体抹除单元的容量为4个好实体程序化单元。在本范例实施例中，每一个超实体单元是包括两个好实体抹除单元，因此可配置出超实体单元950、超实体单元960，并且每一个超实体单元的容量为8个好实体程序化单元。基此，存储器控制电路单元404(或存储器管理电路502)便可计算出可复写式非易失性存储器模块901的可用容量为16个好实体程序化单元。
再者，由于每一个实体抹除单元都有各自对应的使用信息，因此存储器控制电路单元404(或存储器管理电路502)可根据使用信息来判断出在每一个实体抹除单元中对应坏实体程序化单元的地址偏置值。也就是说，存储器控制电路单元404(或存储器管理电路502)可利用包括不同地址偏置值的坏实体程序化单元的实体抹除单元来配置超实体单元。如图9所示，超实体单元950包括实体抹除单元910、实体抹除单元920，实体抹除单元910中的实体程序化单元910(3)为坏实体程序化单元并且对应的地址偏置值为3，而实体抹除单元920中的实体程序化单元920(2)为坏实体程序化单元并且对应的地址偏置值为2。也就是说，在所配置的超实体单元的实体抹除单元910、实体抹除单元920中，可包括对应于相同地址偏置值的好实体程序化单元(例如，实体抹除单元910中的实体程序化单元910(0)与实体抹除单元920中的实体程序化单元920(0))，也可包括对应于不同地址偏置值的好实体程序化单元(例如，实体抹除单元910中的实体程序化单元910(2)与实体抹除单元920中的实体程序化单元920(3))。而且，实体抹除单元910中的坏实体程序化单元910(3)的地址偏置值是相同于实体抹除单元920中的好实体程序化单元920(3)的地址偏置值。换句话说，可将实体抹除单元910中的实体程序化单元910(0)与实体抹除单元920中的实体程序化单元920(0)配置为超实体单元950的一个超实体程序化单元，也可将实体抹除单元910中的实体程序化单元910(2)与实体抹除单元920中的实体程序化单元920(3)配置为超实体单元950的另一个超实体程序化单元。
此外，由于一个好实体抹除单元的容量是根据每一个实体抹除单元中的好实体程序化单元的数目的最小值来决定，因此，在实体抹除单元910、实体抹除单元920、实体抹除单元930中会包括部分的好实体程序化单元属于剩余的好实体程序化单元。当执行实体抹除单元的写入操作时，并不会将写入数据程序化至此些剩余的好实体程序化中。
在某些可复写式非易失性存储器模块中，一个实体程序化单元中所储存的数据可能会因另一个实体程序化单元而被影响。例如，在一个记忆胞中可储存多个位的可复写式非易失性存储器模块中，由相同的记忆胞所形成的多个实体程序化单元可能因为程序化操作而互相影响。因此，在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)还会先对至少一个实体抹除单元执行程序化测试，并且根据程序化测试的结果来判断在执行写入操作时是否要将虚拟数据(dummy data)程序化至坏实体程序化单元。
具体而言，存储器控制电路单元404(或存储器管理电路502)会选取至少一个实体抹除单元来执行程序化测试。在程序化测试的过程中，存储器控制电路单元404(或存储器管理电路502)会对所选取的实体抹除单元执行两次程序化。在两次程序化的过程中皆会将测试数据程序化至好实体程序化单元中。而在其中一次程序化的过程中，不将虚拟数据程序化至坏实体程序化单元，但在另外一次程序化的过程中，会将虚拟数据程序化至坏实体程序化单元。在完成每次的程序化之后，存储器控制电路单元404(或存储器管理电路502)会读取所选取的实体抹除单元中所储存的数据，并计算所读取数据的错误位计数，以根据两次程序化后所计算的错误位计数决定在执行写入操作时是否要将虚拟数据程序化至坏实体程序化单元中。
图10是根据一范例实施例所显示的执行程序化测试的示意图。在本范例实施例中，假设选取一个实体抹除单元来执行程序化测试。
请参照图10，所选取的实体抹除单元1010包括实体程序化单元1010(0)～1010(7)，其中，实体程序化单元1010(1)、实体程序化单元1010(4)为坏实体程序化单元。
存储器控制电路单元404(或存储器管理电路502)会先对实体抹除单元1010执行第一次程序化。在第一次程序化的过程中，存储器控制电路单元404(或存储器管理电路502)仅会针对好实体程序化单元执行程序化，而坏实体程序化单元则不会被程序化任何数据。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)会将测试数据程序化至所有的好实体程序化单元中，测试数据可为任意的数据。因此，在完成第一次程序化之后，实体抹除单元1010’中的好实体程序化单元会存有有效数据，而坏实体程序化单元中不会存有数据。接着，存储器控制电路单元404(或存储器管理电路502)会下达读取指令读取实体抹除单元1010’中的有效数据，并且检查所读取的有效数据是否有错误，以及计算有效数据的错误位计数以产生测试结果。在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)在程序化好实体程序化单元时，可将测试数据程序化至好实体程序化单元的数据位区，并且将对应的错误检查与校正码程序化至好实体程序化单元的冗余位区。因此，存储器控制电路单元404(或存储器管理电路502)可藉由错误检查与校正电路512利用错误检查与校正码来检查所读取的有效数据。在本范例实施例中，根据第一次程序化的测试结果，存储器控制电路单元404(或存储器管理电路502)检查出从好实体程序化单元1010’(0)、实体程序化单元1010’(2)、实体程序化单元1010’(3)中所读取的有效数据发生错误，并计算此些发生错误的有效数据的错误位计数(以下亦称为第一错误位计数)。
接着，存储器控制电路单元404(或存储器管理电路502)会抹除实体抹除单元1010’中所储存的数据，以执行第二次程序化。在第二次程序化的过程中，存储器控制电路单元404(或存储器管理电路502)会将测试数据程序化至好实体程序化单元，并且将虚拟数据程序化至坏实体程序化单元。在完成第二次程序化之后，实体抹除单元1010”中的好实体程序化单元会存有有效数据，而坏实体程序化单元中会存有虚拟数据。接着，实体抹除单元1010”存储器控制电路单元404(或存储器管理电路502)会读取并检查实体抹除单元1010”中所存有的有效数据。在本范例实施例中，根据第二次程序化的测试结果，存储器控制电路单元404(或存储器管理电路502)检查出好实体程序化单元1010”(3)的有效数据发生错误，并计算此发生错误的有效数据的错误位计数(以下亦称为第二错误位计数)。
进一步地，存储器控制电路单元404(或存储器管理电路502)会比较第一错误位计数与第二错误位计数。倘若第一错误位计数大于第二错误位计数，表示将虚拟数据程序化至坏实体程序化单元中会降低有效数据发生错误的机率。因此，存储器控制电路单元404(或存储器管理电路502)会决定在执行写入操作时，将虚拟数据程序化至实体抹除单元的坏实体程序化单元中。相对地，倘若第一错误位计数不大于第二错误位计数，表示将虚拟数据程序化至坏实体程序化单元中会增加有效数据发生错误的机率。因此，存储器控制电路单元404(或存储器管理电路502)会决定在执行写入操作时，不将虚拟数据程序化至实体抹除单元的坏实体程序化单元中。
在本范例实施例中，存储器控制电路单元404(或存储器管理电路502)可计算实体抹除单元中的各有效数据的错误位的数目的总和作为对应于实体抹除单元的错误位计数。然而，本发明不限于此，存储器控制电路单元404(或存储器管理电路502)亦可计算实体抹除单元中的各有效数据的错误位的数目的平均值作为对应于实体抹除单元的错误位计数。
此外，在另一范例实施例中，也可选取多个实体抹除单元来执行程序化测试。例如，比较所选取的实体抹除单元的所有第一错误位计数的总和与所有第二错误位计数的总和。或者，比较所选取的实体抹除单元的所有第一错误位计数的平均值与所有第二错误位计数的平均值。本发明并不限制计算错误位计数的方式。
图11是根据一范例实施例所显示的存储器管理方法的流程图。
在步骤S1101中，存储器控制电路单元404(或存储器管理电路502)会为可复写式非易失性存储器模块406中的每一个实体抹除单元记录使用信息。
在步骤S1103中，存储器控制电路单元404(或存储器管理电路502)会根据所记录的使用信息计算每一个实体抹除单元中的好实体程序化单元的数目。
在步骤S1105中，存储器控制电路单元404(或存储器管理电路502)会根据所计算的数目之中的最小值决定每一个超实体单元的容量。
在步骤S1107中，存储器控制电路单元404(或存储器管理电路502)会根据所记录的使用信息配置多个超实体单元，其中每一个超实体单元包括至少两个实体抹除单元，并且至少一个超实体单元的其中一个实体抹除单元中的至少一个好实体程序化单元的地址偏置值是相同于另一个实体抹除单元中的至少一个坏实体程序化单元的地址偏置值。即，此至少两个实体抹除单元中对应坏实体程序化单元的地址偏置值可以互不相同。
在步骤S1109中，存储器控制电路单元404(或存储器管理电路502)会根据所配置的超实体单元的数量与每一个超实体单元的容量来决定对应于可复写式非易失性存储器模块406的可用容量。
图12是根据一范例实施例所显示的存储器管理方法中记录使用信息的步骤的流程图。
在步骤S1201中，存储器控制电路单元404(或存储器管理电路502)会扫描可复写式非易失性存储器模块406中的至少一个实体抹除单元的好实体程序化单元的数目。
在步骤S1203中，存储器控制电路单元404(或存储器管理电路502)会判断此至少一个实体抹除单元的好实体程序化单元的数目是否大于识别门槛数目。
倘若此数目大于识别门槛数目，在步骤S1205中，存储器控制电路单元404(或存储器管理电路502)会在使用信息中记录每一个实体抹除单元中的坏实体程序化单元。
倘若此数目不大于识别门槛数目，在步骤S1207中，存储器控制电路单元404(或存储器管理电路502)会在使用信息中记录每一个实体抹除单元中的好实体程序化单元。
图13是根据一范例实施例所显示的决定是否将虚拟数据写入至坏实体程序化单元的流程图。
在步骤S1301中，存储器控制电路单元404(或存储器管理电路502)会选取至少一个实体抹除单元，以对所选取的实体抹除单元执行程序化测试。
接着，存储器控制电路单元404(或存储器管理电路502)会先对所选取的实体抹除单元执行第一次程序化。也就是在步骤S1303中，存储器控制电路单元404(或存储器管理电路502)会在不程序化坏实体程序化单元下，将测试数据程序化至所选取的实体抹除单元的好实体程序化单元中。
在步骤S1305中，存储器控制电路单元404(或存储器管理电路502)会从所选取的实体抹除单元的好实体程序化单元中读取测试数据，并且计算所读取的测试数据的错误位计数(以下亦称为第一错误位计数)。
接着，存储器控制电路单元404(或存储器管理电路502)会对所选取的实体抹除单元执行第二次程序化。也就是在步骤S1307中，存储器控制电路单元404(或存储器管理电路502)会将测试数据程序化至所选取的实体抹除单元的好实体程序化单元中，并且将虚拟数据程序化至所选取的实体抹除单元的坏实体程序化单元中。在执行本步骤之前，存储器控制电路单元404(或存储器管理电路502)还可先对所选取的实体抹除单元执行抹除操作，以抹除所选取的实体抹除单元中所储存的数据。
在步骤S1309中，存储器控制电路单元404(或存储器管理电路502)会从所选取的实体抹除单元的好实体程序化单元中读取测试数据，并且计算所读取的测试数据的错误位计数(以下亦称为第二错误位计数)。关于计算错误位计数的方式已于前述内容中详细说明，在此不再赘述。
在步骤S1311中，存储器控制电路单元404(或存储器管理电路502)会判断第一错误位计数是否大于第二错误位计数。
倘若第一错误位计数大于第二错误位计数，在步骤S1313中，在执行写入操作时将虚拟数据程序化至实体抹除单元的坏实体程序化单元中。
倘若第一错误位计数不大于第二错误位计数，在步骤S1315中，在执行写入操作时不程序化实体抹除单元的坏实体程序化单元。
在本范例实施例中，在程序化测试过程中，存储器控制电路单元404(或存储器管理电路502)在执行第一次程序化时，不会程序化坏实体抹除单元，尔后，在执行第二次程序化时，会将虚拟数据程序化至坏实体抹除单元。然而，在另一范例实施例中，存储器控制电路单元404(或存储器管理电路502)也可以在执行第一次程序化时，将虚拟数据程序化至坏实体抹除单元，尔后，在执行第二次程序化时，不程序化坏实体抹除单元。
综上所述，本发明通过为可复写式非易失性存储器模块中的每个实体抹除单元记录使用信息，可正确地识别出每个实体抹除单元中的坏实体程序化单元。如此一来，在每个实体抹除单元中对应坏实体程序化单元的地址偏置值可互不相同，可因此减少实体抹除单元被判断为坏实体抹除单元的数目，因而决定出较多的可用容量。此外，藉由所记录的使用信息所配置的超实体单元，在其所包括的至少两个实体抹除单元中各自对应坏实体程序化单元的地址偏置值可互不相同，使得在存储器管理上更具有弹性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。
Claims (15)
1.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体抹除单元，每一实体抹除单元包括多个实体程序化单元，所述存储器管理方法包括：
根据所述多个实体抹除单元之中的每一个实体抹除单元记录多个使用信息，其中每一个所述多个使用信息用以指示每一个实体抹除单元的非可用实体程式化单元或可用实体程式化单元；
根据所述多个使用信息计算可用容量，其中所述可用容量是根据所述多个实体抹除单元中的每一个实体抹除单元中的可用实体程序化单元的数目来计算；以及
根据所述多个使用信息配置多个超实体单元，其中所述多个超实体单元中的每一个超实体单元包括所述多个实体抹除单元中的至少两个实体抹除单元，
其中所述多个超实体单元包括第一超实体单元，所述第一超实体单元包括第一实体抹除单元及第二实体抹除单元，所述第一实体抹除单元包括第一非可用实体程序化单元，所述第二实体抹除单元包括第一可用实体程序化单元，并且在所述第一实体抹除单元中对应所述第一非可用实体程序化单元的地址偏置值是相同于所述第二实体抹除单元中对应所述第一可用实体程序化单元的地址偏置值，
其中根据所述多个使用信息计算所述可用容量的步骤包括：
根据所述多个使用信息计算每一实体抹除单元的可用实体程序化单元的数目；
依据所述多个实体抹除单元的可用实体程序化单元的数目之中的最小值决定每一超实体单元的容量；以及
根据所述多个超实体单元的数量与每一超实体单元的容量决定所述可用容量。
2.根据权利要求1所述的存储器管理方法，其特征在于，每一个超实体单元包括多个超实体程序化单元，所述第一实体抹除单元包括第二可用实体程序化单元，其中所述第一实体抹除单元的所述第二可用实体程序化单元与所述第二实体抹除单元的所述第一可用实体程序化单元被配置为所述第一超实体单元的一个超实体程序化单元，其中在所述第一实体抹除单元中对应所述第二可用实体程序化单元的地址偏置值是不相同于所述第二实体抹除单元中对应所述第一可用实体程序化单元的所述地址偏置值。
3.根据权利要求1所述的存储器管理方法，其特征在于，为所述多个实体抹除单元之中的每一个实体抹除单元记录所述使用信息的步骤包括：
扫描至少一实体抹除单元的可用实体程序化单元的数目；
倘若所述至少一实体抹除单元的可用实体程序化单元的数目不大于识别门槛数目，在所述多个使用信息中记录所述多个实体抹除单元中的可用实体程序化单元；以及
倘若所述至少一实体抹除单元的可用实体程序化单元的数目大于所述识别门槛数目时，在所述多个使用信息中记录所述多个实体抹除单元中的非可用实体程序化单元。
4.根据权利要求3所述的存储器管理方法，其特征在于，还包括：
记录识别旗标，以标记记录在所述多个使用信息中的实体程序化单元是可用实体程序化单元或非可用实体程序化单元。
5.根据权利要求1所述的存储器管理方法，其特征在于，还包括：
从所述多个实体抹除单元之中选择至少一实体抹除单元，其中所述至少一实体抹除单元包括多个可用实体程序化单元与多个非可用实体程序化单元；
在不程序化所述至少一实体抹除单元的非可用实体程序化单元下将测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第一错误位计数；
将所述测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，将虚拟数据程序化至所述至少一实体抹除单元的非可用实体程序化单元，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第二错误位计数；以及
倘若所述第一错误位计数大于所述第二错误位计数时，在执行写入操作时将所述虚拟数据程序化至所述多个实体抹除单元中的非可用实体程序化单元。
6.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个实体抹除单元，每一实体抹除单元包括多个实体程序化单元，所述存储器控制电路单元包括：
主机接口，用以电性连接至主机系统；
存储器接口，用以电性连接至所述可复写式非易失性存储器模块；以及
存储器管理电路，电性连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以根据所述多个实体抹除单元之中的每一个实体抹除单元记录多个使用信息，其中每一个所述多个使用信息用以指示每一个实体抹除单元的非可用实体程式化单元或可用实体程式化单元，
其中所述存储器管理电路更用以根据所述多个使用信息计算可用容量，其中所述可用容量是根据所述多个实体抹除单元中的每一个实体抹除单元中的可用实体程序化单元的数目来计算，
其中所述存储器管理电路更用以根据所述多个使用信息配置多个超实体单元，其中所述多个超实体单元中的每一个超实体单元包括所述多个实体抹除单元中的至少两个实体抹除单元，
其中所述多个超实体单元包括第一超实体单元，所述第一超实体单元包括第一实体抹除单元及第二实体抹除单元，所述第一实体抹除单元包括第一非可用实体程序化单元，所述第二实体抹除单元包括第一可用实体程序化单元，并且所述第一实体抹除单元中对应所述第一非可用实体程序化单元的地址偏置值是相同于与所述第二实体抹除单元中对应所述第一可用实体程序化单元的地址偏置值，
其中所述存储器管理电路更用以根据所述多个使用信息计算每一实体抹除单元的可用实体程序化单元的数目，
其中所述存储器管理电路更用以依据所述多个实体抹除单元的可用实体程序化单元的数目之中的最小值决定每一超实体单元的容量，
其中所述存储器管理电路更用以根据所述多个超实体单元的数量与每一超实体单元的容量决定所述可用容量。
7.根据权利要求6所述的存储器控制电路单元，其特征在于，每一个超实体单元包括多个超实体程序化单元，所述第一实体抹除单元包括第二可用实体程序化单元，其中所述第一实体抹除单元的所述第二可用实体程序化单元与所述第二实体抹除单元的所述第一可用实体程序化单元被配置为所述第一超实体单元的一个超实体程序化单元，其中在所述第一实体抹除单元中对应所述第二可用实体程序化单元的地址偏置值是不相同于所述第二实体抹除单元中对应所述第一可用实体程序化单元的所述地址偏置值。
8.根据权利要求6所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以扫描至少一实体抹除单元中可用实体程序化单元的数目，
其中倘若所述至少一实体抹除单元的可用实体程序化单元的数目不大于识别门槛数目，所述存储器管理电路更用以在所述多个使用信息中记录所述多个实体抹除单元中的可用实体程序化单元，
其中倘若所述至少一实体抹除单元的可用实体程序化单元的数目大于所述识别门槛数目时，所述存储器管理电路更用以在所述多个使用信息中记录所述多个实体抹除单元中的非可用实体程序化单元。
9.根据权利要求8所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以记录识别旗标，以标记记录在所述多个使用信息中的实体程序化单元是可用实体程序化单元或非可用实体程序化单元。
10.根据权利要求6所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以从所述多个实体抹除单元之中选择至少一实体抹除单元，其中所述至少一实体抹除单元包括多个可用实体程序化单元与多个非可用实体程序化单元，
其中所述存储器管理电路更用以在不程序化所述至少一实体抹除单元的非可用实体程序化单元下将测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第一错误位计数，
其中所述存储器管理电路将所述测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，将虚拟数据程序化至所述至少一实体抹除单元的非可用实体程序化单元，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第二错误位计数，
其中倘若所述第一错误位计数大于所述第二错误位计数，所述存储器管理电路更用以在执行写入操作时将所述虚拟数据程序化至所述多个实体抹除单元中的非可用实体程序化单元。
11.一种存储器储存装置，其特征在于，包括：
连接接口单元，用以电性连接至主机系统；
可复写式非易失性存储器模块，包括多个实体抹除单元；以及
存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中，所述存储器控制电路单元用以根据所述多个实体抹除单元之中的每一个实体抹除单元记录多个使用信息，其中每一个所述多个使用信息用以指示每一个实体抹除单元的非可用实体程式化单元或可用实体程式化单元，
其中所述存储器控制电路单元更用以根据所述多个使用信息判断可用容量，其中所述可用容量是根据所述多个实体抹除单元中的每一个实体抹除单元中的可用实体程序化单元的数目，
其中所述存储器控制电路单元更用以根据所述多个使用信息配置多个超实体单元，其中所述多个超实体单元中的每一个超实体单元包括所述多个实体抹除单元中的至少两个实体抹除单元，
其中所述多个超实体单元包括第一超实体单元，所述第一超实体单元包括第一实体抹除单元及第二实体抹除单元，所述第一实体抹除单元包括第一非可用实体程序化单元，所述第二实体抹除单元包括第一可用实体程序化单元，并且所述第一实体抹除单元中对应所述第一非可用实体程序化单元的地址偏置值是相同于所述第二实体抹除单元中对应所述第一可用实体程序化单元的地址偏置值，
其中所述存储器控制电路单元更用以根据所述多个使用信息计算每一实体抹除单元的可用实体程序化单元的数目，
其中所述存储器控制电路单元更用以依据所述多个实体抹除单元的可用实体程序化单元的数目之中的最小值决定每一超实体单元的容量，
其中所述存储器控制电路单元更用以根据所述多个超实体单元的数量与每一超实体单元的容量决定所述可用容量。
12.根据权利要求11所述的存储器储存装置，其特征在于，每一个超实体单元包括多个超实体程序化单元，所述第一实体抹除单元包括第二可用实体程序化单元，其中所述第一实体抹除单元的所述第二可用实体程序化单元与所述第二实体抹除单元的所述第一可用实体程序化单元被配置为所述第一超实体单元的一个超实体程序化单元，其中在所述第一实体抹除单元中对应所述第二可用实体程序化单元的地址偏置值是不相同于所述第二实体抹除单元中对应所述第一可用实体程序化单元的所述地址偏置值。
13.根据权利要求11所述的存储器储存装置，其特征在于，所述存储器控制电路单元更用以扫描至少一实体抹除单元中可用实体程序化单元的数目，
其中倘若所述至少一实体抹除单元的可用实体程序化单元的数目不大于识别门槛数目，所述存储器控制电路单元更用以在所述多个使用信息中记录所述多个实体抹除单元中的可用实体程序化单元，
其中倘若所述至少一实体抹除单元的可用实体程序化单元的数目大于所述识别门槛数目时，所述存储器控制电路单元更用以在所述多个使用信息中记录所述多个实体抹除单元中的非可用实体程序化单元。
14.根据权利要求13所述的存储器储存装置，其特征在于，所述存储器控制电路单元更用以记录识别旗标，以标记记录在所述多个使用信息中的实体程序化单元是可用实体程序化单元或非可用实体程序化单元。
15.根据权利要求11所述的存储器储存装置，其特征在于，所述存储器控制电路单元更用以从所述多个实体抹除单元之中选择至少一实体抹除单元，其中所述至少一实体抹除单元包括多个可用实体程序化单元与多个非可用实体程序化单元，
其中所述存储器控制电路单元更用以在不程序化所述至少一实体抹除单元的非可用实体程序化单元下将测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第一错误位计数，
其中所述存储器控制电路单元将所述测试数据程序化至所述至少一实体抹除单元的可用实体程序化单元中，将虚拟数据程序化至所述至少一实体抹除单元的非可用实体程序化单元，从所述至少一实体抹除单元的可用实体程序化单元中读取数据，计算所读取的数据中的错误位的数目作为第二错误位计数，
其中倘若所述第一错误位计数大于所述第二错误位计数，所述存储器控制电路单元更用以在执行写入操作时将所述虚拟数据程序化至所述多个实体抹除单元中的非可用实体程序化单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003016.7A CN106940623B (zh) | 2016-01-04 | 2016-01-04 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003016.7A CN106940623B (zh) | 2016-01-04 | 2016-01-04 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106940623A CN106940623A (zh) | 2017-07-11 |
| CN106940623B true CN106940623B (zh) | 2020-06-09 |
Family
ID=59469833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610003016.7A Active CN106940623B (zh) | 2016-01-04 | 2016-01-04 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106940623B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102341793A (zh) * | 2009-03-04 | 2012-02-01 | 美光科技公司 | 存储器块选择 |
| CN102473091A (zh) * | 2009-07-01 | 2012-05-23 | 超威半导体公司 | 使用聚合的小页面的扩展的页面大小 |
| CN102479156A (zh) * | 2010-11-22 | 2012-05-30 | 慧荣科技股份有限公司 | 用来进行区块管理的方法、记忆装置及其控制器 |
| CN103593255A (zh) * | 2012-08-15 | 2014-02-19 | 群联电子股份有限公司 | 数据管理方法、记忆存储存储器与记忆存储控制器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8832507B2 (en) * | 2010-08-23 | 2014-09-09 | Apple Inc. | Systems and methods for generating dynamic super blocks |
-
2016
- 2016-01-04 CN CN201610003016.7A patent/CN106940623B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102341793A (zh) * | 2009-03-04 | 2012-02-01 | 美光科技公司 | 存储器块选择 |
| CN102473091A (zh) * | 2009-07-01 | 2012-05-23 | 超威半导体公司 | 使用聚合的小页面的扩展的页面大小 |
| CN102479156A (zh) * | 2010-11-22 | 2012-05-30 | 慧荣科技股份有限公司 | 用来进行区块管理的方法、记忆装置及其控制器 |
| CN103593255A (zh) * | 2012-08-15 | 2014-02-19 | 群联电子股份有限公司 | 数据管理方法、记忆存储存储器与记忆存储控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106940623A (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10713178B2 (en) | Mapping table updating method, memory controlling circuit unit and memory storage device | |
| TWI584291B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
| US10437484B2 (en) | Data protecting method, memory control circuit unit and memory storage device | |
| US8301981B2 (en) | Data access method for flash memory and storage system and controller thereof | |
| CN111078146B (zh) | 存储器管理方法、存储器存储装置及存储器控制电路单元 | |
| CN107045890B (zh) | 数据保护方法、存储器控制电路单元及存储器存储装置 | |
| CN109273033B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN107204205B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN107103930B (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| CN110442299B (zh) | 数据写入方法、存储器控制电路单元以及存储器储存装置 | |
| CN109032957B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| US11609822B2 (en) | Data storing method, memory control circuit unit and memory storage device | |
| CN107132989B (zh) | 数据程序化方法、存储器控制电路单元及存储器存储装置 | |
| US10067677B2 (en) | Memory management method for configuring super physical units of rewritable non-volatile memory modules, memory control circuit unit and memory storage device | |
| CN106354651B (zh) | 平均磨损方法、存储器控制电路单元及存储器储存装置 | |
| CN111831210B (zh) | 存储器管理方法、存储器控制电路单元及存储器存储装置 | |
| CN110275668B (zh) | 区块管理方法、存储器控制电路单元与存储器存储装置 | |
| CN113138720A (zh) | 数据存储方法、存储器控制电路单元以及存储器存储装置 | |
| CN106920572B (zh) | 存储器管理方法、存储器控制电路单元及存储器储存装置 | |
| CN109522236B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN106940623B (zh) | 存储器管理方法、存储器控制电路单元及存储器储存装置 | |
| CN111610937A (zh) | 数据写入方法、存储器存储装置及存储器控制电路单元 | |
| CN106970763B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| CN111143253A (zh) | 数据储存方法、存储器控制电路单元以及存储器储存装置 | |
| US11715532B1 (en) | Risk assessment method based on data priority, memory storage device, and memory control circuit unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |