CN106935602A - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN106935602A
CN106935602A CN201610849265.8A CN201610849265A CN106935602A CN 106935602 A CN106935602 A CN 106935602A CN 201610849265 A CN201610849265 A CN 201610849265A CN 106935602 A CN106935602 A CN 106935602A
Authority
CN
China
Prior art keywords
wafer
wafer encapsulation
spacer element
encapsulation body
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610849265.8A
Other languages
English (en)
Inventor
吴俊良
林佳升
李柏汉
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN106935602A publication Critical patent/CN106935602A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种晶片封装体及其制造方法，该晶片封装体包含晶片、间隔元件与高度增加件，晶片具有影像感测区及相对的第一表面与第二表面，影像感测区位于第一表面上，间隔元件位于第一表面上且围绕影像感测区，高度增加件位于间隔元件上，使得间隔元件位于高度增加件与晶片之间。本发明可避免影像感测区接收到外部杂乱的光线而造成干扰，且不易产生眩光。

Description

晶片封装体及其制造方法
技术领域
本发明有关于一种晶片封装体及一种晶片封装体的制造方法。
背景技术
当制作影像感测器的晶片封装体(例如CMOS晶片)时，通常会将玻璃片覆盖于晶片的表面，用以保护晶片的影像感测区。在已知具有玻璃片的晶片封装体，由于位在晶片与玻璃片之间的间隔元件的厚度等同玻璃片与晶片之间的距离，仅约40μm至45μm，因此当影像感测区接收影像时，易产生眩光的问题(flare issue)。
在制作影像感测器的制程中，若尚未切割成多个晶片的晶圆不设置玻璃片，当晶圆的厚度较薄时，将会受限于制程能力，使得具有球栅阵列的晶圆要移动时是相当困难的。此外，影像感测区也易于制程中受到污染，使良率难以提升。
发明内容
本发明的一技术态样为一种晶片封装体。
根据本发明一实施方式，一种晶片封装体包含晶片、间隔元件与高度增加件，晶片具有影像感测区及相对的第一表面与第二表面，影像感测区位于第一表面上，间隔元件位于第一表面上且围绕影像感测区，高度增加件位于间隔元件上，使得间隔元件位于高度增加件与晶片之间。
本发明的另一技术态样为一种晶片封装体的制造方法。
根据本发明一实施方式，一种晶片封装体的制造方法包含下列步骤：蚀刻支撑块体，使其具有凹槽；将透光片接合至支撑块体上而封闭凹槽；研磨支撑块体，使凹槽的槽底被去除而形成高度增加件；以及将高度增加件背对透光片的一侧接合至位在晶圆上的间隔元件，其中间隔元件围绕晶圆的影像感测区。
本发明的又一技术态样为一种晶片封装体的制造方法。
根据本发明一实施方式，一种晶片封装体的制造方法包含下列步骤：将透光片接合至支撑块体；蚀刻支撑块体，使支撑块体的中央区被去除而形成高度增加件；以及将高度增加件背对透光片的一侧接合至位在晶圆上的间隔元件，其中间隔元件围绕晶圆的影像感测区。
在本发明上述实施方式中，由于晶片封装体包含间隔元件与高度增加件，且高度增加件位于间隔元件上，因此堆叠的间隔元件与高度增加件的高度和大，具有遮光效果。因此，可避免影像感测区接收到外部杂乱的光线(即非目标物方向的光线)而造成干扰。此外，当透光片设置在高度增加件上时，由于间隔元件与高度增加件的高度和大，因此透光片与晶片之间的距离也会随之增加。如此一来，当影像感测区接收影像时，便不易产生眩光的问题。
附图说明
图1绘示根据本发明一实施方式的晶片封装体的剖面图。
图2绘示根据本发明另一实施方式的晶片封装体的剖面图。
图3绘示根据本发明一实施方式的晶片封装体的制造方法的流程图。
图4绘示根据本发明一实施方式的支撑块体蚀刻后的剖面图。
图5绘示图4的支撑块体与透光片接合后的剖面图。
图6绘示图5的支撑块体研磨后的剖面图。
图7绘示图6的高度增加件与晶圆接合后的剖面图。
图8绘示根据本发明另一实施方式的晶片封装体的制造方法的流程图。
图9绘示根据本发明一实施方式的透光片与支撑块体接合后的剖面图。
图10绘示图9的支撑块体蚀刻后的剖面图。
图11绘示图10的高度增加件与晶圆接合后的剖面图。
图12绘示根据本发明一实施方式的晶片封装体的剖面图。
图13绘示根据本发明另一实施方式的晶片封装体的剖面图。
其中，附图中符号的简单说明如下：
100a～100d：晶片封装体；102：绝缘层；110：晶圆；110a、110b：晶片；112：影像感测区；114：第一表面；116：第二表面；118：焊垫；119a、119b：凹部；120：间隔元件；130：高度增加件；130a：支撑块体；131：中央区；132：凹槽；134：槽底；140：重布线层；150：阻隔层；152：开口；160：导电结构；170：透光片；H1：高度；H2：高度和；S1～S4：步骤。
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。
图1绘示根据本发明一实施方式的晶片封装体100a的剖面图。如图所示，晶片封装体100a包含晶片110a、间隔元件120与高度增加件130。其中，晶片110a具有影像感测区112及相对的第一表面114与第二表面116。影像感测区112位于晶片110a的第一表面114上。间隔元件120位于晶片110a的第一表面114上且围绕影像感测区112。高度增加件130位于间隔元件120上，使得间隔元件120位于高度增加件130与晶片110a之间。
在本实施方式中，间隔元件120的高度H1介于40μm至45μm之间。高度增加件130与间隔元件120的高度和H2介于150μm至200μm之间。高度增加件130的材质可以包含硅或聚合物。由于晶片封装体100a包含间隔元件120与高度增加件130，且高度增加件130位于间隔元件120上，因此堆叠的间隔元件120与高度增加件130的高度和H2大，具有遮光效果。因此，可避免影像感测区112接收到外部杂乱的光线(即非目标物方向的光线)而造成干扰。举例来说，图1右边的高度增加件130可遮挡其右侧过斜的环境光线，使这样的环境光线不会传递至影像感测区112。
晶片110a具有焊垫118与凹部119a。焊垫118位于晶片110a的第一表面114上，且焊垫118从凹部119a裸露。在本实施方式中，凹部119a为斜面，且斜面连接第一表面114与第二表面116。晶片封装体100a还包含重布线层140。重布线层140位于晶片110a的第二表面116上、凹部119a的壁面上与焊垫118上。在本实施方式中，晶片封装体100a还具有绝缘层102。绝缘层102位于晶片110a与重布线层140之间，且覆盖第二表面116与凹部119a的壁面。
此外，晶片封装体100a还包含阻隔层150与导电结构160。阻隔层150覆盖重布线层140与部分的绝缘层102。阻隔层150具有开口152，使部分重布线层140可从开口152裸露。导电结构160位于阻隔层150的开口152中的重布线层140上，使得导电结构160可经由重布线层140而与焊垫118电性连接。导电结构160可以为导电柱、导电块或球栅阵列(Ball GridArray：BGA)的锡球(solder ball)，并不用以限制本发明。
应了解到，已叙述过的元件材料与元件连接关系将不再重复赘述，合先叙明。在以下叙述中，将说明其他型式的晶片封装体。
图2绘示根据本发明另一实施方式的晶片封装体100b的剖面图。晶片封装体100b包含晶片110a、间隔元件120与高度增加件130。与图1实施方式不同的地方在于：晶片封装体100b还包含透光片170。透光片170位于高度增加件130上，使得高度增加件130位于透光片170与间隔元件120之间。也就是说，透光片170位于高度增加件130背对间隔元件120的表面上。透光片170可保护晶片110a的影像感测区112，以避免影像感测区112受到灰尘污染，并防止水气进入影像感测区112。
在本实施方式中，由于间隔元件120与高度增加件130的高度和H2大，因此透光片170与晶片110a之间的距离也会随之增加，约等同高度和H2。如此一来，当影像感测区112接收影像时，便不易产生眩光(flare issue)的问题，可提生影像的清晰度。
在以下叙述中，将说明图1晶片封装体100a与图2晶片封装体100b的制造方法。
图3绘示根据本发明一实施方式的晶片封装体的制造方法的流程图。晶片封装体的制造方法包含下列步骤。首先在步骤S1中，蚀刻支撑块体，使其具有凹槽。接着在步骤S2中，将透光片接合至支撑块体上而封闭凹槽。之后在步骤S3中，研磨支撑块体，使凹槽的槽底被去除而形成高度增加件。最后在步骤S4中，将高度增加件背对透光片的一侧接合至位在晶圆上的间隔元件，其中间隔元件围绕晶圆的影像感测区。在以下叙述中，将详细说明上述各步骤。
图4绘示根据本发明一实施方式的支撑块体130a蚀刻后的剖面图。图5绘示图4的支撑块体130a与透光片170接合后的剖面图。同时参阅图4与图5，支撑块体130a在经蚀刻后，便可具有凹槽132。待凹槽132形成后，可将透光片170接合至支撑块体130a上，使凹槽132被透光片170与支撑块体130a封闭。
图6绘示图5的支撑块体130a研磨后的剖面图。同时参阅图5与图6，待透光片170与支撑块体130a接合后，可研磨支撑块体130a，使凹槽132的槽底134被去除而形成高度增加件130。
图7绘示图6的高度增加件130与晶圆110接合后的剖面图。同时参阅图6与图7，晶圆110意指切割后可形成多个晶片110a(见图1或图2)的半导体元件。在图6的高度增加件130形成后，可将高度增加件130背对透光片170的一侧接合至位在晶圆110上的间隔元件120。其中，间隔元件120围绕晶圆110的影像感测区112。在后续制程中，透光片170可提供支撑强度，避免晶圆110受外力而破裂。此外，透光片170还可保护影像感测区112，避免影像感测区112受到灰尘或制程液体的污染。
同时参阅图2与图7，待图7的结构形成后，若晶圆110的厚度大，可先对晶圆110的第二表面116施以研磨制程，使晶圆110减薄，但并不用以限制本发明。接着，可图案化晶圆110的第二表面116而形成凹部119a，使在晶圆110第一表面114上的焊垫118从凹部119a裸露。之后，可形成重布线层140于第二表面116上、凹部119a的壁面上与焊垫118上。待重布线层140形成后，可形成阻隔层150覆盖重布线层140。接着，可图案化阻隔层150而形成开口152，使部分重布线层140从开口152裸露。之后，便可形成导电结构160于开口152中的重布线层140上。
待导电结构160形成后，可纵向切割透光片170、高度增加件130、间隔元件120与晶圆110，以形成图2的晶片封装体100b。接着，可从间隔元件120上移除透光片170，而得到图1的晶片封装体100a。设计者可依实际需求决定是否移除透光片170，并不用以限制本发明。此外，在其他实施方式中，亦可先将透光片170移除后，才纵向切割高度增加件130、间隔元件120与晶圆110，而得到图1的晶片封装体100a。
图8绘示根据本发明另一实施方式的晶片封装体的制造方法的流程图。晶片封装体的制造方法包含下列步骤。首先在步骤S1中，将透光片接合至支撑块体。接着在步骤S2中，蚀刻支撑块体，使支撑块体的中央区被去除而形成高度增加件。最后在步骤S3中，将高度增加件背对透光片的一侧接合至位在晶圆上的间隔元件，其中间隔元件围绕晶圆的影像感测区。在以下叙述中，将详细说明上述各步骤。
图9绘示根据本发明一实施方式的透光片170与支撑块体130a接合后的剖面图。图10绘示图9的支撑块体130a蚀刻后的剖面图。同时参阅图9与图10，待透光片170接合至支撑块体130a后，可蚀刻支撑块体130a，使支撑块体130a的中央区131被去除而形成高度增加件130。
图11绘示图10的高度增加件130与晶圆110接合后的剖面图。同时参阅图10与图11，待高度增加件130形成后，可将高度增加件130背对透光片170的一侧接合至位在晶圆110上的间隔元件120。其中，间隔元件120围绕晶圆110的影像感测区112。
图11的后续制程与图7的后续制程雷同，不重复赘述。也就是说，图11的结构经图案化晶圆110、形成重布线层140、阻隔层150与导电结构160与切割制程后，亦可得到图1的晶片封装体100a或图2的晶片封装体100b，设计者可依实际需求决定是否移除透光片170，并不用以限制本发明。
图12绘示根据本发明一实施方式的晶片封装体100c的剖面图。晶片封装体100c包含晶片110b、间隔元件120与高度增加件130。晶片110b具有焊垫118与凹部119b。与图1实施方式不同的地方在于：凹部119b为孔洞，且孔洞内凹于第二表面116。在本实施方式中，晶片封装体100c可选用图3或图8的晶片封装体的制造方法制作。
图13绘示根据本发明另一实施方式的晶片封装体100d的剖面图。晶片封装体100d包含晶片110b、间隔元件120与高度增加件130。与图12实施方式不同的地方在于：晶片封装体100d还包含透光片170。透光片170位于高度增加件130上，使得高度增加件130位于透光片170与间隔元件120之间。在本实施方式中，晶片封装体100d可选用图3或图8的晶片封装体的制造方法制作。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (26)

1.一种晶片封装体，其特征在于，包含：
晶片，具有影像感测区及相对的第一表面与第二表面，且该影像感测区位于该第一表面上；
间隔元件，位于该第一表面上且围绕该影像感测区；以及
高度增加件，位于该间隔元件上，使得该间隔元件位于该高度增加件与该晶片之间。
2.根据权利要求1所述的晶片封装体，其特征在于，该高度增加件与该间隔元件的高度和介于150μm至200μm之间。
3.根据权利要求1所述的晶片封装体，其特征在于，该高度增加件的材质包含硅或聚合物。
4.根据权利要求1所述的晶片封装体，其特征在于，该间隔元件的高度介于40μm至45μm之间。
5.根据权利要求1所述的晶片封装体，其特征在于，还包含：
透光片，位于该高度增加件上，使得该高度增加件位于该透光片与该间隔元件之间。
6.根据权利要求1所述的晶片封装体，其特征在于，该晶片具有焊垫与凹部，该焊垫位于该第一表面上，且该焊垫从该凹部裸露，
该晶片封装体还包含：
重布线层，位于该第二表面上、该凹部的壁面上与该焊垫上。
7.根据权利要求6所述的晶片封装体，其特征在于，还包含：
阻隔层，覆盖该重布线层。
8.根据权利要求7所述的晶片封装体，其特征在于，该阻隔层具有开口，使部分该重布线层从该开口裸露，该晶片封装体还包含：
导电结构，位于该开口中的该重布线层上。
9.根据权利要求6所述的晶片封装体，其特征在于，该凹部为斜面，且该斜面连接该第一表面与该第二表面。
10.根据权利要求6所述的晶片封装体，其特征在于，该凹部为孔洞，且该孔洞内凹于该第二表面。
11.一种晶片封装体的制造方法，其特征在于，包含：
蚀刻支撑块体，使其具有凹槽；
将透光片接合至该支撑块体上而封闭该凹槽；
研磨该支撑块体，使该凹槽的槽底被去除而形成高度增加件；以及
将该高度增加件背对该透光片的一侧接合至位在晶圆上的间隔元件，其中该间隔元件围绕该晶圆的影像感测区。
12.根据权利要求11所述的晶片封装体的制造方法，其特征在于，该晶圆具有相对的第一表面与第二表面，该影像感测区位于该第一表面上，该制造方法还包含：
图案化该晶圆的该第二表面而形成凹部，使在该第一表面上的焊垫从该凹部裸露。
13.根据权利要求12所述的晶片封装体的制造方法，其特征在于，还包含：形成重布线层于该第二表面上、该凹部的壁面上与该焊垫上。
14.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包含：形成覆盖该重布线层的阻隔层。
15.根据权利要求14所述的晶片封装体的制造方法，其特征在于，还包含：图案化该阻隔层而形成开口，使部分该重布线层从该开口裸露；以及
形成导电结构于该开口中的该重布线层上。
16.根据权利要求15所述的晶片封装体的制造方法，其特征在于，还包含：纵向切割该透光片、该高度增加件、该间隔元件与该晶圆，以形成该晶片封装体。
17.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包含：移除该透光片。
18.根据权利要求17所述的晶片封装体的制造方法，其特征在于，还包含：纵向切割该高度增加件、该间隔元件与该晶圆，以形成该晶片封装体。
19.一种晶片封装体的制造方法，其特征在于，包含：
将透光片接合至支撑块体；
蚀刻该支撑块体，使该支撑块体的中央区被去除而形成高度增加件；以及
将该高度增加件背对该透光片的一侧接合至位在晶圆上的间隔元件，其中该间隔元件围绕该晶圆的影像感测区。
20.根据权利要求19所述的晶片封装体的制造方法，其特征在于，该晶圆具有相对的第一表面与第二表面，该影像感测区位于该第一表面上，
该制造方法还包含：图案化该晶圆的该第二表面而形成凹部，使在该第一表面上的焊垫从该凹部裸露。
21.根据权利要求20所述的晶片封装体的制造方法，其特征在于，还包含：形成重布线层于该第二表面上、该凹部的壁面上与该焊垫上。
22.根据权利要求21所述的晶片封装体的制造方法，其特征在于，还包含：形成覆盖该重布线层的阻隔层。
23.根据权利要求22所述的晶片封装体的制造方法，其特征在于，还包含：图案化该阻隔层而形成开口，使部分该重布线层从该开口裸露；以及
形成导电结构于该开口中的该重布线层上。
24.根据权利要求19所述的晶片封装体的制造方法，其特征在于，还包含：纵向切割该透光片、该高度增加件、该间隔元件与该晶圆，以形成该晶片封装体。
25.根据权利要求19所述的晶片封装体的制造方法，其特征在于，还包含：移除该透光片。
26.根据权利要求25所述的晶片封装体的制造方法，其特征在于，还包含：纵向切割该高度增加件、该间隔元件与该晶圆，以形成该晶片封装体。
CN201610849265.8A 2015-10-16 2016-09-26 晶片封装体及其制造方法 Withdrawn CN106935602A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562242502P 2015-10-16 2015-10-16
US62/242,502 2015-10-16

Publications (1)

Publication Number Publication Date
CN106935602A true CN106935602A (zh) 2017-07-07

Family

ID=58523172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849265.8A Withdrawn CN106935602A (zh) 2015-10-16 2016-09-26 晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US20170110495A1 (zh)
CN (1) CN106935602A (zh)
TW (1) TWI620286B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393314A (zh) * 2007-09-21 2009-03-25 鸿富锦精密工业（深圳）有限公司 镜头模组及其组装方法
US20110193210A1 (en) * 2007-08-08 2011-08-11 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
CN104538416A (zh) * 2015-02-03 2015-04-22 华天科技（昆山）电子有限公司 高可靠性全封闭cmos影像传感器结构及其制作方法
CN104952894A (zh) * 2014-03-25 2015-09-30 精材科技股份有限公司 半导体结构的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023824A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif à semi-conducteur et son procédé de fabrication
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193210A1 (en) * 2007-08-08 2011-08-11 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
CN101393314A (zh) * 2007-09-21 2009-03-25 鸿富锦精密工业（深圳）有限公司 镜头模组及其组装方法
CN104952894A (zh) * 2014-03-25 2015-09-30 精材科技股份有限公司 半导体结构的制造方法
CN104538416A (zh) * 2015-02-03 2015-04-22 华天科技（昆山）电子有限公司 高可靠性全封闭cmos影像传感器结构及其制作方法

Also Published As

Publication number Publication date
TW201715667A (zh) 2017-05-01
US20170110495A1 (en) 2017-04-20
TWI620286B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
CN101419952B (zh) 晶圆级芯片封装方法及封装结构
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
CN110233200B (zh) 一种Micro LED的三维集成结构和制作方法
CN104078479B (zh) 图像传感器的晶圆级封装方法和图像传感器封装结构
JP2009044160A (ja) 埋め込まれた導電性ポストを備える半導体パッケージ及びその製造方法
CN105590918B (zh) 封装结构及其制法
TWI256146B (en) Sensor semiconductor device and fabrication method thereof
CN108364919A (zh) 晶片封装结构及晶片封装结构阵列
CN104124176A (zh) 制备应用在倒装安装工艺上的半导体器件的方法
CN104637878B (zh) 超窄节距的晶圆级封装切割方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
CN104766837A (zh) 半导体封装件及其制法
CN107424974A (zh) 具有埋入式噪声屏蔽墙的封装基板
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
CN105448944B (zh) 影像传感芯片封装结构及其封装方法
CN108346623A (zh) 晶片封装方法
CN103489802A (zh) 芯片封装结构及形成方法
CN102593085B (zh) 芯片封装结构以及芯片封装制程
CN104505393A (zh) 背照式影像传感器三维堆叠封装结构及封装工艺
CN106024649A (zh) 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
CN1890789A (zh) 封装元件的工艺和封装的元件
CN103515302B (zh) 半导体元件与制作方法
EP2899752A1 (en) Structure and formation method of chip package structure
CN100585850C (zh) 具晶粒三维堆叠结构的影像感测模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170707