CN106935501A - 一种ps微球模板组装金颗粒制备单电子晶体管的方法 - Google Patents

一种ps微球模板组装金颗粒制备单电子晶体管的方法 Download PDF

Info

Publication number
CN106935501A
CN106935501A CN201610909149.0A CN201610909149A CN106935501A CN 106935501 A CN106935501 A CN 106935501A CN 201610909149 A CN201610909149 A CN 201610909149A CN 106935501 A CN106935501 A CN 106935501A
Authority
CN
China
Prior art keywords
gold
array
electrode
grain
prepared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610909149.0A
Other languages
English (en)
Other versions
CN106935501B (zh
Inventor
方靖岳
王飞
孙佳雨
江盼盼
刘哲
方涛
张学骜
秦石乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201610909149.0A priority Critical patent/CN106935501B/zh
Publication of CN106935501A publication Critical patent/CN106935501A/zh
Application granted granted Critical
Publication of CN106935501B publication Critical patent/CN106935501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66439Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种PS微球模板组装金颗粒制备单电子晶体管的方法,硅基片表面形成二氧化硅衬底,库仑岛和电极集成设置在二氧化硅衬底上,在二氧化硅衬底上制备出均匀紧密排布的PS微球单层膜模板,利用电子束蒸发镀膜的方法在PS微球单层膜模板表面镀金薄膜,再利用化学腐蚀方法和后处理得到金纳米颗粒阵列;然后采用原子层沉积在金纳米颗粒阵列之上形成氧化铝势垒层,采用电子束曝光、电子束蒸发镀膜和/或剥离的方法制备电极,最后采用原子层沉积在电极和氧化铝势垒层上制备氧化铝保护层。本发明库仑岛尺寸可控且为阵列,方便定位和批量制备;库仑岛与电极间势垒的大小精确可控。在光子、电子、环境、安全等领域应用广泛。

Description

一种PS微球模板组装金颗粒制备单电子晶体管的方法
技术领域
本发明涉及纳米电子器件技术领域,特别涉及一种用PS微球单层膜模板组装金纳米颗粒阵列制备单电子晶体管的方法。所述PS即聚苯乙烯。所述金颗粒为纳米金颗粒。
背景技术
1985年,原苏联国立莫斯科大学的Likharev等首次提出单电子学的概念。他们预测人们将可能控制单个电子进出库仑岛的运动,而且随着库仑岛尺寸的减小,这种现象将不断增强,为制造具有潜在应用的单电子器件提供了物理基础。在当前主要的单电子器件中,单电子晶体管由于小尺寸、高开关速度和低功耗等优点而备受关注。
单电子晶体管的研究国外开展较早,1951年,Gorter就报道了库仑阻塞现象。最早采用纳米加工技术来进行单电子晶体管研究的是贝尔实验室的Fulton等人,1987年,他们采用掩膜技术制备了尺寸约30nm的铝量子点为库仑岛,在1.7K的超低温下观察到了单电子效应。1989年,MIT的Scott-Thomas等采用X射线光刻的方法,在硅反型层上用狭缝电极做了一个窄的电子通道,宽约30nm、长为1~10μm,在400mK下发现通道的电导随电极电压呈现周期性的振荡。采用微电子工艺,很多研究小组制备了低温下工作的单电子晶体管。工作温度一直是困扰单电子晶体管走向应用的一个关键问题,因此室温单电子效应的研究成为目前纳电子学研究领域的热点。要提高单电子晶体管的工作温度从本质上讲就是设法提高电子隧穿进出库仑岛的电容的充放电能量,使其远远高于工作温度下的热能,一般通过减小库仑岛的尺寸。也就是说,在同样的情况下,库仑岛的尺寸越小,其工作温度就越高。随着微电子工艺的进步,单电子晶体管能够正常工作的温度也逐渐提高。首次室温下观察单电子效应是由等在1992年用扫描隧道显微镜完成的。2003年,Saitoh等用湿法刻蚀和轻微热氧化法制成极窄量子线上的多岛单电子晶体管,在室温下得到了明显的单电子效应。
上面的微电子工艺实际上属于一种自上而下的单电子晶体管制备方法,另一种进行单电子晶体管制备的途径是自下而上——自组织生长法。人们很早就通过物理或化学的方法制备尺寸只有几个纳米的粒子,将这些纳米粒子作为单电子晶体管的库仑岛。1995年,Chen等制备了尺寸2~3nm的AuPd纳米粒子,以此构建的单电子晶体管在77K温度下表现出显著的库仑阻塞效应。1996年,Klein等采用尺寸约5.8nm的Au纳米粒子和CdSe纳米粒子,在温度77K下观察到了清晰的库仑台阶曲线。2001年,荷兰Delft理工大学Dekker等通过弯曲金属性的碳纳米管,在室温下观察到了单电子效应。2008年,Ray等利用小尺寸的Au纳米粒子制备了室温下工作的单电子晶体管,其工艺与CMOS工艺兼容;英国Manchester大学的Ponomarenko等则采用石墨烯作为单电子晶体管的隧穿结构,在室温下获得了库仑台阶和库仑振荡曲线。2009年,Bernand-Mantel等以磁性电极为栅极,对单个纳米粒子的单电子效应进行了研究。2010年,De Franceschi研究组利用分子束外延自组装出SiGe纳米晶以及GaN/AlN异质结构,在低温下观察到了明显的库仑阻塞效应。
上个世纪90年代,国内开始对单电子现象予以关注,中科院半导体所夏建白院士就曾经指出单电子晶体管将是未来大容量存储器的最好选择,并认为单电子现象的研究将开辟一门新的“人造原子物理学”。北京大学吴全德院士领导的研究组曾经联合中科院物理所、上海交大、南京大学、吉林大学等多家单位开展纳米电子学基础研究,取得了很多原创性的成果。中科院微电子所刘明教授研究组、湖南大学王太宏教授研究组在微纳器件研究方面进行了大量工作,也开展了一系列的单电子晶体管的研究工作。
然而,当前现有单电子晶体管制备普遍存在三个关键技术问题:小尺寸库仑岛的可控制备;库仑岛的可控定位组装;库仑岛与电极之间隧穿势垒大小的精确控制。这关系到器件的工作温度及其性能的一致性。因此,研究人员长久以来一直渴望发展一种可以精确控制库仑岛尺寸及定位,并控制库仑岛与电极之间势垒大小的制备方法,以大幅推动单电子晶体管的发展和应用。据此,我们提出一种基于聚苯乙烯微球单层膜模板组装金纳米颗粒阵列来制备单电子晶体管的方法。
发明内容
本发明的目的在于提出一种PS微球模板组装金颗粒制备单电子晶体管的方法,以克服现有制备方法中,库仑岛与电极间势垒大小以及库仑岛组装定位无法精确控制等不足,显著降低单电子晶体管制备的难度,改善批量制备单电子晶体管性能的一致性。
本发明采用的技术方案是:一种PS微球模板组装金颗粒制备单电子晶体管的方法,首先通过热氧化处理硅基片,使硅基片表面形成二氧化硅衬底,库仑岛和电极集成设置在二氧化硅衬底上,在二氧化硅衬底上制备出均匀紧密排布的PS微球单层膜模板,利用电子束蒸发镀膜的方法在PS微球单层膜模板表面镀金薄膜,再利用化学腐蚀方法和后处理得到金纳米颗粒阵列;然后采用原子层沉积在金纳米颗粒阵列之上形成氧化铝势垒层,采用电子束曝光、电子束蒸发镀膜和/或剥离的方法制备电极,最后采用原子层沉积在电极和氧化铝势垒层上制备氧化铝保护层。
上述技术方案中,所述PS微球模板组装金颗粒制备单电子晶体管的方法,包括如下步骤:
(1)热氧化处理清洗后的硅基片,使硅基片表面形成二氧化硅衬底;
(2)在二氧化硅衬底上制备出PS微球单层膜;
(3)利用电子束蒸发镀膜的方法在PS微球单层膜表面镀金薄膜;
(4)采用化学腐蚀的方法去除PS微球单层膜模板;
(5)采用化学腐蚀的方法调整纳米金阵列的尺寸大小;
(6)采用特定气氛下的高温退火的方法形成良好结晶的金纳米颗粒阵列;
(7)采用原子层沉积的方法在金纳米颗粒阵列上生长一层氧化铝薄膜作为势垒层;
(8)采用电子束曝光、电子束蒸发镀膜和剥离的方法制备源极、漏极和栅极;
(9)采用原子层沉积的方法在电极和势垒层表面生长一层氧化铝薄膜作为保护层。
上述技术方案中,所述二氧化硅衬底厚度为200~500nm,作为源极、漏极、栅极和金纳米颗粒与硅基底的绝缘层。
上述技术方案中,所述源极、漏极和栅极采用Ti为金属粘附层,粘附层厚度为2~3nm,采用Au为沉积材料,沉积材料厚度为5~25nm。
上述技术方案中,所述源极和漏极位于二氧化硅衬底上,中间是特定排列的金纳米颗粒阵列,源极和漏极的间距根据金纳米颗粒尺寸及阵列形式不同而不同。
上述技术方案中,所述金纳米颗粒阵列的特定排列为1×1,1×2,1×3,2×1,2×2等。
上述技术方案中,所述步骤(2)所使用的PS微球是通过种子乳液聚合法制备的,通过改变单体浓度、稳定剂浓度及种类、引发剂浓度及种类、温度、搅拌速度、反应时间和气氛等实验条件制备特定粒径的PS微球乳液。
上述技术方案中,所述步骤(2)在制备PS微球单层膜之前,要利用硫酸或硝酸进行二氧化硅衬底的亲水处理。
上述技术方案中,所述步骤(2)在二氧化硅衬底上制备出PS微球单层膜采用浸渍提拉法或者旋涂法、气液界面组装法制备。
上述技术方案中,所述步骤(4)采用化学腐蚀的方法去除PS微球单层膜是将基片置于无水乙醇和三氯甲烷混合溶液中超声清洗若干分钟来去除PS微球单层膜模板,得到金纳米阵列。
上述技术方案中,所述步骤(5)采用化学腐蚀的方法调整纳米金阵列尺寸大小是采用一定温度的王水,通过控制反应时间,刻蚀得到特定尺寸的金纳米阵列。
上述技术方案中,所述步骤(6)采用特定气氛下高温退火的方法是在真空条件下对基片进行600℃高温退火一小时,金纳米颗粒释放应力重新聚集,形成结晶度良好的球状颗粒。
上述技术方案中,所述步骤(7)采用原子层沉积的方法在金纳米颗粒阵列表面生长一层氧化铝薄膜,作为金纳米颗粒之间以及金纳米颗粒与源极或者漏极之间的介质填充层,形成隧穿势垒,并还作为钝化层保护器件表面不受杂质影响。
上述技术方案中,所述步骤(8)中源极、漏极和栅极的位置根据库仑岛的排列形式确定,源极和漏极与库仑岛之间通过隧道结的形式耦合,栅极与库仑岛间隔相对较远,通过理想电容的形式耦合。
上述技术方案中,所述步骤(9)中的氧化铝薄膜,作为金纳米颗粒与栅极之间的介质填充层,增强栅极的调控能力。
上述技术方案中,所述步骤(9)或者采用紫外光刻与原子层沉积相结合的方法,在库仑岛与电极耦合的核心区域生长一层氧化铝薄膜作为保护层,以满足源极、漏极和栅栏在器件封装中进行键合的需要。
本发明的技术要点:
(1)制备特定粒径的PS微球乳液,在具有二氧化硅绝缘层的硅基片上制备PS微球单层膜模板;
(2)通过电子束蒸发镀膜和湿法刻蚀的方法获得金纳米阵列,通过湿法刻蚀和退火处理来控制纳米金颗粒的尺寸,改善其形貌和结晶度;
(3)通过原子层沉积的方法获得厚度精确可控的势垒层,然后采用电子束光刻和蒸发镀膜的方法制备源漏栅电极,最后通过原子层沉积的方法生长保护层。
其中,所述PS微球的粒径根据所需库仑岛的大小而定;所述氧化铝势垒层的厚度根据库仑岛的大小而定,对于直径10nm的库仑岛,势垒层厚度在5~20nm;所述源漏栅电极可采用电子束曝光及蒸镀法制备,采用Ti作为金属粘附层,粘附层厚度为2~3nm,采用Au作为沉积材料,沉积材料厚度为5~25nm;所述源漏栅电极的间距根据库仑岛的个数和排列形式适当调整;所述氧化铝保护层利用原子层沉积法生长,厚度100nm。
上述技术方案中,所采用的PS微球种子乳液聚合法、PS微球单层膜制备方法、电子束曝光、紫外光刻、电子束蒸发镀膜、原子层沉积、热氧化、退火等均为本领域公知的成熟技术。使用上述方法所需的设备均可市购:电子束曝光系统可以采用德国Raith的eLINE Plus电子束曝光机;紫外光刻系统可以采用德国SUSS MicroTec公司的SUSS MA/BA6光刻机;电子束蒸发镀膜系统可以采用美国Kurt J.Lesker公司的PVD 75蒸发镀膜系统;原子层沉积系统可以采用美国Angstrom公司的Angstrom Dep II热型原子层沉积系统(T-ALD)。
在本发明中,通过热氧化处理硅基片,使硅基片表面形成作为衬底的二氧化硅绝缘层,库仑岛和电极集成设置在二氧化硅衬底上。其特点是,所述单电子晶体管的库仑岛,是利用PS微球单层膜组装纳米金颗粒来制备,其尺寸具有可控性且为阵列,实现了库仑岛尺寸的精确可控,方便进行集成批量制备。所述单电子晶体管采用原子层沉积能精确控制库仑岛与电极间势垒的大小,利用电子束光刻能精确控制库仑岛的位置、个数和排布方式。所述单电子晶体管采用原子层沉积保护层,使库仑岛与栅极之间填充高k介质,能提高栅控能力。与现有技术相比,本发明的有益效果在于:解决单电子晶体管制备过程中,势垒大小和库仑岛定位组装不可控的问题,可显著降低单电子晶体管制备的难度,改善批量制备单电子晶体管性能的一致性。
附图说明
图1为制备PS微球的分散聚合反应装置(a)示意图和(b)实物图;
图1中,7—机械搅拌装置,8—回流装置,9—水浴装置,10—氮气气路;
图2为用图1所示装置制备的单分散的PS微球样品的SEM图像;
图2中,(a)和(b)分别为放大倍率为10k×和20k×的SEM图像;
图3为提拉法制备PS微球单层膜的装置;
图4为采用图3所示方法制备的PS微球单层膜模板的SEM图像;
图4中,(a)是和(b)分别为放大倍率为5k×和15k×的SEM图像;
图5为PS微球单层膜模板的几何示意图;
图5中,根据几何关系可知,六角密堆的PS微球间隙中,与PS微球相切的小球半径r和PS微球半径R之间满足关系式因此,当PS微球半径R≤65nm时,r≤10nm,当R≤32nm时,r≤5nm;
图6为PS微球模板组装金纳米颗粒阵列的示意图;
图6中,(a)硅基片上的PS微球单层膜模板,(b)PS微球单层膜模板组装的类三角棱台状的纳米金阵列,(c)类三角棱台状的纳米金阵列经过湿法刻蚀和退火处理后形成球状的金纳米颗粒阵列;
图7为采用图6所示方法对纳米金阵列进行(a)湿法刻蚀和(b)退火处理的示意图;
图8为硅基片上(a)PS微球单层膜模板上镀金膜以及(b)镀膜后PS微球单层膜模板被溶液刻蚀后的实物照片;
图9为以PS微球单层膜为模板镀金膜后的SEM图像;
图9中,(a)是和(b)分别为放大倍率为25k×和30k×的SEM图像,(b)中显示了PS微球单层膜脱落后显露出来的纳米金阵列;
图10为镀金膜后PS微球单层膜模板被溶液刻蚀后得到的类三角棱台的纳米金阵列的SEM图像;
图10中,(a)是和(b)分别为放大倍率为40k×和100k×的SEM图像;
图11为对类三角棱台的纳米金阵列进行800℃退火1小时后得到的纳米金颗粒阵列;
图11中,(a)是和(b)分别为放大倍率为50k×和100k×的SEM图像;
图12为退火处理后进行溶液刻蚀得到的球状纳米金颗粒的高分辨透射电镜显微照片;
图12中,(a)标度为1nm,显示了纳米颗粒的晶格,(b)测量了纳米颗粒晶格常数为0.235nm,与Au相吻合;
图13为在纳米金颗粒阵列上制备源漏栅电极构建单电子晶体管的示意图;
图14为单电子晶体管剖面结构示意图,图中1为硅基片;2为二氧化硅衬底;3为氧化铝势垒层;4为金属电极;5为金纳米颗粒库仑岛;6为氧化铝保护层。
具体实施方式:
本发明利用PS微球单层膜组装金纳米颗粒阵列实现对库仑岛尺寸进行精确控制,其阵列排布方便加工时的定位和集成;通过原子层沉积技术对势垒层厚度进行精确控制;本发明技术难度低、可行性高,能制备出室温单电子晶体管。
以下结合附图对本发明技术方案的具体实施作进一步的详细说明:
如图14所示,本发明的单电子晶体管主要由硅基底、源极、漏极、栅极、势垒层、库仑岛和保护层组成,集成设置在二氧化硅衬底上,该衬底由热氧化硅基片制备而成。前述库仑岛在源极、漏极和栅极之间、势垒层之下,并完全独立于源极、漏极和栅极;同时,前述库仑岛可为多个,排列方式可任意组合,请见图13;前述单电子晶体管的栅极用于调控库仑岛能级。
本发明单电子晶体管的制备过程如下:首先在二氧化硅衬底2上制备出均匀紧密排布的PS微球单层膜模板;然后利用电子束蒸发镀膜和湿法刻蚀获得金纳米结构阵列,通过后处理得到金纳米颗粒阵列;然后利用原子层沉积,在金纳米颗粒阵列之上形成氧化铝势垒层3;再利用电子束曝光和电子束蒸镀制备金属电极4:源极、漏极和栅极;然后利用原子层沉积在金属电极4和氧化铝势垒层3之上制备氧化铝保护层6。
更进一步的讲,本发明的采用PS微球单层膜组装金纳米颗粒阵列制备单电子晶体管的工艺包括如下具体步骤:
(1)清洗含有氧化层的硅基片;
(2)采用种子乳液聚合法制备PS微球乳液,通过控制实验条件制备粒径为100nm的PS微球;首先用氢氧化钠洗涤苯乙烯,用无水氯化钙充分干燥,再在减压蒸馏装置中加热至50~60℃左右蒸馏,完成试剂的提纯;然后开始单分散PS微球的制备;水浴加热三口圆底烧瓶中至70℃恒温,在打开回流装置并配有机械搅拌的情况下,将氮气导入三口圆底烧瓶中;然后加入去离子水和醇,搅拌均匀后迅速加入苯乙烯,反应8h,得到种子乳液;
(3)利用硫酸进行二氧化硅衬底的亲水处理;
(4)采用浸渍提拉法在二氧化硅衬底上制备PS微球的均匀密排单层膜;将PS微球混合液滴涂到洗净干燥后的石英基片上,可以看到白色的混合液体将在基片上均匀散开;然后在培养皿中注入一定量的蒸馏水,将基片缓缓没入水中;白色的纳米球悬浊液将在液面均匀散开,并形成大面积薄膜漂浮在液面上;静止一段时间后,将2%的十二烷基硫酸钠溶液滴在液面上,用于改变液面的表面张力;可以看到液面将会以滴入点为中心向四周突然扩散,使薄膜排列更加紧密;静置待液面稳定后,用固定在移动轨道上的干净基片以一定速度,从空白液面处缓缓向下移动到基片最上端刚好没入水中;再次滴入少量的十二烷基硫酸钠溶液,将所选取的薄膜“驱赶”到基片上面,待液面稳定后,以均匀而缓慢的速度提拉,使薄膜转移到基片上,完全干燥后即得到PS微球单层膜模板;
(5)采用电子束蒸发镀膜的方法在PS微球单层膜模板上制备15nm厚度的金膜;
(6)在无水乙醇和三氯甲烷混合溶液中超声清洗若10分钟去除PS微球单层膜掩模板,即得到金的低维纳米阵列结构;
(7)将金纳米结构阵列放入0℃的王水中反应5秒钟,迅速放入去离子水中清洗,吹干;
(8)将刻蚀后的金纳米结构阵列放入合肥科晶OTF-1200X开启式真空管式炉中,通入Ar/H2混合气体,流量500/250sccm,800℃高温退火一小时;
(9)采用原子层沉积法在金纳米颗粒阵列表面生长一层10nm厚度的氧化铝薄膜;
(10)采用电子束曝光及蒸发镀膜法在氧化硅衬底上制备出源极、漏极和栅极;采用Ti作为金属粘附层,粘附层厚度约2nm,采用Au作为沉积材料,沉积材料厚度约10nm;其中,电极最小线宽约25nm,所述源极和漏极在衬底上的间距约30nm,中间有一个金纳米颗粒作为库仑岛;栅极与源极和漏极的垂直距离约为100nm;
(10)通过普通光刻法在衬底上制备出分别与源极、漏极和栅极相连的用于将单电子晶体管电极过渡到宏观电路的微米级引线电极,电极最小线宽约2μm;
(11)使用引线机进行金丝球焊,将器件封装在管座上;
(12)采用原子层沉积法在器件表面生长厚度为100nm的氧化铝保护层,完成该单电子晶体管的制备;
对制备好的单电子晶体管进行I-V特性曲线测试,将得到源漏电流随源漏电压变化的库仑台阶曲线,源漏电流随栅极电压变化的库仑振荡曲线,以及源漏电流或者源漏电导随源漏电压和栅极电压变化的库仑菱形三维曲面。
上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:首先通过热氧化处理硅基片,使硅基片表面形成二氧化硅衬底,库仑岛和电极集成设置在二氧化硅衬底上,其特征在于:在二氧化硅衬底上制备出均匀紧密排布的PS微球单层膜模板,利用电子束蒸发镀膜的方法在PS微球单层膜模板表面镀金薄膜,再利用化学腐蚀方法和后处理得到金纳米颗粒阵列;然后采用原子层沉积在金纳米颗粒阵列之上形成氧化铝势垒层,采用电子束曝光、电子束蒸发镀膜和/或剥离的方法制备电极,最后采用原子层沉积在电极和氧化铝势垒层上制备氧化铝保护层。
2.根据权利要求1所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:包括如下步骤:
(1)热氧化处理清洗后的硅基片,使硅基片表面形成二氧化硅衬底;
(2)在二氧化硅衬底上制备出PS微球单层膜;
(3)利用电子束蒸发镀膜的方法在PS微球单层膜表面镀金薄膜;
(4)采用化学腐蚀的方法去除PS微球单层膜模板;
(5)采用化学腐蚀的方法调整纳米金阵列的尺寸大小;
(6)采用特定气氛下的高温退火的方法形成良好结晶的金纳米颗粒阵列;
(7)采用原子层沉积的方法在金纳米颗粒阵列上生长一层氧化铝薄膜作为势垒层;
(8)采用电子束曝光、电子束蒸发镀膜和/或剥离的方法制备源极、漏极和栅极;
(9)采用原子层沉积的方法在电极和势垒层表面生长一层氧化铝薄膜作为保护层。
3.根据权利要求1所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述二氧化硅衬底厚度为200~500nm,作为源极、漏极、栅极和金纳米颗粒与硅基底的绝缘层;所述源极、漏极和栅极采用Ti为金属粘附层,粘附层厚度为2~3nm,采用Au为沉积材料,沉积材料厚度为5~25nm。
4.根据权利要求1所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述源极和漏极位于二氧化硅衬底上,中间是特定排列的金纳米颗粒阵列,源极和漏极的间距根据金纳米颗粒尺寸及阵列形式不同而不同;所述金纳米颗粒阵列的特定排列为1×1,1×2,1×3,2×1,2×2。
5.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(2)所使用的PS微球是通过种子乳液聚合法制备的,通过改变单体浓度、稳定剂浓度及种类、引发剂浓度及种类、温度、搅拌速度,反应时间和气氛实验条件制备特定粒径的PS微球乳液;所述步骤(2)在制备PS微球单层膜之前,要利用硫酸或硝酸进行二氧化硅衬底的亲水处理;所述步骤(2)在二氧化硅衬底上制备出PS微球单层膜采用浸渍提拉法或者旋涂法、气液界面组装法在二氧化硅衬底上制备。
6.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(4)采用化学腐蚀的方法去除PS微球单层膜是将基片置于无水乙醇和三氯甲烷混合溶液中超声清洗若干分钟来去除PS微球单层膜模板,得到金纳米阵列。
7.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(5)采用化学腐蚀的方法调整纳米金阵列尺寸大小是采用一定温度的王水,通过控制反应时间,刻蚀得到特定尺寸的金纳米阵列。
8.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(6)采用特定气氛下的高温退火的方法是在真空条件下对基片进行600℃高温退火一小时,金纳米颗粒将释放应力重新聚集,形成结晶度良好的球状颗粒。
9.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(7)是采用原子层沉积的方法在金纳米颗粒阵列表面生长一层氧化铝薄膜,可以作为金纳米颗粒之间以及金纳米颗粒与源极或者漏极之间的介质填充层,形成隧穿势垒,还作为钝化层可以保护器件表面不受杂质影响。
10.根据权利要求2所述的PS微球模板组装金颗粒制备单电子晶体管的方法,其特征在于:所述步骤(8)中源极、漏极和栅极的位置根据库仑岛的排列形式确定,源极和漏极与库仑岛之间通过隧道结的形式耦合,栅极与库仑岛间隔相对较远,通过理想电容的形式耦合;所述步骤(9)中的氧化铝薄膜,作为金纳米颗粒与栅极之间的介质填充层,增强栅极的调控能力。
CN201610909149.0A 2016-10-19 2016-10-19 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法 Active CN106935501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610909149.0A CN106935501B (zh) 2016-10-19 2016-10-19 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610909149.0A CN106935501B (zh) 2016-10-19 2016-10-19 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法

Publications (2)

Publication Number Publication Date
CN106935501A true CN106935501A (zh) 2017-07-07
CN106935501B CN106935501B (zh) 2023-08-22

Family

ID=59444046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610909149.0A Active CN106935501B (zh) 2016-10-19 2016-10-19 一种聚苯乙烯微球模板组装金颗粒制备单电子晶体管的方法

Country Status (1)

Country Link
CN (1) CN106935501B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107828416A (zh) * 2017-10-26 2018-03-23 南方科技大学 一种量子点荧光复合材料及其制备方法和应用
CN110747435A (zh) * 2019-11-05 2020-02-04 清华大学 一种基于电化学粗化的纳米金薄膜sers基底制备方法
CN113311047A (zh) * 2021-05-06 2021-08-27 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN115000238A (zh) * 2022-05-09 2022-09-02 厦门大学 一种等离激元增强局域雪崩的紫外光电探测器及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356543A (zh) * 2001-12-10 2002-07-03 中国科学院长春应用化学研究所 金单晶纳米岛阵列薄膜电极的制备方法
US20020117659A1 (en) * 2000-12-11 2002-08-29 Lieber Charles M. Nanosensors
JP2004161832A (ja) * 2002-11-11 2004-06-10 Fumiko Chiba 高分子微粒子およびその製造方法
JP2008004791A (ja) * 2006-06-23 2008-01-10 Sony Corp 負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法
CN101123272A (zh) * 2006-08-10 2008-02-13 中国科学院微电子研究所 一种硅基侧栅单电子晶体管及其制作方法
CA2730835A1 (en) * 2007-01-24 2008-07-24 Ravenbrick, Llc Thermally switched optical downconverting filter
CN101844743A (zh) * 2010-03-26 2010-09-29 北京化工大学 一种制备金属亚微米微球阵列薄膜的方法及电沉积装置
CN102891083A (zh) * 2011-07-22 2013-01-23 中国人民解放军国防科学技术大学 一种制备室温单电子晶体管的方法
CN103531466A (zh) * 2012-07-04 2014-01-22 中国人民解放军国防科学技术大学 一种岛动式单电子晶体管的制备方法
CN104445058A (zh) * 2014-10-23 2015-03-25 北京科技大学 Ps小球和金纳米颗粒的微纳复合系统的有序组装方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117659A1 (en) * 2000-12-11 2002-08-29 Lieber Charles M. Nanosensors
CN1356543A (zh) * 2001-12-10 2002-07-03 中国科学院长春应用化学研究所 金单晶纳米岛阵列薄膜电极的制备方法
JP2004161832A (ja) * 2002-11-11 2004-06-10 Fumiko Chiba 高分子微粒子およびその製造方法
JP2008004791A (ja) * 2006-06-23 2008-01-10 Sony Corp 負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法
CN101123272A (zh) * 2006-08-10 2008-02-13 中国科学院微电子研究所 一种硅基侧栅单电子晶体管及其制作方法
CA2730835A1 (en) * 2007-01-24 2008-07-24 Ravenbrick, Llc Thermally switched optical downconverting filter
CN101844743A (zh) * 2010-03-26 2010-09-29 北京化工大学 一种制备金属亚微米微球阵列薄膜的方法及电沉积装置
CN102891083A (zh) * 2011-07-22 2013-01-23 中国人民解放军国防科学技术大学 一种制备室温单电子晶体管的方法
CN103531466A (zh) * 2012-07-04 2014-01-22 中国人民解放军国防科学技术大学 一种岛动式单电子晶体管的制备方法
CN104445058A (zh) * 2014-10-23 2015-03-25 北京科技大学 Ps小球和金纳米颗粒的微纳复合系统的有序组装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107828416A (zh) * 2017-10-26 2018-03-23 南方科技大学 一种量子点荧光复合材料及其制备方法和应用
CN107828416B (zh) * 2017-10-26 2020-11-27 南方科技大学 一种量子点荧光复合材料及其制备方法和应用
CN110747435A (zh) * 2019-11-05 2020-02-04 清华大学 一种基于电化学粗化的纳米金薄膜sers基底制备方法
CN110747435B (zh) * 2019-11-05 2021-03-30 清华大学 一种基于电化学粗化的纳米金薄膜sers基底制备方法
CN113311047A (zh) * 2021-05-06 2021-08-27 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN113311047B (zh) * 2021-05-06 2022-06-21 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN115000238A (zh) * 2022-05-09 2022-09-02 厦门大学 一种等离激元增强局域雪崩的紫外光电探测器及制备方法

Also Published As

Publication number Publication date
CN106935501B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN106935501A (zh) 一种ps微球模板组装金颗粒制备单电子晶体管的方法
Pan et al. Controlled synthesis of phase-pure InAs nanowires on Si (111) by diminishing the diameter to 10 nm
WO2019154385A1 (zh) 一种高密度三维纳米线沟道阵列及其制备方法
US8962137B2 (en) Branched nanowire and method for fabrication of the same
US9780167B2 (en) Method of manufacturing silicon nanowire array
WO2016065499A1 (zh) 一种超高密度单壁碳纳米管水平阵列及其可控制备方法
CN101560663B (zh) 基于纳米掩膜制备技术的电化学制备纳米阵列结构材料方法
Diallo et al. Impact of surfactants covering ZnO nanoparticles on solution-processed field-effect transistors: From dispersion state to solid state
CN106057908A (zh) 一种Ag纳米线和ZnO纳米晶复合沟道的多功能光电薄膜晶体管及其制备方法
CN101891198A (zh) 固-液-固相法制备硅纳米线
Prati et al. Atomic scale devices: Advancements and directions
CN102891083B (zh) 一种制备室温单电子晶体管的方法
CN103531466B (zh) 一种岛动式单电子晶体管的制备方法
CN105529242B (zh) 一种制备珠串形单晶硅纳米线的方法
Haji Jumali et al. Characterization of SnO2 nanoparticles prepared by two different wet chemistry methods
CN103107065B (zh) 一种基于纳米线有序排列的纳米线器件的制备方法
CN104993051B (zh) 一种金属膜片阵列/有机半导体复合导电沟道薄膜晶体管的制备方法
Ji et al. Space-Confined seeding and growth of ordered arrays of TiO2 hierarchical nanostructures
KR101272502B1 (ko) 시드층을 이용한 산화아연 나노 구조체 밀도 제어방법
CN111017869B (zh) 一种硅基网络结构及其制备方法
Ma et al. Ordered GeSi nanorings grown on patterned Si (001) substrates
KR101122129B1 (ko) Si 과잉 산화막을 이용한 Si/SiOx 코어/쉘 이중구조 나노선 제조 방법
CN104445057A (zh) 砷化镓纳米线阵列及其制备方法
CN100537827C (zh) 制备贴合于基片的稠环芳香族有机半导体单晶纳米结构的方法
CN111312806B (zh) 一种单层原子沟道鳍式场效应晶体管的制备方法及产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant