CN106932707B - 测试数字电路的方法、装置和产品 - Google Patents
测试数字电路的方法、装置和产品 Download PDFInfo
- Publication number
- CN106932707B CN106932707B CN201610237561.2A CN201610237561A CN106932707B CN 106932707 B CN106932707 B CN 106932707B CN 201610237561 A CN201610237561 A CN 201610237561A CN 106932707 B CN106932707 B CN 106932707B
- Authority
- CN
- China
- Prior art keywords
- digital
- circuit
- data
- signature
- scan chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318569—Error indication, logging circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明的各个实施例涉及测试数字电路的方法、装置和产品。一种数字电路包括:将数据加载到该数字电路中以及将数据从该数字电路卸载的扫描链,耦合到该扫描链并当指示该数字电路的预测试状态的数据经由该扫描链从该数字电路卸载时基于该数据生成第一数字签名的校验电路装置。当测试完成时,该数据经由该扫描链再存储到该数字电路。当该数据加载到该数字电路中时,该校验电路装置生成第二数字签名。将该第一数字签名与该第二数字签名进行比较,以验证该过程的完整性。可以当卸载该数据时,将特定数据模式加载到该扫描链中。可以监视该扫描链的输出,以检测该模式,以及可以基于何时检测到该模式,生成错误信号。
Description
技术领域
本公开内容总体上涉及对集成电路进行测试的领域。例如,用于汽车应用中的集成电路的测试。
背景技术
可以在制造过程结束时对集成电路进行测试,以验证该集成电路的正确操作。例如,可以通过使用集成电路的扫描链和位于该集成电路外部的专用机器,将扫描模式加载到该集成电路的触发器中,从而可以验证该集成电路的输出。
集成电路还可以由包括该集成电路的装置测试。例如,计算机的集成电路可以在该计算机启动时被测试。可以例如通过使用该集成电路的扫描链和该计算机的该集成电路的专用电路装置,生成扫描模式,并且将扫描模式加载到该集成电路的触发器中,并且对该集成电路的输出进行验证。
集成电路还可以在操作期间发生故障。例如,单元可以因由于老化、过热等导致的硬件故障(诸如,晶体管故障、开路/短路、延迟故障)、软错误(诸如,高能粒子)等而发生故障。因此,集成电路还可以在操作期间周期性地测试。
发明内容
在一实施例中,一种装置包括:数字电路;扫描链,该扫描链耦合到该数字电路;其中在操作中,该扫描链将数据加载到该数字电路中、以及将数据从该数字电路卸载;以及校验电路装置,该校验电路装置耦合到该扫描链;其中在操作中,该校验电路装置当将指示该数字电路的预测试状态的数据经由该扫描链从该数字电路卸载时,基于该数据,生成第一数字签名;当将指示该数字电路的该预测试状态的该数据经由该扫描链加载到该数字电路中时,基于该数据,生成第二数字签名;将该第一数字签名与该第二数字签名进行比较;并且基于该比较,生成控制信号。在一实施例中,该装置包括存储器,该存储器被配置为,存储指示该数字电路的该预测试状态的该数据。在一实施例中,该装置包括控制器,该控制器被配置为,对该数字电路的测试进行控制。在一实施例中,在操作中,该校验电路装置当将指示该数字电路的该预测试状态的该数据卸载时,将特定数据模式加载到该扫描链中;对该扫描链的输出进行扫描,以检测该特定数据模式;并且基于何时检测到该特定数据模式,生成错误信号。在一实施例中,该校验电路装置包括:第一签名生成电路,该第一签名生成电路连接到该扫描链的输出;在操作中,该第一签名生成电路生成该第一数字签名;第二签名生成电路,该第二签名生成电路连接到该扫描链的输入;在操作中,该第二签名生成电路生成该第二数字签名;以及比较器,该比较器耦合到该第一签名生成电路和该第二签名生成电路;在操作中,该比较器生成该控制信号。在一实施例中,该装置包括集成电路,该集成电路包括:该数字电路;该扫描链;以及该校验电路装置。在一实施例中,该集成电路包括控制器,该控制器被配置为,对该数字电路的测试进行控制。
在一实施例中,一种系统包括:数字电路装置,该数字电路装置包括:触发器;一个或多个扫描链;其中在操作中,该一个或多个扫描链将数据加载到该触发器中、以及将数据从该触发器卸载;以及校验电路装置,该校验电路装置耦合到该一个或多个扫描链;其中在操作中,该校验电路装置当将指示该触发器的预测试状态的数据经由该一个或多个扫描链从该触发器卸载时,基于该数据,生成第一数字签名;当将指示该触发器的该预测试状态的该数据经由该一个或多个扫描链加载到该数字电路中时,基于该数据,生成第二数字签名;将该第一数字签名与该第二数字签名进行比较;以及基于该比较,生成控制信号;以及控制器,该控制器被配置为控制该数字电路装置的测试。在一实施例中,该系统包括包括存储器,该存储器被配置为,存储指示该触发器的该预测试状态的该数据。在一实施例中,在操作中,该校验电路装置当将指示该触发器的该预测试状态的该数据卸载时,将特定数据模式加载到该一个或多个扫描链中的扫描链中;对该一个或多个扫描链中的该扫描链的输出进行扫描,以检测该特定数据模式;并且基于何时检测到该特定数据模式,生成错误信号。在一实施例中,该校验电路装置包括:第一签名生成电路,该第一签名生成电路连接到该一个或多个扫描链的输出;在操作中,该第一签名生成电路生成该第一数字签名;第二签名生成电路,该第二签名生成电路连接到该一个或多个扫描链的输入;在操作中,该第二签名生成电路生成该第二数字签名;以及比较器,该比较器耦合到该第一签名生成电路和该第二签名生成电路;在操作中,该比较器生成该控制信号。在一实施例中,该系统包括集成电路,该集成电路包括:该数字电路装置;以及该控制器。
在一实施例中,一种系统包括:数字电路装置;用于将数据加载到该数字电路装置中以及将数据从该数字电路装置卸载的装置;用于当通过用于加载和卸载数据的该装置将指示该数字电路装置的预测试状态的数据从该数字电路装置卸载时、基于该数据、生成第一数字签名的装置;用于当通过用于加载和卸载数据的该装置将指示该数字电路装置的预测试状态的数据加载到该数字电路装置中时、基于该数据、生成第二数字签名的装置;以及用于基于该第一签名和该第二签名、生成控制信号的装置。在一实施例中,该系统包括用于存储指示该数字电路装置的该预测试状态的该数据的装置。在一实施例中,该系统包括:用于当将指示该数字电路装置的该预测试状态的该数据卸载时、将特定数据模式加载到用于加载和卸载数据的该装置中的装置;用于检测该特定数据模式的装置;以及用于基于何时检测到该特定数据模式、生成错误信号的装置。
在一实施例中,一种方法包括:通过使用扫描链,将指示该数字电路的预测试状态的数据从数字电路卸载;当将指示该数字电路的该预测试状态的该数据从该数字电路卸载时,基于该数据,通过使用耦合到该扫描链的输出的第一签名生成电路,生成第一数字签名;测试该数字电路;通过使用该扫描链,将指示数字电路的该预测试状态的该数据加载到该数字电路中;当将指示该数字电路的该预测试状态的该数据加载到该数字电路中时,基于该数据,通过使用耦合到该扫描链的输入的第二签名生成电路,生成第二数字签名;通过使用比较器,将该第一数字签名与该第二数字签名进行比较;以及基于该第一签名和该第二签名,生成控制信号。在一实施例中,该方法包括将指示该数字电路的该预测试状态的该数据存储在与该数字电路分开的存储器中。在一实施例中,该方法包括:当将指示该数字电路装置的该预测试状态的该数据卸载时,将特定数据模式加载到该扫描链中;对该扫描链的该输出进行扫描,以检测该特定数据模式;以及基于何时检测到该特定数据模式,生成错误信号。
附图说明
图1是包括数字电路装置的系统的实施例的功能框图。
图2示出测试数字电路装置的方法的实施例。
具体实施方式
在以下说明中,阐述某些细节,以便提供对装置、系统、方法和产品的各种实施例的透彻理解。然而,所属领域的技术人员将理解,可以在无这些细节的情况下实践其它实施例。在其它情况下,在一些图中没有详细示出或者描述与,例如,集成电路,诸如,晶体管、加法器、状态机、存储器、逻辑门、比较器、总线等,相关联的众所周知的结构和方法,以避免不必要地使该对实施例的说明难以理解。
除非上下文另有要求,否则在本说明书和随后权利要求通篇中,词语“包括”将解释为开放包括的意义,即,解释为“包括(但不限于)”。
在此说明书通篇中提及“一个实施例”意指结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此,在此说明书通篇的各种位置中出现短语“在一个实施例中”未必指代同一实施例或指代全部实施例。此外,该特定特征、结构或特性可以在一个或多个实施例中以任何适当的方式组合以获得其它实施例。
标题仅为方便而提供,并且并不解释本公开内容的范围或意义。
附图中元件的大小和相对位置未必按比例绘制。例如,各种元件的形状和角度未按比例绘制,并且这些元件中的一些元件经放大和定位以提高附图的易辨性。进一步,如附图所绘制的这些元件的特定形状未必打算传递关于特定元件的实际形状的任何信息,并且仅为在附图中容易辨识而被选择。
参考图1,系统100包括数字电路或电路装置102,诸如集成电路或其部分,在操作中,该数字电路或电路装置102处理数字信号(诸如,在输入接口104处接收的一个或多个输入数字信号),以在输出接口106处产生一个或多个输出信号。数字电路102还包括一个或多个扫描链108,以便以已知方式从数字电路102的部件(诸如,数字电路102的一个或多个触发器110)加载和卸载数据。数字电路102可以包括,例如,CPU、现场可编程门阵列等。
系统100包括控制器130,该控制器130在操作中向数字电路102提供信号(诸如,功率、数据和控制信号),并且从数字电路102接收信号(诸如,功率、数据和控制信号)。例如,控制器130可以包括一个或多个处理器P、一个或多个存储器M和分立电路OC。控制器130可以例如是交通工具的控制器,并且数字电路102可以是数字控制模块,该数字控制模块在操作中控制该交通工具的一个或多个部件(诸如,自动速度控制模块等)或者实施汽车的一个或多个功能(诸如,维持警报监视等)。如图示出,控制器130经由输出接口134将一个或多个信号输出到数字电路102,并经由输入接口136从数字电路102接收一个或多个输入信号。
系统100包括自动测试模式生成器(ATPG)112(其如图所示为解压类型的)和ATPG验证器114(其如图所示为压缩类型的)。数字电路102具有用以从ATPG 112接收测试模式的接口116、和用以将测试结果输出到ATPG 114的接口118。以已知方式,可以通过经由扫描链108、将来自ATPG 112的测试模式加载到数字电路102中(例如,加载到触发器中)、并且将测试结果输出到ATPG验证器114,来测试数字电路102。该数字电路装置还包括内建自测试电路装置(BIST)150。以已知方式,可以通过BIST 150来测试数字电路102。例如,可以通过经由扫描链108、将来自BIST 150的测试模式加载到数字电路102中(例如,加载到触发器中)、并且将测试结果输出到BIST 150,来测试数字电路102。系统100还包括存储器120,该存储器120可以是随机存取存储器。数字电路102包括一个或多个多路选择器122,以有助于从扫描链108加载和卸载数据。例如,多路选择器122可以用于选择是否将来自存储器120或来自ATPG 112的数据加载到扫描链108中,而且多路选择器122可以用于选择是否将来自扫描链108的数据输出到该存储器或输出到ATPG验证器114。数字电路装置102可以以两种操作模式——运行模式和测试模式——来操作。以已知方式,可以紧接在从操作的运行模式切换到测试模式之前,将指示数字电路装置102的状态的数据(例如,指示触发器的状态的数据)存储到存储器120中;并且可以基于存储在存储器120中的指示数字电路102的状态的数据,在从操作的测试模式切换到操作的运行模式时,再存储数字电路装置的该状态。例如,参见授权给Casarsa的美国专利第8996939号。这可以有助于符合安全标准,该安全标准可能需要在操作期间测试集成电路(例如,周期性地,诸如,每100ms),同时避免在测试期间破坏该集成电路的状态。例如,交通工具(例如,小汽车、摩托车、飞机、火箭等)可以在该交通工具进行操作的同时周期性地进行测试。
然而,指示数字电路102的状态的数据可能在测试周期期间变为讹误的。例如,软错误(例如,高能粒子可能在不产生硬件故障的情况下,使得系统100的操作讹误(触发器数据讹误、存储器单元讹误等))、硬件错误、或故障(例如,晶体管故障、开路/短路、延迟故障)等,可以发生在保存/再存储路径中、在加载/卸载过程期间在扫描链中(例如,保持错误)、或者在存储器120内部。
数字电路102包括:一个或多个第一校验区块CRC 124,其中每个第一校验区块CRC124都耦合到扫描链108中的一个或多个扫描链的输入;和一个或多个第二校验区块CRC126,其中每个第二校验区块CRC 126都耦合到扫描链108中的一个或多个扫描链的输出。如下文参考图2所述,当数字电路102进入操作的测试模式、并且经由扫描链108输出指示数字电路102的状态的数据、以便存储在存储器120中时,第二校验区块126中的一个第二校验区块126基于由该扫描链输出的数据,生成输出签名。例如,该校验区块126可以在保存过程期间,对该数据的完整的长度和宽度实施循环冗余校验或校验和。当该测试完成、并且数字电路102将来自存储器120的指示数字电路装置102的状态的数据加载到扫描链108中时,第一校验区块124中的一个第一校验区块124基于从存储器120加载到扫描链108中的数据,生成输入签名。例如,该校验区块124可以在再存储过程期间,对该数据的完整的长度和宽度实施循环冗余校验或校验和。比较器128将来自该第一校验区块124的输入签名与来自该第二校验区块126的输出签名进行比较,并且基于该比较,生成控制信号ER(例如,如果该输入签名和该输出签名并不匹配,则生成错误信号)。该控制信号ER可以提供给控制器130,该控制器130可以基于该控制信号,采取一个或多个动作,诸如,重置数字电路102、发起安全协议的一个或多个动作等。将分别位于该扫描链的输入和输出处的该第一校验区块和该第二校验区块耦合,有助于在存储/再存储过程中对在任何位置引入的错误进行校验。例如,可以检测到在数据路径中在该存储器外部引入的错误。第一校验区块124、第二校验区块126和比较器128,可以包括电路装置(诸如,缓冲器、触发器等),以生成、存储和比较在测试过程期间生成的输出签名和输入签名。例如,用以存储在保存过程期间生成的输出签名以与在对应的再存储过程期间生成的输入签名进行比较的电路装置。第一校验区块和第二校验区块124、126和比较器128的电路装置,可以包括扫描链、校验区块和比较器,从而可以例如以类似于本文中所述的对数字电路102进行测试的方式,来测试第一校验区块和第二校验区块124、126和比较器128。
一些实施例可以采用额外的测试,诸如,在扫描输出过程期间实施扫描以搜索特定数据集、以在该扫描输出过程期间校验该扫描链的触发器之间的保持违规(例如,由于晶体管、导线等的老化、定时错误等而造成的保持违规),以校验该扫描链中的固定(stuckat)故障等。例如,第一校验区块124可以被配置为,当通过扫描链输出数字电路装置的状态时,将特定数据模式加载到该扫描链中(例如,该模式在正常操作期间不大可能出现,诸如,具有在数字电路102的正常操作期间不大可能出现的长度的0或1的串列,诸如,该长度等于该扫描链的长度,等等)。第二校验区块126或比较器128可以被配置为,验证:指示该数字电路装置的状态的数据,在预期时间处,跟随有预期的特定数据模式。如果太早检测到该特定模式,则已经出现保持错误,并且可能生成错误信号。在一些实施例中,可以将模式的串列用于校验该扫描链中的固定特定数值(诸如,1的串列、跟随有0的串列,或反之亦然等)的触发器。
虽然图1的实施例将系统100的各种功能块示出为单独存在的块,但是这些功能块可以各种方式划分开或组合。例如,存储器120、ATPG112、ATPG验证器114和/或控制器130的全部或部分,可以并入到数字电路102中,可以组合比较器128和第一校验区块124,等等。系统100可以包括集成电路,该集成电路包括数字电路102、存储器120、ATPG 112、ATPG验证器114和控制器130中的一个或多个。为便于图解,已示出了简单的传送机构。一些实施例可以采用更复杂的传送机构,例如同步桥等。
系统100的实施例可以包括额外的部件,可能不包括全部所示出部件等及其各种组合。例如,系统100的一些实施例可以包括显示器以显示错误消息,一些实施例可以采用额外的扫描链、校验区块和比较器(诸如例如,在控制器130中)等及其各种组合。
图2示出对数字电路装置(诸如,集成电路)进行测试的方法200的实施例,为方便起见其将参考图1的系统100描述。该方法在动作202处开始,并且进行到动作204。在动作204处,系统100确定是否进入数字电路102的操作的测试模式。例如,系统100可以周期性地进行对数字电路102的测试,并且可以基于定时器或计数器确定进入操作的测试模式。
当确定进入操作的测试模式时,方法200从动作204进行到动作206。否则,方法200返回到动作204。在动作206处,系统100经由扫描链108卸载数字电路102的状态,以便存储到存储器120中,并且同时,当数字电路102的状态从扫描链108被卸载时,基于该状态,生成第一签名。例如,数字电路装置102的状态可以通过经由扫描链108输出指示状态的数据(诸如,指示触发器110的状态的数据)来存储,以便存储在存储器120中,而同时,在卸载该数据时,基于该数据由第二校验电路装置CRC 126在数字电路102中生成第一签名。方法200从动作206进行到动作208。
在动作208处,方法200执行数字电路102的测试。例如,以已知方式,通过使用扫描链108,可以将扫描模式加载到数字电路装置102中,并且输出对应结果,并且该结果可以然后例如由ATPG验证器114、BIST 150和/或控制器130进行分析。该测试的执行可以例如由ATPG 112、BIST 150和/或控制器130控制。
方法200从动作208进行到动作210。在动作210处,系统100通过取回存储在存储器120中的数据、并且经由扫描链108将该数据加载到数字电路中,来再存储数字电路102的状态。当该数据加载到扫描链108中时,第一校验区块124基于该数据,生成第二签名。方法200从动作210进行到动作212。
在动作212时,系统100确定该第一签名和该第二签名是否匹配。例如,比较器128可以比较该第一签名和该第二签名。当在动作212处确定该第一签名和该第二签名匹配时,方法200从动作212进行到动作204。当在动作212处确定该签名并不匹配时,方法200从动作212进行到动作214,其中进行错误处理,诸如例如,生成指示已在再存储过程期间检测到错误的控制信号。
测试数字电路装置的方法的实施例可以包括图2中未显示的额外的动作,可能不包括图2中所示的全部动作,可按各种次序实施图2中所示的动作,并且可以在各种方面进行修改。例如,特定扫描模式可以在动作210之后加载到该扫描链中,以校验该扫描链中的保持错误或固定错误。
一些实施例可以采取计算机程序产品的形式或包括计算机程序产品。例如,根据一个实施例,提供一种计算机可读介质,包括适于实施上述方法或功能中的一个或多个的计算机程序。该介质可以是物理存储介质,诸如例如,只读存储器(ROM)芯片,或者光盘或磁盘,诸如,数字通用光盘(DVD-ROM)、压缩光盘(CD-ROM)、硬盘,存储器,网络,或者将由适当驱动或经由适当连接读取的便携式介质产品,包括编码成一个或多个条形码或者其它相关代码、存储在一个或多个这种计算机可读介质上并且可以由适当读取器装置读取。
此外,在一些实施例中,这些方法和/或功能中的一些或全部可以其它方式实施或提供,诸如,至少部分地在固件和/或硬件中,包括但不限于,一个或多个专用集成电路(ASIC)、数字信号处理器、分立电路装置、逻辑门、标准集成电路、控制器(例如,通过执行适当指令,并且包括微控制器和/或嵌入式控制器)、现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)等、以及采用RFID技术的装置、及其各种组合。例如,数据在其从扫描链加载/卸载时的校验可以在硬件中实施,并且对错误的指示的响应可以使用软件实施。
上述各种实施例可以组合以提供进一步的实施例。这些实施例的各个方面可以视需要修改以采用各种专利、申请案和公开案的概念,以便提供再进一步实施例。
通常,在随附权利要求书中,所使用的术语不应解释为将这些权利要求限于在说明书和权利要求书中公开的特定实施例,而是应解释为包括所有可能实施例以及这些权利要求所授权的等同物的完整范围。因此,权利要求书不限于本公开。
Claims (23)
1.一种用于测试数字电路的装置,包括:
所述数字电路;
扫描链,所述扫描链耦合到所述数字电路;其中在操作中,所述扫描链将数据加载到所述数字电路中、以及将数据从所述数字电路卸载;以及
校验电路装置,所述校验电路装置耦合到所述扫描链;其中在操作中,所述校验电路装置
当将指示所述数字电路的预测试状态的数据经由所述扫描链从所述数字电路卸载时,基于所述数据,生成第一数字签名;
当将指示所述数字电路的所述预测试状态的所述数据经由所述扫描链加载到所述数字电路中时,基于所述数据,生成第二数字签名;
将所述第一数字签名与所述第二数字签名进行比较;以及
基于所述比较,生成控制信号。
2.根据权利要求1所述的装置,包括:
存储器,所述存储器被配置为,存储指示所述数字电路的所述预测试状态的所述数据。
3.根据权利要求1所述的装置,包括:
控制器,所述控制器被配置为,对所述数字电路的测试进行控制。
4.根据权利要求1所述的装置,其中在操作中,所述校验电路装置
当将指示所述数字电路的所述预测试状态的所述数据卸载时,将特定数据模式加载到所述扫描链中;
对所述扫描链的输出进行扫描,以检测所述特定数据模式;以及
基于何时检测到所述特定数据模式,生成错误信号。
5.根据权利要求1所述的装置,其中所述校验电路装置包括:
第一签名生成电路,所述第一签名生成电路连接到所述扫描链的输出;在操作中,所述第一签名生成电路生成所述第一数字签名;
第二签名生成电路,所述第二签名生成电路连接到所述扫描链的输入;在操作中,所述第二签名生成电路生成所述第二数字签名;以及
比较器,所述比较器耦合到所述第一签名生成电路和所述第二签名生成电路;在操作中,所述比较器生成所述控制信号。
6.根据权利要求1所述的装置,包括集成电路,所述集成电路包括:
所述数字电路;
所述扫描链;以及
所述校验电路装置。
7.根据权利要求6所述的装置,其中所述集成电路包括:
控制器,所述控制器被配置为,对所述数字电路的测试进行控制。
8.根据权利要求1所述的装置,其中所述控制信号指示错误状况的检测,并且当所述控制信号指示已经检测到所述错误状况时所述数字电路和所述校验电路装置中的至少一个发起错误处理。
9.根据权利要求3所述的装置,其中所述控制信号指示错误状况的检测,并且当所述控制信号指示已经检测到所述错误状况时所述控制器发起错误处理。
10.一种用于测试数字电路装置的系统,包括:
所述数字电路装置,所述数字电路装置包括:
触发器;
一个或多个扫描链;其中在操作中,所述一个或多个扫描链将数据加载到所述触发器中、以及将数据从所述触发器卸载;以及
校验电路装置,所述校验电路装置耦合到所述一个或多个扫描链;其中在操作中,所述校验电路装置
当将指示所述触发器的预测试状态的数据经由所述一个或多个扫描链从所述触发器卸载时,基于所述数据,生成第一数字签名;
当将指示所述触发器的所述预测试状态的所述数据经由所述一个或多个扫描链加载到所述数字电路中时,基于所述数据,生成第二数字签名;
将所述第一数字签名与所述第二数字签名进行比较;以及
基于所述比较,生成控制信号;以及
控制器,所述控制器被配置为控制所述数字电路装置的测试。
11.根据权利要求10所述的系统,包括:
存储器,所述存储器被配置为,存储指示所述触发器的所述预测试状态的所述数据。
12.根据权利要求10所述的系统,其中在操作中,所述校验电路装置
当将指示所述触发器的所述预测试状态的所述数据卸载时,将特定数据模式加载到所述一个或多个扫描链中的扫描链中;
对所述一个或多个扫描链中的所述扫描链的输出进行扫描,以检测所述特定数据模式;以及
基于何时检测到所述特定数据模式,生成错误信号。
13.根据权利要求10所述的系统,其中所述校验电路装置包括:
第一签名生成电路,所述第一签名生成电路连接到所述一个或多个扫描链的输出;在操作中,所述第一签名生成电路生成所述第一数字签名;
第二签名生成电路,所述第二签名生成电路连接到所述一个或多个扫描链的输入;在操作中,所述第二签名生成电路生成所述第二数字签名;以及
比较器,所述比较器耦合到所述第一签名生成电路和所述第二签名生成电路;在操作中,所述比较器生成所述控制信号。
14.根据权利要求10所述的系统,包括集成电路,所述集成电路包括:
所述数字电路装置;以及
所述控制器。
15.根据权利要求10所述的系统,其中所述控制信号指示错误状况的检测,并且当所述控制信号指示已经检测到所述错误状况时所述数字电路装置和所述控制器中的至少一个发起错误处理。
16.一种用于测试数字电路装置的系统,包括:
所述数字电路装置;
用于将数据加载到所述数字电路装置中以及将数据从所述数字电路装置卸载的装置;
用于当通过用于将数据加载和卸载的所述装置将指示所述数字电路装置的预测试状态的数据从所述数字电路装置卸载时、基于所述数据、生成第一数字签名的装置;
用于当通过用于将数据加载和卸载的所述装置将指示所述数字电路装置的预测试状态的数据加载到所述数字电路装置中时、基于所述数据、生成第二数字签名的装置;以及
用于基于所述第一数字签名和所述第二数字签名、生成控制信号的装置。
17.根据权利要求16所述的系统,包括:
用于存储指示所述数字电路装置的所述预测试状态的所述数据的装置。
18.根据权利要求16所述的系统,包括:
用于当将指示所述数字电路装置的所述预测试状态的所述数据卸载时、将特定数据模式加载到用于将数据加载和卸载的所述装置中的装置;
用于检测所述特定数据模式的装置;以及
用于基于何时检测到所述特定数据模式、生成错误信号的装置。
19.根据权利要求16所述的系统,其中所述控制信号指示错误状况的检测,并且当所述控制信号指示已经检测到所述错误状况时所述数字电路装置发起错误处理。
20.一种用于测试数字电路的方法,包括:
通过使用扫描链,将指示所述数字电路的预测试状态的数据从所述数字电路卸载;
当将指示所述数字电路的所述预测试状态的所述数据从所述数字电路卸载时,基于所述数据,通过使用耦合到所述扫描链的输出的第一签名生成电路,生成第一数字签名;
测试所述数字电路;
通过使用所述扫描链,将指示数字电路的所述预测试状态的所述数据加载到所述数字电路中;
当将指示所述数字电路的所述预测试状态的所述数据加载到所述数字电路中时,基于所述数据,通过使用耦合到所述扫描链的输入的第二签名生成电路,生成第二数字签名;
通过使用比较器,将所述第一数字签名与所述第二数字签名进行比较;以及
基于所述第一数字签名和所述第二数字签名,生成控制信号。
21.根据权利要求20所述的方法,包括:
将指示所述数字电路的所述预测试状态的所述数据存储在与所述数字电路分开的存储器中。
22.根据权利要求20所述的方法,包括:
当将指示所述数字电路装置的所述预测试状态的所述数据卸载时,将特定数据模式加载到所述扫描链中;
对所述扫描链的所述输出进行扫描,以检测所述特定数据模式;以及
基于何时检测到所述特定数据模式,生成错误信号。
23.根据权利要求20所述的方法,其中所述控制信号指示错误状况的检测,并且所述方法包括当所述控制信号指示已经检测到所述错误状况时发起错误处理。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/986,053 | 2015-12-31 | ||
US14/986,053 US10578672B2 (en) | 2015-12-31 | 2015-12-31 | Method, device and article to test digital circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106932707A CN106932707A (zh) | 2017-07-07 |
CN106932707B true CN106932707B (zh) | 2019-07-26 |
Family
ID=55637237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610237561.2A Active CN106932707B (zh) | 2015-12-31 | 2016-04-15 | 测试数字电路的方法、装置和产品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10578672B2 (zh) |
EP (1) | EP3190424B1 (zh) |
CN (1) | CN106932707B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2528265B (en) | 2014-07-15 | 2021-03-10 | Advanced Risc Mach Ltd | Method of and apparatus for generating an output frame |
GB2540562B (en) * | 2015-07-21 | 2019-09-04 | Advanced Risc Mach Ltd | Method of and apparatus for generating a signature representative of the content of an array of data |
KR102453710B1 (ko) * | 2018-02-12 | 2022-10-11 | 삼성전자주식회사 | 반도체 장치 |
US10664372B2 (en) * | 2018-03-12 | 2020-05-26 | Hamilton Sundstrand Corporation | Data bus and testing system utilizing bus-hold feature |
US20200401690A1 (en) * | 2019-06-21 | 2020-12-24 | Kameleonsec Inc. | Techniques for authenticating and sanitizing semiconductor devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1284182A (zh) * | 1997-12-12 | 2001-02-14 | 英特尔公司 | 利用多路扫描触发器测试与速度有关的缺陷的方法和装置 |
CN101300500A (zh) * | 2005-11-02 | 2008-11-05 | Nxp股份有限公司 | Ic测试方法及设备 |
US8996939B2 (en) * | 2010-04-20 | 2015-03-31 | Stmicroelectronics S.R.L. | System for performing the test of digital circuits |
CN104881357A (zh) * | 2014-01-28 | 2015-09-02 | 全视技术有限公司 | 用以在操作系统中扫描测试闲置功能单元的系统及方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6249892B1 (en) * | 1998-10-29 | 2001-06-19 | Advantest Corp. | Circuit structure for testing microprocessors and test method thereof |
US6557129B1 (en) * | 1999-11-23 | 2003-04-29 | Janusz Rajski | Method and apparatus for selectively compacting test responses |
US7644333B2 (en) * | 2001-12-18 | 2010-01-05 | Christopher John Hill | Restartable logic BIST controller |
JP3910902B2 (ja) * | 2002-10-02 | 2007-04-25 | 松下電器産業株式会社 | 集積回路装置 |
ATE532133T1 (de) * | 2003-02-13 | 2011-11-15 | Mentor Graphics Corp | Komprimieren von testantworten unter verwendung eines kompaktors |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7373567B2 (en) * | 2004-05-26 | 2008-05-13 | International Business Machines Corporation | System and method of providing error detection and correction capability in an integrated circuit using redundant logic cells of an embedded FPGA |
US7395473B2 (en) * | 2004-12-10 | 2008-07-01 | Wu-Tung Cheng | Removing the effects of unknown test values from compacted test responses |
US7484153B2 (en) * | 2005-12-06 | 2009-01-27 | Kabushiki Kaisha Toshiba | Systems and methods for LBIST testing using isolatable scan chains |
US7444568B2 (en) * | 2006-02-16 | 2008-10-28 | Freescale Semiconductor, Inc. | Method and apparatus for testing a data processing system |
US7840862B2 (en) * | 2006-02-17 | 2010-11-23 | Mentor Graphics Corporation | Enhanced diagnosis with limited failure cycles |
US8862955B2 (en) * | 2010-12-29 | 2014-10-14 | Stmicroelectronics S.R.L. | Apparatus for at-speed testing, in inter-domain mode, of a multi-clock-domain digital integrated circuit according to BIST or SCAN techniques |
US9121892B2 (en) * | 2012-08-13 | 2015-09-01 | Analog Devices Global | Semiconductor circuit and methodology for in-system scan testing |
US20160003900A1 (en) * | 2014-07-04 | 2016-01-07 | Texas Instruments Incorporated | Self-test methods and systems for digital circuits |
US9599673B2 (en) * | 2014-10-15 | 2017-03-21 | Freescale Semiconductor, Inc. | Structural testing of integrated circuits |
-
2015
- 2015-12-31 US US14/986,053 patent/US10578672B2/en active Active
-
2016
- 2016-03-24 EP EP16162142.0A patent/EP3190424B1/en active Active
- 2016-04-15 CN CN201610237561.2A patent/CN106932707B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1284182A (zh) * | 1997-12-12 | 2001-02-14 | 英特尔公司 | 利用多路扫描触发器测试与速度有关的缺陷的方法和装置 |
CN101300500A (zh) * | 2005-11-02 | 2008-11-05 | Nxp股份有限公司 | Ic测试方法及设备 |
US8996939B2 (en) * | 2010-04-20 | 2015-03-31 | Stmicroelectronics S.R.L. | System for performing the test of digital circuits |
CN104881357A (zh) * | 2014-01-28 | 2015-09-02 | 全视技术有限公司 | 用以在操作系统中扫描测试闲置功能单元的系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
US10578672B2 (en) | 2020-03-03 |
EP3190424A1 (en) | 2017-07-12 |
CN106932707A (zh) | 2017-07-07 |
EP3190424B1 (en) | 2021-05-12 |
US20170192053A1 (en) | 2017-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106932707B (zh) | 测试数字电路的方法、装置和产品 | |
EP3580762B1 (en) | In-field multi core self-test controller with stored test pattern for safety critical automotive use cases | |
US7475311B2 (en) | Systems and methods for diagnosing rate dependent errors using LBIST | |
US8522097B2 (en) | Logic built-in self-test programmable pattern bit mask | |
CN111527477B (zh) | 使用投票机制确定车辆控制命令的可靠性 | |
CN101911491B (zh) | 用于分析扫描链和确定扫描链中的保持时间故障的数目或位置的方法 | |
BR112013004234B1 (pt) | Circuito integrado com um analisador de lógica programável, capacidades aprimoradas de análise e depuração e um método | |
WO2005106615A1 (en) | Method and apparatus for resisting hardware hacking through internal register interface | |
US9689919B2 (en) | Method and apparatus for testing memory | |
CN107301042B (zh) | 一种带自检功能的SoC应用程序引导方法 | |
Elm et al. | BISD: Scan-based built-in self-diagnosis | |
US20070011537A1 (en) | Systems and methods for self-diagnosing LBIST | |
CN108072827A (zh) | 有自测试能力的集成电路装置和对集成电路自测试的方法 | |
CN106610462B (zh) | 电子系统、系统诊断电路与其操作方法 | |
US8892387B2 (en) | Driving circuit of a test access port | |
US7577886B2 (en) | Method for testing an electronic circuit comprising a test mode secured by the use of a signature, and associated electronic circuit | |
WO2015119541A1 (en) | Configurable built-in self-tests of digital logic circuits | |
JPH11111000A (ja) | 半導体メモリの故障自己診断装置 | |
CN109979519B (zh) | 存储器完整性的检验方法、非易失性存储器以及电子装置 | |
US7478293B2 (en) | Method of securing the test mode of an integrated circuit via intrusion detection | |
US7966535B2 (en) | Secure scan design | |
US9506983B2 (en) | Chip authentication using scan chains | |
US20050076268A1 (en) | RAM diagnostic read circuit providing external integrated circuit RAM failure diagnosis and method | |
JPH1196012A (ja) | 分散制御装置 | |
EP1742075B1 (fr) | Procédé de test d'un circuit électronique comprenant un mode de test sécurisé par l'utilisation d'une signature, et circuit électronique associé. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |