CN106896775A - 用于可编程逻辑控制器的输出电路 - Google Patents

Abstract

本公开的实施例涉及用于可编程逻辑控制器的输出电路。所述用于可编程逻辑控制器的输出电路包括：电源输入端，包括第一输入端子和第二输入端子；输出端，包括所述第二输入端子和输出端子，用于输出源型输出或者漏型输出；控制电路，包括用于接收驱动信号的信号输入端口，所述控制电路被耦合至所述电源输入端和所述输出端，并且被配置成当电源输入为正极性时，响应于所述驱动信号为激活信号，产生源型输出，并且当电源输入为负极性时，响应于所述驱动信号为激活信号，产生漏型输出。

Description

用于可编程逻辑控制器的输出电路

技术领域

本公开的实施例涉及可编程逻辑控制器，并且更具体地涉及用于可编程逻辑控制器的输出电路。

背景技术

在可编辑逻辑控制器(PLC)中，控制单元(例如，中央处理单元(CPU))向输出模块或者输出电路输出驱动信号，用于对连接至输出模块或输出电路的电机、致动器等进行控制。根据输出模块的电源连接方式，可以将输出模块分为源型输出和漏型输出两种类型。

三线式输出电路包括两个电源输入端子和一个输出端子，其中两个电源输入端子之间连接直流电源输入，并且在一个电源输入端子和输出端子之间连接负载。现有的通过晶体管控制的三线式输出电路，受限于晶体管(双极型晶体管或场效应晶体管)的单向开关特性(双极型晶体管单向通流、场效应晶体管单向阻流)，电源输入端子之间外加的直流电源极性不能反接，因此大部分都为单一固定的源型输出或者漏型输出方式(外加电源接法极性固定，输出端子到负载的电流方向固定)。图1和图2分别示意性地图示了根据现有技术的源型输出的三线式输出电路和漏型输出的三线式输出电路。如图1所示，T1和T2是两个电源输入端子，T3是输出端子。在图1的源型输出的三线式输出电路中，T1相对于T2电压必须为正才能够正常工作。此时，当接收到激活的驱动信号时，晶体管开关电路112接通，电流从端子T1通过晶体管开关电路112流向输出端子T3，然后通过负载120，流向端子T2，形成源型输出。如图2所示，T1和T2是两个电源输入端子，T3是输出端子。在图2的漏型输出的三线式输出电路中，T1相对于T2电压必须为负才能够正常工作。此时，当接收到激活的驱动信号时，晶体管开关电路112接通，电流从输出端子T3通过晶体管开关电路212流向第一输入端子T1，然后通过第二输入端子T2流向负载220，形成漏型输出。

少数晶体管输出设备可以同时支持源型和漏型输出。此类设备有的通过外部切换开关来实现源、漏型切换，对于使用外部切换开关方式，对产品的机械结构有额外要求，同时会增加成本。

有的通过内部切换回路配合固件来实现源、漏型切换，对于使用内部回路配合固件方式，使用者必须使用相关软件进行切换，在操作性上会变复杂。

也有的通过能兼容源型和漏型输出的二线式晶体管输出电路的组合来实现源、漏型之间的切换。对于使用二线式晶体管输出电路组合的方式，会增加产品的机械结构尺寸和外部接线复杂性。

发明内容

本公开的实施例旨在提供能够克服上述缺点的同时支持源型和漏型输出的输出电路。

本公开的第一方面提供了一种用于可编程逻辑控制器的输出电路，包括：电源输入端，包括第一输入端子和第二输入端子；输出端，包括所述第二输入端子和输出端子；控制电路，包括用于接收驱动信号的信号输入端口，所述控制电路被耦合至所述电源输入端和所述输出端，并且被配置成当电源输入为正极性时，响应于所述驱动信号为激活信号，产生源型输出，并且当电源输入为负极性时，响应于所述驱动信号为激活信号，产生漏型输出。

根据一些实施例，所述信号输入端口从光耦合器接收所述驱动信号。

根据一些实施例，所述控制电路包括：整流桥，所述整流桥的输入端耦合在所述第一输入端子和所述第二输入端子之间，所述整流器的第一输出端接地并且第二输出端用于提供正电压；第一晶体管，输入端耦合至所述输出端子，输出端耦合至接地；第二晶体管，输入端耦合至所述整流桥的第二输出端，输出端耦合至所述输出端子；第一三态门，所述第一三态门的控制端耦合至所述第二输入端子并且与所述电源输入的极性同相，输入端耦合至所述信号输入端口，输出端耦合至所述第一晶体管的控制端子；以及第二三态门，所述第二三态门的控制端耦合至所述第二输入端子并且与所述电源输入的极性反相，输入端耦合至所述信号输入端口，输出端耦合至所述第二晶体管的控制端子。

根据一些实施例，所述输出电路还包括极性检测电路，用于确定所述电源输入的极性，其中所述第一三态门和所述第二三态门的控制端经由所述极性检测电路耦合到所述第二输入端子，以获得所述电源输入的极性。

根据一些实施例，所述第一晶体管包括N型场效应晶体管或者NPN型双极型晶体管，并且所述第二晶体管包括P型场效应晶体管或者PNP型双极型晶体管。

根据一些实施例，所述控制电路包括：第一晶体管，耦合在所述第一输入端子和所述输出端子之间，并且所述晶体管的控制端耦合至所述信号输入端口；第二晶体管，耦合在所述第一输入端子和所述输出端子之间，并且所述晶体管的控制端耦合至所述信号输入端口；与所述第一晶体管串联的导通方向相同的第一二极管；以及与所述第二晶体管串联的导通方向相同的第二二极管，其中所述第一晶体管与所述第二晶体管具有不同的导通类型。

根据一些实施例，所述输出电路还包括：分别耦合至所述第一晶体管和所述第二晶体管的控制端的第一分压器和第二分压器，被配置成当所述电源输入为正极性时，响应于所述驱动信号为激活信号，驱动所述第一晶体管，以产生源型输出，并且当所述电源输入为负极性时，响应于所述驱动信号为激活信号，驱动所述第二晶体管，以产生漏型输出。

根据一些实施例，所述输出电路还包括：第一二极管和第二二极管，分别与所述第一分压器和所述第二分压器串联连接，使得当所述电源输入为正极性时，响应于所述驱动信号为非激活信号，所述第一二极管截止，将所述第一分压器与所述电源输入断开，从而关断所述第一晶体管，并且当所述电源输入为负极性时，响应于所述驱动信号为非激活信号，所述第二二极管截止，将所述第二分压器与所述电源输入断开，从而关断所述第一晶体管。

根据一些实施例，所述第一晶体管包括P型场效应晶体管或者PNP型双极型晶体管；并且所述第二晶体管包括N型场效应晶体管或者NPN型双极型晶体管。

根据一些实施例，所述控制电路包括：晶体管，所述晶体管的控制端耦合至所述信号输入端口；以及整流桥，所述整流桥的输入端耦合在所述第一输入端子和所述输出端子之间，并且所述整流桥的输出端耦合在所述晶体管的输入端和输出端之间。

根据一些实施例，所述晶体管包括场效应晶体管或者双极型晶体管。

根据一些实施例，所述输出电路还包括：内部驱动电源，耦合至所述信号输入端口并且被配置成响应于所述驱动信号为激活信号，驱动所述晶体管。

本公开的第二方面提供了一种可编程逻辑控制器，其包括根据本公开的第一方面的输出电路。

本公开的实施例实现了三线式晶体管(双极型晶体管或场效应晶体管)输出电路源、漏型输出间的切换。这种方式使得晶体管控制的输出电路具有和机械触点开关控制的输出电路相同的特点，即通过简单将电源输入的极性变更即可实现源、漏型切换。此方式既不需要增加产品的机械结构尺寸，也不需要有固件来参与切换；同时还可以对不同组的输出回路单独进行源、漏型的配置，支持多路输出。

附图说明

此处所说明的附图用来提供对本公开的进一步理解，构成本申请的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定，其中：

图1是图示根据现有技术的源型输出的三线式输出电路的示意性框图；

图2是图示根据现有技术的漏型输出的三线式输出电路的示意性框图；

图3是图示根据本公开的实施例的三线式输出电路的示意性框图；

图4是图示根据本公开的一个实施例的三线式输出电路的电路图；

图5是图示根据本公开的另一实施例的三线式输出电路的电路图；

图6是图示根据本公开的另一实施例的三线式输出电路的电路图；以及

图7是图示根据本公开的又一实施例的三线式输出电路的电路图。

具体实施方式

下面将参考附图中示出的若干示例性实施方式来描述本公开的原理和精神。应当理解，描述这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本公开，而并非以任何方式限制本公开的范围。

为了简单起见，首先定义电源输入的极性。除非另外指明，在所有附图中，当第一输入端子T1相对于第二输入端子T2为正电压时，电源输入为正极性，并且第一输入端子T1相对于第二输入端子T2为负电压时，电源输入为负极性。

本公开使用的术语“导通类型”应当以本领域的通常含义进行理解。例如，对于场效应晶体管，N型和P型(也称为N沟道或P沟道)场效应晶体管属于不同的导通类型；对于双极型晶体管，NPN型和PNP型属于不同的导通类型。

晶体管作为三端元件，包括三个端，即，控制端，输入端和输出端。例如，对于N型场效应晶体管而言，控制端为栅极，输入端为漏极，输出端为源极，当其作为开关使用时，栅极的电压控制从漏极到源极的电流的通断。

图3是图示根据本公开的实施例的三线式输出电路300的框图。如图3所示，输出电路300包括电源输入端和输出端，其中电源输入端包括第一输入端子T1和第二输入端子T2，并且输出端包括第二输入端子T2和输出端子T3。在第一输入端子T1和第二输入端子T2之间连接有直流电源(未示出)。在第二输入端子T2和输出端子T3之间连接有负载320。控制电路310经由信号输入端口接收驱动信号，例如，经由光耦合器从CPU等接收开关(ON/OFF)信号。当T1相对于T2为正电压时，如果驱动信号为激活信号(例如，开(ON))，则控制电路310使得形成源型输出。相反，当T1相对于T2为负电压时，如果驱动信号为激活信号(例如，开(ON))，则控制电路310使得形成漏型输出。当驱动信号为非激活信号(例如，关(OFF))，则输出为高阻，不驱动负载320。

图3还示出了控制电路310的主要功能块，包括：晶体管开关电路312、314；输出电流方向控制电路315、316；驱动电源311、313。应当注意，以上功能块不一定全部需要，具体实现时可以根据不同的需要选择。晶体管开关电路312、314可以从信号输入端口接收驱动信号，从而接通或者关断电流回路。输出电流方向控制电路315、316可以通过控制电流的流动方向，使得选择源型或者漏型输出。驱动电源311、313可以从电源输入端上施加的直流电源通过分压取得，也可以是独立的内部电源。

图4是图示根据本公开的一个实施例的三线式输出电路400的电路图。如图4所示，仅使用图3中的输出电流方向控制电路316，而没有使用输出电流方向控制电路315。三线式输出电路400的输出电流方向控制电路使用整流桥DB配合逻辑控制电路。晶体管开关电路312和314分别使用适合源型和漏型的两个场效应晶体管M2和M1。驱动电源311和313通过整流桥DB从输入端子T1和T2处所施加的直流电源直接取得。

整流桥DB，三态门U1、U2，晶体管Q1以及电阻器R1、R2构成电流方向控制电路316；M2是适合于源型输出的P型场效应晶体管，构成晶体管开关电路312；M1是适合于漏型输出的N型场效应晶体管，构成晶体管开关电路314；整流桥DB和电阻器R6、R7提供M2的驱动电源1；整流桥DB和线性分压电路330提供三态门U1和U2的供电电源，三态门U2的供电电源也是M1的驱动电源，对应于图3中的驱动电源313。

不管电源输入为正极性还是负极性，当电源连接在电源输入端子T1和T2之间时，电源通过整流桥DB之后成为固定极性的电源。如图4所示，整流桥的两个输入端(在图中分别标记为～)分别连接至两个电源输入端子T1和T2，而第一输出端(在图中标记为+)处的电压输出为高电压，而第二输出端(在图中标记为-)接地。该电源经过线性分压330后作为晶体管M1的驱动电源，并且同时给三态门U1、U2供电。此外，该电源还经过电阻器R6和R7的分压之后，作为晶体管M2的驱动电源。线性分压电路330可以采用类似于电阻器R6和R7的分压器。

电阻器R1和R2构成极性检测电路，可以用于确定电源输入的极性。当电源输入为正极性时，通过整流桥DB和电阻器R1、R2会产生一个逻辑为低的电平。由于三态门U1的控制端包括反相逻辑，因此，该低逻辑电平控制三态门U1导通，并且同时将三态门U2关断。此时，三态门U2的输出始终为高阻态，通过连接在三态门U2的输出端的下拉电阻R5，将晶体管M1始终关断。也就是说，此时输出电流方向控制电路316将晶体管M1禁用，将晶体管M2使能，即选择了源型输出。源型输出时，三态门U1的输出将会根据驱动信号的变化而变化。例如，如果从光耦合器接收驱动信号，当CPU通过光耦合器输出为高电平(即，激活信号)时，晶体管Q1导通，同时晶体管M2也导通，使得电流从M2流出到负载320；相反，当CPU通过光耦合器输出为低电平(即，非激活信号)时，晶体管Q1被关断，同时晶体管M2也关断，此时输出为高阻状态。

当电源输入为负极性时，通过整流桥DB和R1、R2会产生一个逻辑为高的电平，这时，与上面所描述的情况相反，高逻辑电平控制三态门U2导通，同时将三态门U1关闭。此时，三态门U1的输出始终为高阻态，通过连接在三态门U1的输出端的下拉电阻R3，将双极型晶体管Q1始终关断，从而将晶体管M2始终关断。也就是说，此时输出电流方向控制电路316将晶体管M2禁用，将晶体管M1使能，即选择了漏型输出。漏型输出时，三态门U2的输出将会根据驱动信号的变化而变化。例如，如果从光耦合器接收驱动信号，当CPU通过光耦合器输出为高电平(即，激活信号)时，晶体管M1导通，使得电流经过负载320流入晶体管M1；相反，当CPU通过光耦合器输出为低电平(即，非激活信号)时，晶体管M1被关断，此时输出为高阻状态。

图5是图示根据本公开的一个实施例的三线式输出电路500的电路图。三线式输出电路500包括图3中示出的晶体管开关电路312和314，驱动电源311和313，输出电流方向控制电路315。输出电流方向控制电路315主要通过二极管D1和D2实现，晶体管开关电路312和314分别使用适合源型和漏型的两个场效应晶体管M2和M1，驱动电源311和313使用二极管D3和D4以及分压电阻R1、R3和R2和R4从电源输入整流分压取得。

二极管D1、D2构成输出电流方向控制电路315；M1是适合于源型输出的P型场效应晶体管，构成晶体管开关电路312；M2是适合于漏型输出的N型场效应晶体管，构成晶体管开关电路314；D3和R1、R3构成M1的驱动电源311；D4和R2、R4构成M2的驱动电源313。

当电源输入为正极性时，二极管D2反偏截止，二极管D4正偏导通，输入电源通过电阻器R2、R4分压，给晶体管M2施加负的驱动电压使其关断，因此晶体管M2及二极管D2始终处于高阻状态。也就是说，此时晶体管M2被禁用，晶体管M1被使能，即选择了源型输出。在源型输出时，晶体管M1的状态将会根据驱动信号的变化而变化。例如，如果从光耦合器接收驱动信号，当驱动信号输出为高电平(即，激活信号)时，开关SW1闭合，输入电源通过电阻器R1和R3分压，将驱动电压施加到晶体管M1上使其导通，同时二极管D1正偏导通，电流就会通过晶体管M1经二极管D1从输出端子T3流入到负载320。当驱动信号为低电平(即，非激活信号)时，开关SW1断开，二极管D3反偏截止，晶体管M1因没有驱动电压也被关断，输出为高阻状态。

当电源输入为负极性时，二极管D1反偏截止，二极管D4正偏导通，输入电源通过电阻器R1和R3分压，给晶体管M1施加正的驱动电压使其关断，因此晶体管M1及二极管D1始终处于高阻状态。也就是说，此时晶体管M1被禁用，晶体管M2被使能，即选择了漏型输出。漏型输出时，晶体管M2的状态将会根据驱动信号的变化而变化。例如，如果从光耦合器接收驱动信号，当驱动信号为高电平(即，激活信号)时，开关SW1闭合导通，输入电源通过电阻器R4和R2分压，将驱动电压施加到晶体管M2上使其导通，同时二极管D2正偏导通，电流就会经二极管D2通过晶体管M2从负载流入到输出端子。当驱动信号为低电平(即，非激活信号)时，开关SW1断开，二极管D4反偏截止，晶体管M2因没有驱动电压也被关断，输出为高阻状态。

图6是图示根据本公开的一个实施例的三线式输出电路600的电路图。三线式输出电路600包括图3中的晶体管开关电路312、驱动电源311、输出电流方向控制电路315和316。输出电流方向控制电路315和316分别使用整流桥中的两个二极管实现，晶体管开关电路312使用一个场效应晶体管，驱动电源311使用内部的独立电源340及分压电阻R1和R2取得。整流桥的D1、D2构成输出电流方向控制电路315；整流桥的D3、D4构成输出电流方向控制电路316；M1是N型场效应晶体管，构成晶体管开关电路312；内部的独立电源340和电阻器R1、R2构成驱动电源311。

当电源输入为正极性时，整流桥的二极管D1反偏、二极管D2正偏，电流只可能从第一输入端子T1经二极管D2流入晶体管M1；同时整流桥的二极管D3反偏、二极管D4正偏，电流只能从晶体管M1经二极管D4流出输出端子T3。也就是说，此时作为输出电流方向控制电路的整流桥使电流只可能从输出端子T3流出而不可能从输出端子T3流入，即选择了源型输出。源型输出时，晶体管M1的状态将会根据驱动信号的变化来变化。例如，如果从光耦合器接收驱动信号，当驱动信号为高电平(即，激活信号)时，开关SW1闭合导通，独立电源340通过电阻器R1和R2分压，将驱动电压施加到晶体管M1上使其导通，电流就经二极管D2通过晶体管M1再经二极管D4从输出端子T3流入到负载320。当驱动信号为低电平(即，非激活信号)时，开关SW1断开，晶体管M1因没有驱动电压也会被关断，输出为高阻状态。

当电源输入为负极性时，整流桥的二极管D2反偏、二极管D1正偏，电流只能从晶体管M1经二极管D1流入外加电源端；同时整流桥的二极管D4反偏、二极管D3正偏，电流只可能从输出端子T3经二极管D3到晶体管M1流入。也就是说，此时作为输出电流方向控制电路的整流桥使电流只可能从输出端子T3流入而不可能从输出端子T3流出，即选择了漏型输出。漏型输出时，晶体管M1的状态将会根据驱动信号的变化来变化。例如，如果从光耦合器接收驱动信号，当驱动信号为高电平(即，激活信号)时，开关SW1闭合导通，独立电源通过电阻器R1和R2分压，将驱动电压施加到晶体管M1上使其导通，电流就经二极管D3通过晶体管M1再经二极管D1从负载320流入到输出端子T3。当驱动信号为低电平(即，非激活信号)时，开关SW1断开，晶体管M1因没有驱动电压也会被关断，输出为高阻状态。

应当注意，图4-图6仅示出了实现本公开的原理的若干实施例，本领域技术人员在阅读和理解了本公开的实施例之后，也可以设想出其他各种变型。例如，本公开中的场效应晶体管可以替换成双极型晶体管等电子开关，双极型晶体管也可以替换成场效应晶体管等电子开关，也可以将N型场效应晶体管替换成P型场效应晶体管，或者反之亦然，等等，只要能够实现本公开的原理即可。为了说明，图7示意性地图示了根据本公开的一个备选实施例的三线式输出电路700的电路图。图7所示的三线式输出电路700与图6所示的三线式输出电路600的区别仅在于将晶体管M1替换为P型场效应晶体管。进一步地，图6或图7中的场效应晶体管可以简单地替换成NPN型或者PNP型双极型晶体管。

本公开的三线式输出电路可以很容易扩展成多通道输出。例如，可以设置有多个输出端子，每个输出端子都可以与图3-图7中的第二输入端子T2之间连接一个负载，从而同时支持多个负载，也就是形成多通道输出。这是现有技术中的两线式输出电路不能达到的技术效果。

还应当注意，本公开中的术语“电路”仅涉及电路的硬件实施方式而并不涉及软件或者固件等通过计算机编程等实施的模块或单元，因此除非另外指明，本文中所涉及的模块化单元均指代这种电路实施方式。

Claims (13)

1.一种用于可编程逻辑控制器的输出电路，包括：

电源输入端，包括第一输入端子和第二输入端子；

输出端，包括所述第二输入端子和输出端子；

控制电路，包括用于接收驱动信号的信号输入端口，所述控制电路被耦合至所述电源输入端和所述输出端，并且被配置成当电源输入为正极性时，响应于所述驱动信号为激活信号而产生源型输出，并且当电源输入为负极性时，响应于所述驱动信号为激活信号而产生漏型输出。

2.根据权利要求1所述的输出电路，其中所述信号输入端口从光耦合器接收所述驱动信号。

3.根据权利要求1所述的输出电路，其中所述控制电路包括：

整流桥，所述整流桥的输入端耦合在所述第一输入端子和所述第二输入端子之间，并且所述整流器的第一输出端接地并且第二输出端用于提供正电压；

第一晶体管，输入端耦合至所述输出端子，并且输出端耦合至接地；

第二晶体管，输入端耦合至所述整流桥的第二输出端，并且输出端耦合至所述输出端子；

第一三态门，所述第一三态门的控制端耦合至所述第二输入端子并且与所述电源输入的极性同相，输入端耦合至所述信号输入端口，并且输出端耦合至所述第一晶体管的控制端子；以及

第二三态门，所述第二三态门的控制端耦合至所述第二输入端子并且与所述电源输入的极性反相，输入端耦合至所述信号输入端口，并且输出端耦合至所述第二晶体管的控制端子。

4.根据权利要求3所述的输出电路，还包括极性检测电路，用于确定所述电源输入的极性，其中所述第一三态门和所述第二三态门的控制端经由所述极性检测电路耦合到所述第二输入端子，以获得所述电源输入的极性。

5.根据权利要求3所述的输出电路，其中所述第一晶体管包括N型场效应晶体管或者NPN型双极型晶体管，并且所述第二晶体管包括P型场效应晶体管或者PNP型双极型晶体管。

6.根据权利要求1所述的输出电路，其中所述控制电路包括：

第一晶体管，耦合在所述第一输入端子和所述输出端子之间，并且所述晶体管的控制端耦合至所述信号输入端口；

第二晶体管，耦合在所述第一输入端子和所述输出端子之间，并且所述晶体管的控制端耦合至所述信号输入端口；

与所述第一晶体管串联的导通方向相同的第一二极管；以及

与所述第二晶体管串联的导通方向相同的第二二极管，

其中所述第一晶体管与所述第二晶体管具有不同的导通类型。

7.根据权利要求6所述的输出电路，还包括：

分别耦合至所述第一晶体管和所述第二晶体管的控制端的第一分压器和第二分压器，被配置成当所述电源输入为正极性时，响应于所述驱动信号为激活信号而驱动所述第一晶体管，以产生源型输出，并且当所述电源输入为负极性时，响应于所述驱动信号为激活信号而驱动所述第二晶体管，以产生漏型输出。

8.根据权利要求7所述的输出电路，还包括：

第一二极管和第二二极管，分别与所述第一分压器和所述第二分压器串联连接，使得当所述电源输入为正极性时，响应于所述驱动信号为非激活信号，所述第一二极管截止，将所述第一分压器与所述电源输入断开，以关断所述第一晶体管，并且当所述电源输入为负极性时，响应于所述驱动信号为非激活信号，所述第二二极管截止，将所述第二分压器与所述电源输入断开，以关断所述第一晶体管。

9.根据权利要求6所述的输出电路，其中所述第一晶体管包括P型场效应晶体管或者PNP型双极型晶体管；并且所述第二晶体管包括N型场效应晶体管或者NPN型双极型晶体管。

10.根据权利要求1所述的输出电路，其中所述控制电路包括：

晶体管，所述晶体管的控制端耦合至所述信号输入端口；以及

整流桥，所述整流桥的输入端耦合在所述第一输入端子和所述输出端子之间，并且所述整流桥的输出端耦合在所述晶体管的输入端和输出端之间。

11.根据权利要求10所述的输出电路，其中所述晶体管包括场效应晶体管或者双极型晶体管。

12.根据权利要求10所述的输出电路，还包括：

内部驱动电源，耦合至所述信号输入端口，并且被配置成响应于所述驱动信号为激活信号而驱动所述晶体管。

13.一种可编程逻辑控制器，包括根据权利要求1-12中的任一项所述的输出电路。