CN106888027A - 用于射频互连件rfi的发射器 - Google Patents

用于射频互连件rfi的发射器 Download PDF

Info

Publication number
CN106888027A
CN106888027A CN201611051004.8A CN201611051004A CN106888027A CN 106888027 A CN106888027 A CN 106888027A CN 201611051004 A CN201611051004 A CN 201611051004A CN 106888027 A CN106888027 A CN 106888027A
Authority
CN
China
Prior art keywords
signal
carrier
generator
rfi
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611051004.8A
Other languages
English (en)
Other versions
CN106888027B (zh
Inventor
郭丰维
周淳朴
陈焕能
卓联洲
沈武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106888027A publication Critical patent/CN106888027A/zh
Application granted granted Critical
Publication of CN106888027B publication Critical patent/CN106888027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2637—Modulators with direct modulation of individual subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

本发明实施例提供一种用于射频互连件RFI的发射器，其包含经配置以产生时钟恢复信号且将所述时钟恢复信号发射到接收器的载波产生器。所述载波产生器包含经配置以接收第一信号且基于所述第一信号而产生第一载波信号的第一调谐布置。所述载波产生器包含经配置以接收不同于所述第一信号的第二信号且基于所述第二信号而产生第二载波信号的第二调谐布置。所述发射器包含经配置以产生第一经调制数据信号的第一调制器。所述发射器进一步包含经配置以产生第二经调制数据信号的第二调制器。所述发射器包含经配置以将所述第一经调制数据信号及所述第二经调制数据信号选择性地发射到所述接收器的输出。

Description

用于射频互连件RFI的发射器
技术领域
本发明实施例提供一种用于射频互连件RFI的发射器。
背景技术
在经封装集成电路中，存在许多个别装置，例如存储器、模/数转换器、无线通信装置、应用处理器等等。所述个别装置通常经由例如串行外围接口(SPI)或集成电路间(I2C)的总线进行通信。或者，一些装置经由射频互连件(RFI)进行通信。
发明内容
本发明实施例提供一种用于射频互连件RFI的发射器，其包括：载波产生器，其经配置以产生时钟恢复信号且经由第一线将所述时钟恢复信号发射到接收器，其中所述载波产生器包括：第一调谐布置，其经配置以接收第一信号且基于所述第一信号而产生第一载波信号，及第二调谐布置，其经配置以接收不同于所述第一信号的第二信号且基于所述第二信号而产生第二载波信号；第一调制器，其经配置以接收所述第一载波信号且产生第一经调制数据信号；第二调制器，其经配置以接收所述第二载波信号且产生第二经调制数据信号；及输出，其经配置以经由不同于所述第一线的第二线将所述第一经调制数据信号及所述第二经调制数据信号选择性地发射到所述接收器。
附图说明
当随着附图一起阅读时，依据以下详细说明最佳地理解本发明实施例的方面。注意，根据产业的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意地增加或减小各种特征的尺寸。
图1是根据一些实施例的连接装置的射频互连件(RFI)的框图。
图2是根据一些实施例的RFI的载波同步区段的框图。
图3是根据一些实施例的由RFI的载波产生器产生的时钟恢复信号SREF的时序图。
图4是根据一些实施例的RFI中的用于产生载波信号且用于产生时钟恢复信号的载波产生器的框图。
图5是根据一些实施例的RFI中的用于产生载波信号且用于产生时钟恢复信号的载波产生器的框图。
图6是根据一些实施例在RFI中使发射器与接收器同步以发射数据的方法的流程图。
具体实施方式
以下揭示内容提供用于实施所提供标的物的特征的不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些特定实例仅是实例且并非为限制性的。举例来说，以下说明中的在第二特征上方或第二特征上形成第一特征可包含其中第一特征及第二特征以直接接触方式形成的实施例，且还可包含其中可在第一特征与第二特征之间形成额外特征使得第一特征与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的且本质上并不指定所论述的各种实施例及/或配置之间的关系。
本文中所论述的射频互连件(RFI)经由差分传输线而连接个别组件。在一些实施例中，个别组件是在单个衬底上。在一些实施例中，个别组件是在单独衬底上。在一些实施例中，个别装置包含以下各项中的至少一者：存储器装置；无线通信装置，例如，模块、模块、IEEE 802.11无线联网模块或另一适合无线通信装置；模/数转换器；数/模转换器；传感器模块；用于以低功率状态执行操作的离散应用处理器；硬件处理器；存储器控制器；或另一适合装置。
在一些实施例中，使用大带宽的单个装置(例如，存储器)经由差分传输线耦合到处理器。在一些实施例中，两个或两个以上装置经由单个差分传输线耦合到处理器。在一些实施例中，差分传输线是共面波导。
RFI包含发射器及接收器，所述发射器及接收器经配置以经由传输线链接两个或两个以上装置以执行两个或两个以上装置之间或者两个或两个以上装置当中的通信。RFI还包含载波同步区段，所述载波同步区段包含经配置以产生载波信号且依据所述载波信号而产生时钟恢复信号的载波产生器。载波信号用于调制经由差分传输线发射到至少一个接收装置的数据。接收装置使用时钟恢复信号来重新产生载波信号且经由所重新产生载波信号而解调所接收数据。在一些实施例中，接收器使用锁相环路(PLL)来产生时钟恢复信号。在一些实施例中，接收器使用单个PLL来产生时钟恢复信号。RFI可用于不同集成电路中，所述不同集成电路经由2D、2.5D或3D封装技术而封装，借此通过减少与其它技术相关的电互连的数目而节约空间。由于RFI替换具有大数目个个别线的总线，因此RFI帮助节省电力并减小在集成电路上所占据的面积。
图1是根据一些实施例的连接装置的射频互连件(RFI)100的框图。RFI 100包含发射器102，发射器102经由传输线106耦合到接收器104。RFI 100还包含将发射器102连接到接收器104的载波同步区段105。发射器102包含耦合到输入数据线IN[1]到IN[N](统称为“输入数据线IN”)的数据输入端子，其中N是大于或等于2的正整数。接收器104包含耦合到输出数据线OUT[l]到OUT[N](统称为“输出数据线OUT”)的输出端子。
发射器102包含载波产生器108，载波产生器108具有经配置以接收频率命令字(FCW)信号的第一输入以及经配置以接收选择器(SEL)信号的第二输入。载波产生器108包含时钟输出端子，所述时钟输出端子经由载波线TXC[1]到TXC[N](统称为“载波线TXC”)耦合到调制器M[l]到M[N](统称为“调制器M”)的时钟输入端子，其中N是大于或等于2的正整数。在一些实施例中，载波产生器108包含多个副载波产生器，其中每一副载波产生器连接到调制器M中的对应调制器。在一些实施例中，载波产生器108包含连接到调制器M中的每一者的多载波产生器。
调制器M包含耦合到发射器102的数据输入端子的数据输入端子。调制器M的非反相输出端子耦合到总线110。调制器M的反相输出端子耦合到总线112。总线110具有P个位(其中P是正整数)且耦合到多路复用器114的第一组输入端子。总线112也具有P个位且耦合到多路复用器114的第二组输入端子。
多路复用器114包含耦合到外部选择源(未展示)的选择输入端子以及耦合到差分放大器116的差分输入端子的差分输出端子。选择输入端子经配置以接收SEL信号。差分放大器116的差分输出端子耦合到发射器102的差分输出端子，发射器102的差分输出端子耦合到传输线106的输入端口。在一些实施例中，差分放大器116是低噪声放大器。
传输线106的输出端口耦合到接收器104的差分输入端子，接收器104的差分输入端子耦合到差分放大器118的差分输入端子。在一些实施例中，差分放大器118是低噪声放大器。差分放大器118的输出端子耦合到多路分用器120的输入端子。多路分用器120的第一组输出端子耦合到具有P个位的总线122，且多路分用器120的第二组输出端子耦合到具有P个位的总线124。
接收器104包含具有时钟输出端子的载波产生器126，所述时钟输出端子经由载波线RXC[1]到RXC[N](统称为“载波线RXC”)耦合到解调器DM[1]到DM[N](统称为“解调器DM”)的时钟输入，其中N是大于或等于2的正整数。解调器DM的非反相输入端子还耦合到总线122，且解调器DM[N]的反相输入端子耦合到总线124。解调器DM的输出端子耦合到接收器104的输出端子，接收器104的输出端子耦合到数据输出线OUT。载波产生器126经配置以接收SEL信号。在一些实施例中，载波产生器126包含多个副载波产生器，其中每一副载波产生器连接到解调器DM中的对应解调器。在一些实施例中，载波产生器126包含连接到解调器DM中的每一者的多载波产生器。
载波产生器108的时钟输出端子还经由线128耦合到载波产生器126的时钟输入端子。在一些实施例中，线128是用于将时钟恢复信号发射到接收器104以重新产生载波信号S的单端线。
发射器102经配置以经由输入数据线IN接收输入数据、针对输入数据线IN中的每一者基于不同载波信号而调制所述输入数据且将经调制数据发射到接收器104。举例来说，载波产生器108在第一输入端子上接收FCW信号且在第二输入端子上接收SEL信号。所述SEL信号经配置以将时间周期TPERIOD划分成时隙T[l]到T[N](统称为“时隙T”)，其中N是大于或等于2的正整数。响应于FCW信号，载波产生器108经配置以产生载波频率S[l]到S[N](统称为“载波信号S”)，其中N是大于或等于2的正整数。载波产生器108还经配置以将载波频率S输出到调制器M的时钟输入端子。举例来说，基于FCW信号及调制器M[n](其中n是介于1到N的范围内的正整数)，载波产生器108产生载波信号S[n]且经由载波线TXC[n]将所述载波信号S[n]发射到调制器M[n]。在一些实施例中，FCW信号是所要频率除以参考频率的比率。在一些实施例中，载波线TXC上的载波信号S中的每一者是具有不同基本频率的连续波信号。
载波产生器108还经配置以通过针对时间周期TPERIOD中的预定间隔(即，时隙)对载波信号S中的每一者进行时间多路复用而产生时钟恢复信号SREF，其中时间周期TPERIOD被划分成时隙T。明确地说，基于SEL信号，载波产生器108在时隙T[n]中依序输出载波信号S[n]，借此致使载波产生器108将载波信号S时间多路复用为时钟恢复信号SREF。时钟恢复信号SREF在线128上从载波产生器108输出到载波产生器126。
调制器M[n]经由输入线IN[n]接收用于发射的数据以供发射到接收器104。响应于在时钟输入端子上接收到载波信号S[n]，调制器M[n]基于载波线TXC[n]上的载波信号而调制输入数据且在总线110及总线112上作为差分信号而输出经调制数据。调制器M[n]经配置以基于具有256个符号的正交调幅(QAM)方案(即，256-QAM)而调制输入数据。在其它实施例中，使用另一调制方案或实施不同数目个符号(例如，64-QAM、1024-QAM)。在一些实施例中，实施相移键控方案以改善噪声性能。
多路复用器114经由总线110及112接收来自调制器M的经调制数据且经由选择输入端子而接收SEL信号。响应于SEL信号，多路复用器114针对时隙T[n]而选择调制器M[n]且在时隙T[n]期间从选定调制器M[n]输出经调制数据。因此，多路复用器114接收来自每一调制器M的经调制数据、在时间周期TPERIOD期间对针对每一调制器M的经调制数据进行时间多路复用且输出经多路复用数据。差分放大器116接收经多路复用数据、放大用于发射的经时间多路复用数据且经由传输线106将经放大数据发射到接收器104。
接收器104经配置以通过重新产生载波信号S而解调来自发射器102的所接收数据。明确地说，载波产生器126经由第一输入端子而接收线128上的时钟恢复信号SREF且经由第二输入端子而接收SEL信号。响应于时钟恢复信号SREF及SEL信号，载波产生器126重新产生载波信号S且在载波线RXC上输出所述载波信号S。
差分放大器118的差分输入端子经由传输线106的输出端口而接收来自发射器102的所发射数据。响应于接收到所述数据，差分放大器118放大所接收数据且输出经放大数据。多路分用器经由差分输入端子而接收经放大数据且经由选择输入端子而接收SEL信号。
在每一时间周期TPERIOD期间，响应于SEL信号，多路分用器120依序选择经放大信号且经由总线122及总线124将所述经放大信号输出到解调器DM。举例来说，在时隙T[n]期间，多路分用器120选择耦合到耦合到解调器DM[n]的非反相输入的总线122的输出端子以及耦合到耦合到解调器DM[n]的反相输入端子的总线124的输出端子。响应于选择所述输出端子，多路分用器120在对应时隙T[n]期间将经放大信号输出到选定解调器DM[n]。解调器DM针对时隙T中的单个时隙而接收经放大信号且在载波线RXC上接收载波信号S。响应于接收到所述经放大信号，解调器DM基于载波信号S而解调所述经放大信号且在数据输出线OUT上输出所发射数据。
图2是根据一些实施例的RFI的载波同步区段200的框图。在一些实施例中，载波同步区段200可用作RFI 100(图1)中的载波同步区段105。载波同步区段200包含多载波产生器210。多载波产生器210经配置以产生参考载波信号。多载波产生器210通过多个线220[1]到220[n](统称为线220)而连接到多路复用器230。多载波产生器210还经配置以产生针对RFI中的调制器(例如，RFI 100中的调制器M)的载波信号。多路复用器230的选择器输入经配置以接收经划分参考时钟信号REF_CLK/N。在时分多路复用方案中，多路复用器230经配置以沿线240发射来自多载波产生器210的参考载波信号。在一些实施例中，多载波产生器210被分离成多个载波产生器。在一些实施例中，多载波产生器210、线220与多路复用器230组合为单个载波产生器布置，例如，载波产生器108(图1)。
线240将多路复用器230与多路分用器250连接在一起。多路分用器250经配置以在选择器输入处接收经划分参考时钟信号REF_CLK/N。多路分用器250经配置以沿线260[1]到260[n](统称为线260)将经分离参考载波信号输出到对应载波产生器270[1]到270[n](统称为载波产生器270)。载波产生器270经配置以将载波信号输出到RFI的解调器，例如，RFI100(图1)的解调器DM。在一些实施例中，多个载波产生器270组合为单个多载波产生器。在一些实施例中，载波产生器270、线260与多路分用器250组合为单个载波产生器布置，例如，载波产生器126(图1)。
图3是根据一些实施例的由RFI的载波产生器产生的时钟恢复信号SREF的时序图300。在一些实施例中，时钟恢复信号SREF由多载波产生器210、线220及多路复用器230(图2)产生。在一些实施例中，时钟恢复信号SREF由载波产生器108(图1)产生。
时钟恢复信号SREF包含在被划分成时隙T的每个时间周期TPERIOD期间经时间多路复用且经发射的参考载波信号S。时隙T中的每一时隙T[n]具有大体上相等持续时间且载运载波信号S中的单个参考载波信号S[n]，且参考载波信号S中的每一者具有不同频率。在一些实施例中，参考载波信号S中的任一者是另一连续波信号，例如，正弦波形、三角形波形或另一适合波形。在时间周期TPERIOD之后(即，时间周期T[N+1])，在时间周期T[N+1]处以载波信号S[l]开始不断地产生及发射时钟恢复信号SREF。在一些实施例中，至少一个时隙T[n]具有不同于至少另一时隙的持续时间。
图4是根据一些实施例的RFI中的用于产生载波信号S且用于产生时钟恢复信号SREF的载波产生器400的框图。在一些实施例中，RFI是RFI 100(图1)。在一些实施例中，载波产生器400可用作多载波产生器210(图2)。载波产生器400包含针对每一载波信号的PLL。所述PLL帮助增加时钟恢复信号SREF的振幅以计及在发射期间沿RFI的线(例如，线128(图1))的信号损失。所述PLL还帮助计及所接收时钟信号中的因穿过RFI的线的发射而产生的相移。在一些实施例中，载波产生器400包含全数字PLL(ADPLL)。在一些实施例中，载波产生器包含至少一个模拟组件，例如电压控制振荡器(VCO)。
载波产生器400包含耦合到相位累加器402的输入端子的第一输入端子。相位累加器402的输出端子耦合到加法器406的第一输入。加法器406的输出端子耦合到环路滤波器408的输入端子。环路滤波器408的输出端子耦合到多路分用器410的输入端子。多路分用器410包含用于接收SEL信号的选择输入端子以及耦合到调谐布置411[1]到411[N](统称为“调谐布置411”)的输入端子的输出端子，其中N是大于2的正整数。每一调谐布置411的输出被提供到载波产生器400的对应时钟输出端子，载波产生器400的时钟输出端子耦合到载波线TXC。
每一调谐布置411包含对应存储器MEM[1]到MEM[N](统称为“存储器MEM”)(其中N是大于或等于2的正整数)以及对应数字控制振荡器DCO[l]到DCO[N](统称为“振荡器DCO”)(其中N是大于或等于2的正整数)。每一调谐布置411的输入端子耦合到对应存储器MEM的输入端子。存储器MEM的输出端子耦合到对应振荡器DCO的输入端子。振荡器DCO的输出端子耦合到调谐布置411的输出端子，调谐布置411的输出端子耦合到载波线TXC。在一些实施例中，由电压控制振荡器(VCO)替换振荡器DCO中的一或多者以用于模拟电路布置。振荡器DCO用于提供对输出到载波线TXC的载波信号S的相位的调整。
调谐布置411的输出端子还耦合到多路复用器412的输入端子。多路复用器412的输出端子耦合到载波产生器400的参考输出端子。多路复用器412的输出端子还耦合到除法器414的输入端子。除法器414的输出端子耦合到时/数转换器(TDC)416的第一输入端子。载波产生器400包含耦合到TDC 416的第二输入端子的第二输入端子。TDC 416的输出端子耦合到加法器406的第二输入端子。
与其它方法相比，包含多个调谐布置411使得载波产生器400能够以经减小电路大小将载波信号S提供到多个调制器M。在一些实施例中，每一载波产生器包含单个调谐布置411。然而，与其它方法相比，通过跨越多个调谐布置411共享相位累加器402、加法器406、环路滤波器408、多路分用器410、多路复用器412、除法器414及TDC 416，载波产生器400具有经减小大小。举例来说，一RFI包含多个载波产生器，且每一载波产生器具有单独PLL；所述载波产生器的总体大小大于载波产生器400。
在操作中，相位累加器402经由第一输入端子接收FCW信号。响应于所述FCW信号，相位累加器402基于所述FCW而产生相位参考信号且输出所述相位参考信号。加法器406经由第一输入端子接收相位参考信号且经由第二输入端子接收由TDC 416产生的反馈信号。响应于相位参考信号及反馈信号，加法器406将所述相位参考信号加到所述反馈信号以产生频率命令信号且输出所述频率命令信号。环路滤波器408接收所述频率命令信号、对所述频率命令信号进行滤波且输出经滤波命令信号。在一些实施例中，环路滤波器408是经配置以使低于阈值截止频率的频率通过的低通滤波器。在一些实施例中，阈值截止频率是基于载波产生器400的操作频率而确定。
多路分用器410经由输入端子接收经滤波命令信号且经由选择输入端子接收SEL信号。响应于SEL信号，多路分用器410基于SEL信号中所指示的时隙T[n]而选择调谐布置411[n](其中n是介于1到N的范围内的正整数)以接收经滤波命令信号，且在耦合到选定调谐布置411[n]的输出端子上输出所述经滤波命令信号。选定调谐布置411[n]的存储器MEM[n]接收经滤波命令信号。在一些实施例中，存储器MEM[n]存储与经滤波命令信号相关联的数据。在一些实施例中，MEM[n]存储与调整经滤波命令信号的频率相关联的数据。举例来说，基于给定电压，在给定温度或温度范围下，MEM[n]读出用于调整经滤波命令信号的频率的数据。在一些实施例中，所存储数据是基于通过操作载波产生器400而获得的经验数据。在一些实施例中，所存储数据是基于来自用户的输入。在一些实施例中，所存储数据是基于载波产生器400的操作的模拟。在一些实施例中，所存储数据是基于经验数据、用户输入数据及/或模拟数据的组合。在一些实施例中，所存储数据周期性地或持续地更新以帮助计及载波产生器400中的漂移或连接到所述载波产生器的传输线中的改变。
选定调谐布置411[n]的选定振荡器DCO[n]使用存储于存储器M[n]中的数据来校正经滤波命令信号且基于所述经校正经滤波命令信号而产生载波信号S[n]。由于载波信号S[n]是基于所述经校正经滤波命令信号，因此选定调谐布置411[n]输出具有经校正频率及经校正相位的载波信号S[n]，而不管过程变化、温度或可能影响振荡器DCO[n]的操作的另一寄生分量如何。相对于不包含存储器MEM[n]的方法，通过包含存储器MEM[n]以存储用于校正经滤波命令信号的数据，载波信号S[n]的精确度得以增加。
在载波产生器400操作时，每一调谐布置411经配置以不断地输出相应载波信号S[n]。基于SEL信号，选定调谐布置411[n]的每一存储器MEM[n]经配置以在时间周期TPERIOD中的时隙T[n]期间接收经滤波命令信号以用于校正由对应振荡器DCO[n]产生及输出的载波信号S[n]。在一些实施例中，调谐布置411在每一时间周期TPERIOD期间依序接收经滤波命令信号。
多路复用器412经由载波线TXC接收载波信号S且经由选择端子接收SEL信号。响应于SEL信号，多路复用器412依序选择单个载波信号S[n]。即，在时间周期TPERIOD期间，多路复用器412将载波信号S时间多路复用为时钟恢复信号SREF，且输出所述时钟恢复信号SREF。在一些实施例中，时钟恢复信号SREF从多路复用器412输出到单端线且为接收器104(图1)提供参考时钟。在一些实施例中，由多路分用器410及多路复用器412接收的SEL信号是相同信号。在一些实施例中，由多路复用器412接收的SEL信号相对于由多路分用器410接收的SEL信号被延迟以计及传播穿过调谐布置411的信号的延迟。
除法器414还接收时钟恢复信号SREF、将时钟恢复信号SREF除以整除数且输出经划分信号。在一些实施例中，整除数是固定整数。在一些实施例中，整除数是可编程整数且依据输入控制信号(例如SEL信号或用户输入)而确定。
TDC 416接收经划分时钟信号且还经由第二输入端子接收频率参考(FREF)信号。响应于频率参考FREF及经划分信号，TDC 416产生反馈信号以校正振荡器DCO的相位。TDC416将频率参考FREF的频率及经划分时钟信号转换为数字反馈信号。TDC 416将所述反馈信号输出到加法器406，加法器406接收所述反馈信号以加到来自相位累加器402的相位参考信号。
图5是根据一些实施例的RFI中的用于产生载波信号S且用于产生时钟恢复信号SREF的载波产生器500的框图。在一些实施例中，RFI是RFI 100(图1)。在一些实施例中，载波产生器500可用作多载波产生器210(图2)。载波产生器500包含针对每一载波信号的PLL，所述PLL类似于关于载波产生器400(图4)所论述的PLL。
载波产生器500包含耦合到相位检测器502的输入端子的第一输入端子。相位检测器502的输出端子耦合到电荷泵504的输入端子。电荷泵504的输出端子耦合到环路滤波器506的输入端子。在一些实施例中，环路滤波器506是经配置以使低于阈值截止频率的频率通过的低通滤波器。环路滤波器506的输出端子耦合到多路分用器508的输入端子。
多路分用器508包含用于接收SEL信号的选择输入端子以及耦合到调谐布置509[1]到509[N](统称为“调谐布置509”)的输入端子的输出端子，其中N是大于2的正整数。每一调谐布置509的输出被提供到载波产生器500的对应时钟输出端子，载波产生器500的时钟输出端子耦合到载波线TXC以用于将载波信号供应到调制器，例如，调制器M[N](图1)。
每一调谐布置509包含对应偏置产生器B[l]到B[N](统称为“偏置产生器B”)(其中N是大于或等于2的正整数)以及对应电压控制振荡器VCO[l]到VCO[N](统称为“振荡器VCO”)(其中N是大于或等于2的正整数)。每一调谐布置509的输入端子耦合到偏置产生器B的输入端子。偏置端子B的输出端子耦合到对应振荡器VCO的输入端子。振荡器VCO的输出端子耦合到调谐布置509的输出端子，调谐布置509的输出端子耦合到载波线TXC。振荡器VCO用于提供对输出到载波线TXC的载波信号S的粗略调整。在一些实施例中，用数字控制振荡器(DCO)替换振荡器VCO以用于数字电路设计。
调谐布置509的输出端子还耦合到多路复用器510的输入端子。多路复用器510包含控制输入及连接到载波产生器500的参考输出端子的输出端子。多路复用器510的输出端子还耦合到除法器512的输入端子。除法器512的输出端子耦合到相位检测器502的第二输入端子。
与其它方法相比，包含多个调谐布置509使得载波产生器500能够以经减小电路大小将载波信号S提供到多个调制器M。在一些实施例中，每一载波产生器包含单个调谐布置509。然而，与其它方法相比，通过跨越多个调谐布置509共享相位检测器502、电荷泵504、环路滤波器506、多路分用器508、多路复用器510及除法器512，载波产生器500具有经减小大小。举例来说，一RFI包含多个载波产生器，且每一载波产生器包含单独PLL；所述载波产生器的总体大小大于载波产生器500。
在操作中，相位检测器502经由载波产生器500的第一输入端子接收参考频率信号FREF。相位检测器502还经由第二端子接收来自除法器512的相位误差信号。基于参考频率信号FREF及相位误差信号，相位检测器502产生校正信号且经由输出端子输出所述校正信号。响应于接收到所述校正信号，电荷泵504产生并输出当前脉冲信号。电荷泵504将校正信号从数字信号转换为模拟信号。在代替VCO而包含DCO的一些实施例中，省略电荷泵504。环路滤波器506接收当前脉冲信号，且响应于接收到所述当前脉冲信号而产生并输出振荡器控制信号。在其中环路滤波器506是低通滤波器的一些实施例中，环路滤波器506滤出高于预定阈值的高频率。多路分用器508经由第一输入端子接收振荡器控制信号且经由选择端子接收SEL信号。响应于SEL信号，多路分用器508基于SEL信号中所指示的时隙T[n]而选择调谐布置509[n](其中n是介于1到N的范围内的正整数)以接收振荡器控制信号，且在耦合到选定调谐布置509[n]的输出端子上输出所述振荡器控制信号。
选定调谐布置509[n]的偏置产生器B[n]接收振荡器控制信号。响应于振荡器控制信号，偏置产生器B[n]产生偏置值以与振荡器控制信号进行组合且将所述经偏置振荡器控制信号输出到选定调谐布置509[n]的振荡器VCO[n]的输入端子。举例来说，由偏置产生器B[n]产生的偏置值是基于在给定温度或温度范围下的给定电压。在一些实施例中，偏置值是基于通过操作载波产生器500而获得的经验数据。在一些实施例中，偏置值是基于来自用户的输入。在一些实施例中，偏置值是基于载波产生器500的操作的模拟。在一些实施例中，偏置值是基于经验数据、用户输入数据与模拟数据的组合。在一些实施例中，偏置值周期性地或持续地更新以帮助计及载波产生器500中的漂移或连接到所述载波产生器的传输线中的改变。在一些实施例中，振荡器VCO[n]使用经偏置振荡器控制信号来调整由振荡器VOC输出的载波信号S[n]的相位。使用经偏置振荡器控制信号来帮助确保振荡器VCO[n]输出具有正确频率及相位的载波信号S，而不管过程变化、温度或可能影响振荡器VCO[n]的操作的另一寄生分量如何。
在载波产生器500操作时，每一调谐布置509经配置以不断地输出相应载波信号S[n]。基于SEL信号，选定调谐布置509[n]的每一偏置产生器B[n]经配置以在时间周期TPERIOD中的时隙T[n]期间接收振荡器控制信号以用于校正由对应振荡器VCO[n]产生及输出的载波信号S[n]。在一些实施例中，调谐布置509中的每一者在每一时间周期TPERIOD期间依序接收振荡器控制信号。
多路复用器510经由输入端子接收载波信号S且在选择端子上接收SEL信号。响应于SEL信号，多路复用器510在时间周期TPERIOD期间依序选择及输出载波信号S中的每一者。即，多路复用器510将载波信号S时间多路复用为时钟恢复信号SREF，且输出所述时钟恢复信号SREF。在一些实施例中，多路复用器510经由单端线而输出时钟恢复信号SREF以为接收器104(图1)提供参考时钟。在一些实施例中，由多路分用器508及多路复用器510接收的SEL信号是相同信号。在一些实施例中，由多路复用器510接收的SEL信号相对于由多路分用器508接收的SEL信号被延迟以计及传播穿过调谐布置509的信号的延迟。
多路复用器510的输出端子还将时钟恢复信号SREF提供到除法器512。响应于接收到时钟恢复信号SREF，除法器512将时钟恢复信号SREF除以整除数且输出经划分信号。在一些实施例中，整除数是固定整数。在一些实施例中，整除数是可编程整数且依据输入控制信号(例如SEL信号)而确定。除法器512将经划分信号提供到相位检测器502。响应于接收到经划分信号，相位检测器502将参考信号FREF与经划分信号进行比较以确定校正量、产生对应于所述校正量的相位误差信号且输出所述相位误差信号。
图6是根据一些实施例在RFI中使发射器与接收器同步以发射数据的方法600的流程图。在一些实施例中，方法600适用于连同RFI 100(图1)、载波同步区段200(图2)、载波产生器400(图4)或载波产生器500(图5)一起所图解说明的电路及信号。
在步骤605中，激活RFI。在激活RFI之后的一段时间内，发射器(例如，发射器102(图1))与接收器(例如，接收器104)将是不同步的。在此起动周期期间，载波产生器(例如，载波产生器108(图1)、多载波产生器210(图2)、载波产生器400(图4)或载波产生器500(图5))的PLL将试图基于参考信号运用所接收时钟信号将输出到RFI的调制器的载波信号锁定到FCW。
在步骤610中，频率源(例如载波产生器)接收FCW且基于所述FCW而产生载波信号。所述FCW是对输入频率的估计。载波产生器(例如，载波产生器108(图1)、多载波产生器210(图2)、载波产生器400(图4)或载波产生器500(图5))将试图将输出到RFI的调制器的载波信号锁定到FCW。在步骤610中，频率源校正载波信号的频率及相位。在步骤610中，使用输出到RFI的发射器的调制器的载波信号来调制将发射到接收器的数据。
在步骤615中，将输出到调制器的载波信号与FCW进行比较以确定载波产生器的PLL是否已成功地将载波信号锁定到FCW。如果在步骤615中做出的比较指示PLL尚未成功地将载波信号锁定到FCW，那么方法600返回到步骤610。如果步骤615中做出的比较指示PLL已成功地将载波信号锁定到FCW，那么方法600继续进行到步骤620。在一些实施例中，步骤615中做出的比较指示：如果载波信号的频率及相位与FCW的频率及相位之间的误差在预定范围内，那么将载波信号锁定到FCW。在一些实施例中，预定范围由用户选择。在一些实施例中，预定范围是基于FCW的频率。在一些实施例中，使用计数器来确定方法600中的步骤615的迭代次数。如果比较的次数超过阈值，从而指示PLL失控且不可能将载波信号锁定到FCW，那么重新开始RFI且将计数器复位到零。在一些例子中，失控发生于PLL的输出的频率如此高以致PLL中的除法器无法准确地对输出频率(即，太高从而致使PLL与FCW偏离而非集中到FCW的输出频率)做出响应时。
在步骤620中，产生并发射时钟恢复信号。在时分多路复用方案中，在RFI内发射时钟恢复信号。时钟恢复信号包含多个时钟信号，例如，CLK1、CLK2、CLK3、CLKn。每一时钟信号在对应时隙(例如，时隙T1到T8(图3))内从RFI的发射器发射到接收器。
在步骤625中，接收器的载波产生器基于所接收时钟恢复信号而调整载波信号。在调整载波信号之后，在步骤625中做出载波信号的频率及相位是否稳定在所接收时钟恢复信号的预定范围内的确定。如果载波信号的频率及相位不稳定在所接收时钟恢复信号的预定范围内，那么所述方法返回到步骤620以继续发射及接收时钟恢复信号。如果所重新产生载波信号的频率及相位稳定在所接收时钟恢复信号的预定范围内，那么所述方法继续进行到步骤630。
在步骤630中，做出接收器的载波信号与发射器的载波信号同步的确定，且因此，可开始数据发射，这是因为接收器能够使用接收器的载波信号来精确地解调所发射数据。
本说明的方面涉及一种用于射频互连件(RFI)的发射器。所述发射器包含经配置以产生时钟恢复信号且经由第一线将所述时钟恢复信号发射到接收器的载波产生器。所述载波产生器包含经配置以接收第一信号且基于所述第一信号而产生第一载波信号的第一调谐布置。所述载波产生器进一步包含经配置以接收不同于所述第一信号的第二信号且基于所述第二信号而产生第二载波信号的第二调谐布置。所述发射器进一步包含经配置以接收所述第一载波信号且产生第一经调制数据信号的第一调制器。所述发射器进一步包含经配置以接收所述第二载波信号且产生第二经调制数据信号的第二调制器。所述发射器进一步包含经配置以经由不同于所述第一线的第二线将所述第一经调制数据信号及所述第二经调制数据信号选择性地发射到所述接收器的输出。
本说明的另一方面涉及一种在射频互连件中发射数据的方法。所述方法包含使用多载波产生器的第一调谐布置基于参考信号而产生第一载波信号。所述方法进一步包含使用所述多载波产生器的第二调谐布置基于所述参考信号而产生第二载波信号。所述方法进一步包含基于所述第一载波信号或所述第二载波信号而产生时钟恢复信号。所述方法进一步包含使用所述第一载波信号来调制第一数据。所述方法进一步包含使用所述第二载波信号来调制第二数据。所述方法进一步包含经由第一线将所述时钟恢复信号发射到接收器。所述方法进一步包含经由第二线将所述经调制第一数据发射到所述接收器。
本说明的另一方面涉及一种射频互连件(RFI)。所述RFI包含经配置以产生时钟恢复信号及多个经调制数据信号的发射器。所述发射器包含经配置以产生多个载波信号且产生所述时钟恢复信号的多载波产生器，其中所述多载波产生器包括多个调谐布置，且所述多个调谐布置中的每一调谐布置经配置以产生所述多个载波信号中的对应载波信号。所述发射器进一步包含连接到所述多载波产生器的多个调制器，其中所述多个调制器中的每一调制器经配置以接收对应数据信号及所述多个载波信号中的对应载波信号，且所述多个调制器中的每一调制器经配置以输出所述多个经调制数据信号中的对应经调制数据信号。所述RFI进一步包含经配置以接收所述时钟恢复信号及所述多个经调制数据信号中的每一经调制数据信号的接收器。所述RFI进一步包含将所述发射器连接到所述接收器的多个线。
前述内容概述了几个实施例的特征，使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，所属领域的技术人员可容易地使用本揭露作为用于设计或修改用于实施本文中所介绍的实施例的相同目的及/或实现本文中所介绍的实施例的相同优点的其它过程及结构的基础。所属领域的技术人员还应认识到，此些等效构造并不背离本揭露的精神及范围，且在不背离本揭露的精神及范围的情况下，此些等效构造在本文中可做出各种改变、替代及变更。

Claims (1)

1.一种用于射频互连件RFI的发射器，其包括：
载波产生器，其经配置以产生时钟恢复信号且经由第一线将所述时钟恢复信号发射到接收器，其中所述载波产生器包括：
第一调谐布置，其经配置以接收第一信号且基于所述第一信号而产生第一载波信号，及
第二调谐布置，其经配置以接收不同于所述第一信号的第二信号且基于所述第二信号而产生第二载波信号；
第一调制器，其经配置以接收所述第一载波信号且产生第一经调制数据信号；
第二调制器，其经配置以接收所述第二载波信号且产生第二经调制数据信号；及
输出，其经配置以经由不同于所述第一线的第二线将所述第一经调制数据信号及所述第二经调制数据信号选择性地发射到所述接收器。
CN201611051004.8A 2015-12-15 2016-11-24 用于射频互连件rfi的发射器 Active CN106888027B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/969,295 US9735904B2 (en) 2015-12-15 2015-12-15 PLL with clock and data recovery function for receiver phase synchronization
US14/969,295 2015-12-15

Publications (2)

Publication Number Publication Date
CN106888027A true CN106888027A (zh) 2017-06-23
CN106888027B CN106888027B (zh) 2021-08-24

Family

ID=59020201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611051004.8A Active CN106888027B (zh) 2015-12-15 2016-11-24 用于射频互连件rfi的发射器

Country Status (3)

Country Link
US (2) US9735904B2 (zh)
CN (1) CN106888027B (zh)
TW (1) TWI699091B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733415B (zh) * 2020-04-16 2021-07-11 瑞昱半導體股份有限公司 鎖相迴路裝置與時脈產生方法
WO2023202776A1 (en) * 2022-04-21 2023-10-26 Telefonaktiebolaget Lm Ericsson (Publ) Oscillator management

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608530B1 (en) * 2001-12-14 2003-08-19 Cypress Semiconductor Corp. Enhanced ZDB feedback methodology utilizing binary weighted techniques
CN201118570Y (zh) * 2007-08-21 2008-09-17 京信通信系统（中国）有限公司 一种基于数字中频处理的信号抑制器
CN101636925A (zh) * 2006-04-10 2010-01-27 爱特梅尔公司 用于在差分i/o链路上组合信号的系统及方法
US7711974B1 (en) * 2006-09-29 2010-05-04 Cirrus Logic, Inc. SCLK auto-detection and generation in various serial port modes
CN102055494A (zh) * 2009-11-03 2011-05-11 美士美积体产品公司 控制扩频信号的调制频率的系统及方法
CN102214315A (zh) * 2010-04-12 2011-10-12 智多星电子科技有限公司 用于差分数据传输的快闪存储卡
CN102342040A (zh) * 2009-03-12 2012-02-01 阿尔卡特朗讯 用于相干网络mimo的天线同步
CN103107851A (zh) * 2011-11-11 2013-05-15 武汉邮电科学研究院 信号发送设备和方法以及信号接收设备和方法
CN104936047A (zh) * 2015-06-08 2015-09-23 上海交通大学 基于滤波器多载波调制技术的无源光网络上行传输系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775424B2 (en) * 2001-11-12 2004-08-10 Fujitsu Network Communications, Inc. Modulation and filtration of optical signals
US6933789B2 (en) * 2003-11-13 2005-08-23 Skyworks Solutions, Inc. On-chip VCO calibration
US20090167389A1 (en) * 2007-12-31 2009-07-02 Chipidea Microelectronica S.A. Voltage-Controlled Oscillator
JP2010288129A (ja) * 2009-06-12 2010-12-24 Nippon Dempa Kogyo Co Ltd 発振器
US9112507B2 (en) 2010-03-09 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-locked loop start up circuit
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8368437B2 (en) 2011-03-02 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with charge pump
US8358159B1 (en) * 2011-03-10 2013-01-22 Applied Micro Circuits Corporation Adaptive phase-locked loop (PLL) multi-band calibration
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8456207B1 (en) 2011-11-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lock detector and method of detecting lock status for phase lock loop
US8547151B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-locked loops that share a loop filter
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US9503103B2 (en) 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US8890626B2 (en) 2012-08-15 2014-11-18 Taiwan Semiconductor Manufacturing Company Limited Divider-less phase locked loop (PLL)
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US9065454B2 (en) 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
US8593189B1 (en) 2013-01-31 2013-11-26 Taiwan Semiconductor Manufacturing Company Limited Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC)
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US8570082B1 (en) 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608530B1 (en) * 2001-12-14 2003-08-19 Cypress Semiconductor Corp. Enhanced ZDB feedback methodology utilizing binary weighted techniques
CN101636925A (zh) * 2006-04-10 2010-01-27 爱特梅尔公司 用于在差分i/o链路上组合信号的系统及方法
US7711974B1 (en) * 2006-09-29 2010-05-04 Cirrus Logic, Inc. SCLK auto-detection and generation in various serial port modes
CN201118570Y (zh) * 2007-08-21 2008-09-17 京信通信系统（中国）有限公司 一种基于数字中频处理的信号抑制器
CN102342040A (zh) * 2009-03-12 2012-02-01 阿尔卡特朗讯 用于相干网络mimo的天线同步
CN102055494A (zh) * 2009-11-03 2011-05-11 美士美积体产品公司 控制扩频信号的调制频率的系统及方法
CN102214315A (zh) * 2010-04-12 2011-10-12 智多星电子科技有限公司 用于差分数据传输的快闪存储卡
CN103107851A (zh) * 2011-11-11 2013-05-15 武汉邮电科学研究院 信号发送设备和方法以及信号接收设备和方法
CN104936047A (zh) * 2015-06-08 2015-09-23 上海交通大学 基于滤波器多载波调制技术的无源光网络上行传输系统

Also Published As

Publication number Publication date
TWI699091B (zh) 2020-07-11
TW201733270A (zh) 2017-09-16
US10148378B2 (en) 2018-12-04
US20170170920A1 (en) 2017-06-15
US20170317774A1 (en) 2017-11-02
CN106888027B (zh) 2021-08-24
US9735904B2 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
US7940830B2 (en) Fast hopping frequency synthesizer
JPH09153882A (ja) 直交周波数分割多重信号伝送方式、送信装置及び受信装置
US9876631B2 (en) Digital synchronizer
CN105049150B (zh) 一种自适应速率的信号处理方法和装置
CN105191142A (zh) 具有多相分频器和锁相环的本地振荡器(lo)生成器
CN106888014A (zh) 载波产生器
US10090883B2 (en) Radio frequency interconnect having a preamble generator
CN102812680B (zh) 载波同步方法、电路及系统
CN104300975A (zh) 一种小数_整数分频器电路及其实现方法
US20050041755A1 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
CN106888027A (zh) 用于射频互连件rfi的发射器
KR100317679B1 (ko) 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법
WO2006030342A1 (en) Device for ultra wide band frequency generating
US20190372823A1 (en) Circuits and systems for wideband quadrature signal generation
CN103281073A (zh) 一种应用于对讲机的双锁相环装置
JP6127635B2 (ja) 受信回路および通信回路
CN103427866A (zh) 振荡信号提供器、同相与正交振荡信号提供器以及信号处理方法
CN114337657A (zh) 时钟同步电路、控制方法、印刷电路板及通讯设备
JP2011527172A (ja) デジタル変調器
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
WO2024059513A1 (en) Multiphase frequency modulation for reduced peak deviation
JP2020167440A (ja) 発振装置
CN116232559A (zh) 系统同步方法、装置、系统及计算机可读存储介质
JPH08251027A (ja) 位相同期化ローカル発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant