CN106887496A - 一种发光二极管及其制作方法 - Google Patents
一种发光二极管及其制作方法 Download PDFInfo
- Publication number
- CN106887496A CN106887496A CN201710212971.6A CN201710212971A CN106887496A CN 106887496 A CN106887496 A CN 106887496A CN 201710212971 A CN201710212971 A CN 201710212971A CN 106887496 A CN106887496 A CN 106887496A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- transparency conducting
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 187
- 238000001259 photo etching Methods 0.000 claims abstract description 49
- 239000011241 protective layer Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 73
- 238000005530 etching Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000001459 lithography Methods 0.000 abstract description 5
- 230000004888 barrier function Effects 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 239000005441 aurora Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管及其制作方法,透明导电层和台面进行一次光刻,电极光刻和保护层光刻合一,经过两次光刻即可完成发光二极管的制作,有效简化了工艺流程,节约生产成本,提高产能。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种发光二极管及其制作方法。
背景技术
由于金属与ITO的附着力和金属与氧化硅的附着力不能满足封装焊线时的推拉力要求。为了解决上述问题,市面上的LED芯片都在P电极下方的电流阻挡层和ITO阻挡层需要有开孔。通常的做法如图1所示,其中1为衬底,2为缓冲层,3为N型半导体层,4为发光层,5为P型半导体层,6为电流阻挡层,7为透明导电层,8-1为P电极,8-2为N电极,9为保护层。为了形成开孔需要进行五次光刻,分别为:电流阻挡层6光刻(P电极81下方开洞),透明导电层7光刻(P电极81下方开洞),台面刻蚀光刻,N电极82和P电极81光刻,保护层9光刻。如此做的话光刻的步骤达到五次,成本较高且影响光刻产能的发挥。
发明内容
有鉴于此,本发明提供了一种发光二极管及其制作方法,能够有效减少光刻次数,简化工艺流程,提高生产效率。
一方面,本发明提供一种发光二极管的制作方法,包括:
提供衬底;
在所述衬底上设置缓冲层;
在所述缓冲层上设置N型半导体层;
在所述N型半导体层上设置发光层;
在所述发光层上设置P型半导体层;
在所述P型半导体层上形成透明导电层,在所述透明导电层上形成第一光刻胶,对所述透明导电层进行图案化,保留所述第一光刻胶对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面;
在所述台面和所述透明导电层上形成保护层;
在所述保护层上形成第二光刻胶,对所述保护层进行刻蚀,裸露出部分N型半导体层和部分透明导电层,并对裸露的部分透明导电层进行刻蚀形成开孔;
在所述开孔上形成P电极,在裸露的N型半导体层上形成N电极,所述P电极的高度高于所述保护层。
进一步地,所述在所述P型半导体层上形成透明导电层并图案化,对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面之后,包括:
对所述透明导电层进行清洗,并清除剩余的第一光刻胶。
进一步地,采用湿法腐蚀对所述透明导电层进行图案化;
采用电感耦合等离子体对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面。
进一步地,所述对所述保护层进行刻蚀,裸露部分N型半导体层和部分透明导电层,并对裸露的部分透明导电层进行刻蚀形成开孔,包括:
在所述保护层上形成第二光刻胶;
对所述保护层进行光刻,裸露出部分N型半导体层和部分透明导电层;
调整光刻的线宽至预设范围宽度对裸露的部分透明导电层进行刻蚀,形成预设范围宽度的开孔;
除去所述第二光刻胶并对所述开孔进行清洗。
进一步地,所述预设范围宽度为0.5μm至4μm。
进一步地,通过蒸发台或溅射镀膜法形成所述P电极和N电极。
另一方面,本发明还提供一种发光二极管,包括
衬底;
设置在所述衬底上的缓冲层,;
设置在所述缓冲层上的N型半导体层;
设置在所述N型半导体层上的发光层;
设置在所述发光层上的P型半导体层;
设置在所述P型半导体层上并经过图案化的透明导电层;
对所述P型半导体层、发光层、N型半导体层进行部分刻蚀形成的台面;
设置在所述台面和所述透明导电层上的保护层,对所述保护层进行刻蚀裸露出部分N型半导体层和部分透明导电层,对裸露部分透明导电层进行刻蚀形成开孔;
在所述开孔上形成的P电极,所述P电极的高度高于所述保护层;
在裸露的N型半导体层上形成的N电极。
进一步地,所述透明导电层为氧化铟锡薄膜。
进一步地,所述保护层为二氧化硅薄膜。
进一步地,所述开孔的宽度为0.5μm至4μm。
与现有技术相比,本发明的一种发光二极管及其制作方法,实现了如下的有益效果:
(1)透明导电层和台面进行一次光刻,电极光刻和保护层光刻合一,经过两次光刻即可完成发光二极管的制作,有效简化了工艺流程,节约生产成本,提高产能。
(2)由于透明导电层光刻和台面光刻是同一次光刻完成,因减少了光刻次数而避免了因为相互对位造成的设备精度误差而在设计端增加的偏差距离,从而增大了发光区面积。
(3)电极与P型氮化镓之间的接触电阻大于电极与ITO的接触电阻,起到了电流阻挡层的效果,因此无需设置电流阻挡层,有效减小发光二极管的体积。
(4)电极大部分与P型氮化镓接触,附着力大大提高,有效杜绝因电流阻挡层和透明导电层附着力不好造成的掉电极现象。
当然,实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1为现有技术的发光二极管一种实施例的结构示意图。
图2为本发明提供的发光二极管的制作方法一种实施例的流程图。
图3-图18为本发明提供的发光二极管制作步骤示意图。
图19为本发明提供的发光二极管一种实施例的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
实施例1
参考图2,本实施例提供一种发光二极管的制作方法,包括:
步骤S101,提供衬底;
步骤S102,在所述衬底上设置缓冲层;
步骤S103,在所述缓冲层上设置N型半导体层;
步骤S104,在所述N型半导体层上设置发光层;
步骤S105,在所述发光层上设置P型半导体层;
步骤S106,在所述P型半导体层上形成透明导电层,在所述透明导电层上形成第一光刻胶,对所述透明导电层进行图案化,保留所述第一光刻胶对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面;
步骤S107,在所述台面和所述透明导电层上形成保护层;
步骤S108,在所述保护层上形成第二光刻胶,对所述保护层进行刻蚀,裸露出部分N型半导体层和部分透明导电层,并对裸露的部分透明导电层进行刻蚀形成开孔;
步骤S109,在所述开孔上形成P电极,在裸露的N型半导体层上形成N电极,所述P电极的高度高于所述保护层。
本实施例提供的发光二极管的制作方法,透明导电层和台面进行一次光刻,电极光刻和保护层光刻合一,经过两次光刻即可完成发光二极管的制作,有效简化了工艺流程,节约生产成本,提高产能。由于透明导电层光刻和台面光刻是同一次光刻完成,因减少了光刻次数而避免了因为相互对位造成的设备精度误差而在设计端增加的偏差距离,从而增大了发光区面积。
实施例2
参考图3-图18,本实施例提供一种发光二极管的制作方法。
首先,参考图3-图7,提供衬底201,沿轴线方向,在衬底201上设置缓冲层202,在缓冲层202上设置N型半导体层203,在N型半导体层203上设置发光层204;在发光层204上设置P型半导体层205。
进一步地,参考图8-图9,通过电子束蒸发或溅射等方式在P型半导体层205上制作出透明导电层206,并在透明导电层206上形成第一光刻胶207,之后进行光刻制作出需要的图形,此时,P电极位置下方的透明导电层206是不开孔的,参考图10-图11,保留第一光刻胶207,采用电感耦合等离子体对P型半导体层205、发光层204、N型半导体层203进行部分刻蚀,裸露部分N型半导体层203,形成台面,之后对透明导电层206进行清洗,并清除剩余的第一光刻胶207。至此,完成第一次刻蚀。
由于透明导电层光刻和台面光刻是同一次光刻完成,因减少了光刻次数而避免了因为相互对位造成的设备精度误差而在设计端增加的偏差距离,从而增大了发光区面积。
进一步地,参考图12-图13,在台面和透明导电层206上形成保护层208,并在保护层208上形成第二光刻胶209。参考图14,对保护层208进行光刻,裸露出部分N型半导体层203和部分透明导电层206,参考图15-图16,调整光刻的线宽至预设范围宽度对裸露的部分透明导电层206进行刻蚀,形成预设范围宽度的开孔210,之后除去第二光刻胶209并对开孔210进行清洗。至此,完成第二次光刻。
作为一种优选的实施方式,预设范围宽度为0.5μm至4μm。
参考图17-图18,在开孔210上形成P电极211,在裸露的N型半导体层203上形成N电极212,P电极211的高度高于保护层208。由于电极与P型氮化镓之间的接触电阻大于电极与ITO的接触电阻,起到了电流阻挡层的效果,因此无需设置电流阻挡层,有效减小发光二极管的体积。电极大部分与P型氮化镓接触,附着力大大提高,有效杜绝因电流阻挡层和透明导电层附着力不好造成的掉电极现象。
本实施例提供的发光二极管的制作方法,实现了如下的有益效果:
(1)透明导电层和台面进行一次光刻,电极光刻和保护层光刻合一,经过两次光刻即可完成发光二极管的制作,有效简化了工艺流程,节约生产成本,提高产能。
(2)由于透明导电层光刻和台面光刻是同一次光刻完成,因减少了光刻次数而避免了因为相互对位造成的设备精度误差而在设计端增加的偏差距离,从而增大了发光区面积。
(3)电极与P型氮化镓之间的接触电阻大于电极与ITO的接触电阻,起到了电流阻挡层的效果,因此无需设置电流阻挡层,有效减小发光二极管的体积。
(4)电极大部分与P型氮化镓接触,附着力大大提高,有效杜绝因电流阻挡层和透明导电层附着力不好造成的掉电极现象。
实施例3
参考图19,本实施例提供一种发光二极管,包括
衬底301;
设置在衬底301上的缓冲层302,;
设置在缓冲层302上的N型半导体层303;
设置在N型半导体层303上的发光层304;
设置在发光层304上的P型半导体层305;
设置在P型半导体层305上并经过图案化的透明导电层306;
对P型半导体层305、发光层304、N型半导体层303进行部分刻蚀形成的台面;
设置在台面和透明导电层306上的保护层307,对保护层307进行刻蚀裸露出部分N型半导体层303和部分透明导电层306,对裸露部分透明导电层306进行刻蚀形成开孔;
在开孔308上形成的P电极308,P电极的高度高于保护层307;
在裸露的N型半导体层上形成的N电极309。
作为一种优选的实施方式,透明导电层306为氧化铟锡薄膜。
作为一种优选的实施方式,保护层307为二氧化硅薄膜。
作为一种优选的实施方式,开孔的宽度为0.5μm至4μm。
本实施例提供的发光二极管的制作方法请参考实施例1和实施例2,在此不再赘述。
与现有技术相比,本发明的一种发光二极管,透明导电层和台面进行一次光刻,电极光刻和保护层光刻合一,经过两次光刻即可完成发光二极管的制作,有效简化了工艺流程,节约生产成本,提高产能。
由于透明导电层光刻和台面光刻是同一次光刻完成,因减少了光刻次数而避免了因为相互对位造成的设备精度误差而在设计端增加的偏差距离,从而增大了发光区面积,进而提高了产品性能
电极与P型氮化镓之间的接触电阻大于电极与ITO的接触电阻,起到了电流阻挡层的效果,因此无需设置电流阻挡层,有效减小发光二极管的体积,满足短小轻薄的产品要求。
P电极的高度高于保护层,电极大部分与P型氮化镓接触,附着力大大提高,有效杜绝因电流阻挡层和透明导电层附着力不好造成的掉电极现象。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (10)
1.一种发光二极管的制作方法,其特征在于,包括:
提供衬底;
在所述衬底上设置缓冲层;
在所述缓冲层上设置N型半导体层;
在所述N型半导体层上设置发光层;
在所述发光层上设置P型半导体层;
在所述P型半导体层上形成透明导电层,在所述透明导电层上形成第一光刻胶,对所述透明导电层进行图案化,保留所述第一光刻胶对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面;
在所述台面和所述透明导电层上形成保护层;
在所述保护层上形成第二光刻胶,对所述保护层进行刻蚀,裸露出部分N型半导体层和部分透明导电层,并对裸露的部分透明导电层进行刻蚀形成开孔;
在所述开孔上形成P电极,在裸露的N型半导体层上形成N电极,所述P电极的高度高于所述保护层。
2.根据权利要求1所述的发光二极管的制作方法,其特征在于,在所述P型半导体层上形成透明导电层,在所述透明导电层上形成第一光刻胶,对所述透明导电层进行图案化,保留所述第一光刻胶对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面之后,还包括:
对所述透明导电层进行清洗,并清除剩余的第一光刻胶。
3.根据权利要求2所述的发光二极管的制作方法,其特征在于,采用湿法腐蚀对所述透明导电层进行图案化;
采用电感耦合等离子体对所述P型半导体层、发光层、N型半导体层进行部分刻蚀,形成台面。
4.根据权利要求1所述的发光二极管的制作方法,其特征在于,所述对所述保护层进行刻蚀,裸露部分N型半导体层和部分透明导电层,并对裸露的部分透明导电层进行刻蚀形成开孔,包括:
在所述保护层上形成第二光刻胶;
对所述保护层进行光刻,裸露出部分N型半导体层和部分透明导电层;
调整光刻的线宽至预设范围宽度对裸露的部分透明导电层进行刻蚀,形成预设范围宽度的开孔;
除去所述第二光刻胶并对所述开孔进行清洗。
5.根据权利要求4所述的发光二极管的制作方法,其特征在于,所述预设范围宽度为0.5μm至4μm。
6.根据权利要求1所述的发光二极管的制作方法,其特征在于,通过蒸发台或溅射镀膜法形成所述P电极和N电极。
7.一种发光二极管,其特征在于,包括
衬底;
设置在所述衬底上的缓冲层,;
设置在所述缓冲层上的N型半导体层;
设置在所述N型半导体层上的发光层;
设置在所述发光层上的P型半导体层;
设置在所述P型半导体层上并经过图案化的透明导电层;
对所述P型半导体层、发光层、N型半导体层进行部分刻蚀形成的台面;
设置在所述台面和所述透明导电层上的保护层,对所述保护层进行刻蚀裸露出部分N型半导体层和部分透明导电层,对裸露部分透明导电层进行刻蚀形成开孔;
在所述开孔上形成的P电极,所述P电极的高度高于所述保护层;
在裸露的N型半导体层上形成的N电极。
8.根据权利要求7所述的发光二极管,其特征在于,所述透明导电层为氧化铟锡薄膜。
9.根据权利要求7所述的发光二极管,其特征在于,所述保护层为二氧化硅薄膜。
10.根据权利要求7所述的发光二极管,其特征在于,所述开孔的宽度为0.5μm至4μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710212971.6A CN106887496B (zh) | 2017-04-01 | 2017-04-01 | 一种发光二极管的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710212971.6A CN106887496B (zh) | 2017-04-01 | 2017-04-01 | 一种发光二极管的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106887496A true CN106887496A (zh) | 2017-06-23 |
CN106887496B CN106887496B (zh) | 2018-08-31 |
Family
ID=59181981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710212971.6A Active CN106887496B (zh) | 2017-04-01 | 2017-04-01 | 一种发光二极管的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106887496B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040266044A1 (en) * | 2003-06-24 | 2004-12-30 | Park Young Ho | Method for manufacturing gallium nitride-based semiconductor light emitting device |
CN101789478A (zh) * | 2010-03-04 | 2010-07-28 | 上海蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
US20140377899A1 (en) * | 2013-06-19 | 2014-12-25 | Lextar Electronics Corporation | Light emitting diode chip manufacturing method |
CN105161607A (zh) * | 2015-09-16 | 2015-12-16 | 聚灿光电科技股份有限公司 | 一种倒装led芯片及其制备方法 |
CN105244420A (zh) * | 2015-08-28 | 2016-01-13 | 圆融光电科技股份有限公司 | GaN基发光二极管的制作方法 |
CN105720142A (zh) * | 2016-03-23 | 2016-06-29 | 华灿光电股份有限公司 | 一种发光二极管芯片的制备方法 |
CN105742421A (zh) * | 2016-04-22 | 2016-07-06 | 厦门乾照光电股份有限公司 | 一种正装led发光二极管及其制作工艺 |
CN106252476A (zh) * | 2016-09-29 | 2016-12-21 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
-
2017
- 2017-04-01 CN CN201710212971.6A patent/CN106887496B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040266044A1 (en) * | 2003-06-24 | 2004-12-30 | Park Young Ho | Method for manufacturing gallium nitride-based semiconductor light emitting device |
CN101789478A (zh) * | 2010-03-04 | 2010-07-28 | 上海蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
US20140377899A1 (en) * | 2013-06-19 | 2014-12-25 | Lextar Electronics Corporation | Light emitting diode chip manufacturing method |
CN105244420A (zh) * | 2015-08-28 | 2016-01-13 | 圆融光电科技股份有限公司 | GaN基发光二极管的制作方法 |
CN105161607A (zh) * | 2015-09-16 | 2015-12-16 | 聚灿光电科技股份有限公司 | 一种倒装led芯片及其制备方法 |
CN105720142A (zh) * | 2016-03-23 | 2016-06-29 | 华灿光电股份有限公司 | 一种发光二极管芯片的制备方法 |
CN105742421A (zh) * | 2016-04-22 | 2016-07-06 | 厦门乾照光电股份有限公司 | 一种正装led发光二极管及其制作工艺 |
CN106252476A (zh) * | 2016-09-29 | 2016-12-21 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
Also Published As
Publication number | Publication date |
---|---|
CN106887496B (zh) | 2018-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106784192B (zh) | 一种发光二极管芯片及其制作方法 | |
CN105428474B (zh) | 一种高效发光二极管芯片的简易制作方法 | |
CN105702820B (zh) | 表面覆盖ITO的反极性AlGaInP基LED及其制造方法 | |
CN104300065A (zh) | 具有新型扩展电极结构的发光二极管及其制造方法 | |
CN110212069B (zh) | 发光二极管芯片及其制作方法 | |
EP3451393B1 (en) | Light-emitting element and method for preparing same | |
CN106206895A (zh) | 一种具有双电流扩展层的led及其制作方法 | |
CN111916536A (zh) | 具有微米孔阵列的微米尺寸正装led器件及其制备方法 | |
CN104993024A (zh) | 发光二极管芯片及其制作方法和封装方法 | |
CN106058003A (zh) | 一种提升led芯片亮度的方法 | |
CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
CN108807256A (zh) | 显示设备 | |
CN106887496A (zh) | 一种发光二极管及其制作方法 | |
CN103811596A (zh) | 一种氮化镓基发光二极管的制备方法 | |
CN105633100B (zh) | 薄膜晶体管阵列面板及其制作方法 | |
CN108140646A (zh) | 阵列基板制造方法 | |
CN205645852U (zh) | 一种正装led发光二极管 | |
CN105244420A (zh) | GaN基发光二极管的制作方法 | |
CN214336736U (zh) | 双层ito膜的led芯片结构 | |
KR100873187B1 (ko) | 발광 다이오드의 제조 방법 | |
CN110265534B (zh) | 一种半导体结构 | |
CN209282231U (zh) | 一种高亮度led芯片 | |
CN101515613B (zh) | 半导体元件 | |
CN207338422U (zh) | 一种正装结构的led芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |