CN106878650A - 一种dvi到vga视频转换装置及其方法 - Google Patents

一种dvi到vga视频转换装置及其方法 Download PDF

Info

Publication number
CN106878650A
CN106878650A CN201710238129.XA CN201710238129A CN106878650A CN 106878650 A CN106878650 A CN 106878650A CN 201710238129 A CN201710238129 A CN 201710238129A CN 106878650 A CN106878650 A CN 106878650A
Authority
CN
China
Prior art keywords
module
dvi
signals
parallel
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710238129.XA
Other languages
English (en)
Other versions
CN106878650B (zh
Inventor
李佩斌
姚晓冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Research Institute of Ministry of Public Security
Beijing Zhongdun Anmin Analysis Technology Co Ltd
Original Assignee
First Research Institute of Ministry of Public Security
Beijing Zhongdun Anmin Analysis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by First Research Institute of Ministry of Public Security, Beijing Zhongdun Anmin Analysis Technology Co Ltd filed Critical First Research Institute of Ministry of Public Security
Priority to CN201710238129.XA priority Critical patent/CN106878650B/zh
Publication of CN106878650A publication Critical patent/CN106878650A/zh
Application granted granted Critical
Publication of CN106878650B publication Critical patent/CN106878650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种DVI到VGA视频转换装置及其方法，装置包括电路板，所述电路板上设置有均衡模块、解码模块、FPGA模块、编码模块、视频DA模块、图像存储模块、程序存储模块、电源处理模块、电平转换模块一和电平转换模块二。本发明既满足了实时、全高清、高刷新频率显示的需求，也满足了低成本远程图像传输、存储和监控的需求，采样速度更快，成本更低，纯硬件实现，运行更加稳定。

Description

一种DVI到VGA视频转换装置及其方法
技术领域
本发明涉及视频处理技术领域，具体涉及一种DVI到VGA视频转换装置及其方法。
背景技术
数字视频接口(DVI)是由数字显示工作组(DDWG)推出的一项视频传输与显示的标准，单链路DVI可支持带宽高达165MHz，双链路DVI可支持带宽高达330MHz。其中双链路DVI模式可支持3D显示器信号输入，而常规的VGA模式则无该功能。
实际中，常会遇到如下应用场景，一方面，需要采用双链路DVI信号实现较高带宽的显示信号传输和显示；另一方面，需要采用VGA信号以较低成本实现对该路信号的采集、传输和显示等。
目前采用的方案如图1所示，DVI视频信号从输入端口输入到解码芯片，经过解码得到并行数字信号，包含有红绿蓝颜色数据和同步信号，将该并行数字信号输入到视频DA芯片，进行数模转换即可得到VGA模拟信号，通过输出端口进行输出。这种DVI-VGA转换器具有如下缺点：a)不能支持双链路DVI信号，仅能支持单链路DVI信号，带宽最高165MHz；b)输出VGA信号与输入DVI信号的显示分辨率完全一样；c)输出VGA信号与输入DVI信号的刷新频率完全一样；d)对输入DVI信号无放大作用，不能用于DVI长电缆传输。
发明内容
针对现有技术的不足，本发明旨在提供一种DVI到VGA视频转换装置及其方法，即可满足双链路DVI信号的传输和显示需求，又可满足使用VGA信号低成本采集、传输和显示需求。
为了实现上述目的，本发明采用如下技术方案：
一种DVI到VGA视频转换装置，包括：
用于对从输入端口输入的双链路DVI信号进行均衡处理的均衡模块；
用于对经均衡处理后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号的解码模块；
用于对并行RGB视频信号进行处理，生成重生的并行DVI视频信号，并生成抽帧且缩放的并行VGA信号的FPGA模块；
用于对重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号的编码模块；
用于对并行VGA信号进行数模转换，获取VGA模拟信号的视频DA模块；
用于存储FPGA模块实时处理的图像数据的图像存储模块；
用于存储FPGA程序，上电后加载到FPGA模块内部的程序存储模块；
用于将从电源输入端口输入的DC电源转换为各部件工作所需的电压的电源处理模块；
分别连接于输入端口和FPGA模块，用于将5V电平的HPD、DDC信号转换为3.3V电平信号的电平转换模块一；
分别连接于FPGA模块和输出端口一，用于将3.3V电平的HPD、DDC信号转换为5V电平信号的所述电平转换模块二。
进一步地，所述均衡模块包括：
用于将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块的主链路均衡模块；
用于将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块的副链路均衡模块；
所述解码模块包括：
用于将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号的主链路解码模块；
用于将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号的副链路解码模块；
所述编码模块包括：
用于将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一的主链路编码模块；
用于将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一的副链路编码模块。
进一步地，所述装置还包括有连接于所述FPGA模块，用于指示当前输入DVI信号模式和电路板工作状态的状态指示模块。
进一步地，所述装置还包括用于调整均衡模块的等级，以适应不同电缆长度的DVI信号的均衡选择开关。
利用上述DVI到VGA视频转换装置进行DVI到VGA视频转换的方法，其特征在于，包括如下步骤：
S1均衡模块从输入端口输入的双链路DVI信号进行均衡处理；输入端口输入的5V电平的HPD、DDC信号经过电平转换模块一转换为3.3V电平信号输入FPGA模块；
S2解码模块对均衡模块均衡后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号并输入FPGA模块；
S3FPGA模块对并行RGB视频信号进行处理，生成重生的并行DVI视频信号输入编码模块，并生成抽帧且缩放的并行VGA信号输入视频DA模块；FPGA实时处理的图像数据存储在图像存储模块，FPGA程序则存储在程序存储模块中，上电后加载到FPGA内部；
S4编码模块对重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号并输出至输出端口一；视频DA模块则对并行VGA信号进行数模转换，获取VGA模拟信号并输出至输出端口二；FPGA模块输出的3.3V电平的HPD、DDC信号经过电平转换模块二转换为5V电平信号输出到输出端口一。
需要说明的是，双链路DVI信号分为主链路DVI信号和副链路DVI信号，
步骤S1中，主链路均衡模块将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块；副链路均衡模块将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块；
步骤S2中，主链路解码模块将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号；副链路解码模块将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号；
步骤S4中，主链路编码模块将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一；副链路编码模块将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一。
需要说明的是，步骤S1中，通过均衡选择开关调整均衡模块的等级，以适应不同电缆长度的DVI信号。
本发明的有益效果在于：本发明既满足了实时、全高清、高刷新频率显示的需求，也满足了低成本远程图像传输、存储和监控的需求，采样速度更快，成本更低，纯硬件实现，运行更加稳定。
附图说明
图1为现有技术的原理示意图。
图2为本发明装置的电路框图；
图3为本发明方法的流程图。
具体实施方式
以下将结合附图对本发明作进一步的描述，需要说明的是，本实施例以本技术方案为前提，给出了详细的实施方式和具体的操作过程，但本发明的保护范围并不限于本实施例。
如图2所示，一种DVI到VGA视频转换装置，包括电路板，所述电路板上设置有均衡模块101、解码模块102、FPGA模块6、编码模块201、视频DA模块301、图像存储模块601、程序存储模块602、电源处理模块401、电平转换模块一103和电平转换模块二202；所述均衡模块101与输入端口1连接，所述解码模块102与输出端口一2连接，所述视频DA模块301与输出端口二3连接，所述电源处理模块401与电源输入端口4连接；
所述均衡模块101：用于对从输入端口1输入的双链路DVI信号进行均衡处理，以提高所述装置对长电缆信号的适应性；
所述解码模块102：用于对经均衡模块均衡后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号；
所述FPGA模块6：用于对经解码模块获得并行RGB视频信号进行处理，生成重生的并行DVI视频信号，并生成抽帧且缩放的并行VGA信号；
所述编码模块201：用于对FPGA模块生成的重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号；
所述视频DA模块301：用于对FPGA模块生成的并行VGA信号进行数模转换，获取VGA模拟信号；
所述图像存储模块601：用于存储FPGA模块实时处理的图像数据；
所述程序存储模块602：用于存储FPGA程序，上电后加载到FPGA模块内部；
所述电源处理模块401：用于将从电源输入端口4输入的DC电源转换为电路板工作所需的电压；
所述电平转换模块一103：分别连接于输入端口和FPGA模块，用于将5V电平的HPD、DDC信号转换为3.3V电平信号；
所述电平转换模块二202：分别连接于FPGA模块和输出端口一，用于将3.3V电平的HPD、DDC信号转换为5V电平信号；
进一步地，所述均衡模块包括：
主链路均衡模块：用于将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块；
副链路均衡模块：用于将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块；
所述解码模块包括：
主链路解码模块：用于将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号；
副链路解码模块：用于将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号；
所述编码模块包括：
主链路编码模块：用于将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一；
副链路编码模块：用于将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一。
进一步地，所述DVI到VGA视频转换装置还包括有状态指示器603，所述状态指示器连接于所述FPGA模块6，受FPGA模块6控制，用于指示当前输入DVI信号模式和电路板工作状态。
进一步地，所述DVI到VGA视频转换装置还包括有均衡选择开关5，用于调整均衡模块的等级，以适应不同电缆长度的DVI信号。
在本实施例中，计算机显卡设置输出为1920*1080@120Hz，通过双链路DVI电缆接到所述输入端口，输出端口1输出格式为1920*1080@120Hz，采用DVI信号接到显示器上进行显示，这路显示为显卡输出的原始数据，输出端口2输出格式为1920*1080@60Hz，采用VGA信号格式。这路输出可接到显示器进行显示，也可接到采集卡进行信号采集，还可接到VGA编码器进行编码，以便用于远程监控。
本实施例的FPGA模块采用ALTERA公司Cyclone V系列FPGA芯片，型号为5CEBA7，解码模块采用两片Silicon Image公司的SiI163B芯片，编码模块采用两片Silicon Image公司的SiI7172芯片，视频DA模块采用ADI公司ADV7125芯片。
如图3所示，利用上述DVI到VGA视频转换装置进行DVI到VGA视频转换的方法，包括如下步骤：
S1均衡模块从输入端口输入的双链路DVI信号进行均衡处理(增强处理)；输入端口输入的5V电平的HPD、DDC信号经过电平转换模块一转换为3.3V电平信号输入FPGA模块；
S2解码模块对均衡模块均衡后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号并输入FPGA模块；
S3FPGA模块对并行RGB视频信号进行处理，生成重生的并行DVI视频信号输入编码模块，并生成抽帧且缩放的并行VGA信号输入视频DA模块；FPGA模块实时处理的图像数据存储在图像存储模块，FPGA程序则存储在程序存储模块中，上电后加载到FPGA内部。
具体地，FPGA芯片一方面通过检测输入DVI信号的单、双链路工作模式，配置编码模块；对并行RGB视频信号进行时钟对齐，重新输出并行RGB视频信号和控制信号到编码模块；
另一方面，将并行RGB视频信号进行抽帧处理，对抽取的帧视频数据进行缩放处理，其中将缩放处理后的帧视频数据写入图像存储模块，写入区域为除当前写区域和读区域外的第三个区域；读取帧数据，如果第三个区域已读，则读取当前读区域，反之，读取第三个区域，同时产生VGA控制信号，输出RGB数字信号和VGA时序信号到视频DA模块生成VGA模拟信号。
在本实施例中，一路输入并行RGB视频信号在FPGA模块内部重新锁定，进行时钟对齐重新输出，这路信号经过两片SiI7172芯片编码后生成双链路DVI信号后，对外输出，其信号格式为1920*1080@120Hz；另一路信号，先进行抽帧处理，这里采用隔帧采样方式，即每隔一帧采样一帧的方式，则120Hz的DVI信号处理就变成了60Hz，其分辨率保持为1920*1080，则其分辨率和刷新率已满足VGA信号的输出要求，需要进行就是数据存储的读写控制，隔帧采样后进行缩放处理，这里缩放系数为1的操作，输入和输出一致，将缩放后的帧数据写入图像存储模块，写入区域为除当前写区域和读区域外的第三个区域，读取帧数据，如果第三个区域已读，则读取当前读区域，反之，读取第三个区域，同时产生符合1920*1080@60Hz时序要求的VGA控制信号，输出RGB数字信号和VGA控制信号，并送入ADV7125芯片，即可产生信号格式为1920*1080@60Hz的VGA信号。
S4编码模块对重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号并输出至输出端口一；视频DA模块则对并行VGA信号进行数模转换，获取VGA模拟信号并输出至输出端口二；FPGA模块输出的3.3V电平的HPD、DDC信号经过电平转换模块二转换为5V电平信号输出到输出端口一。
需要说明的是，双链路DVI信号分为主链路DVI信号和副链路DVI信号，均衡模块包括主链路均衡模块和副链路均衡模块，解码模块包括主链路解码模块和副链路解码模块，所述编码模块包括主链路编码模块和副链路编码模块；
步骤S1中，主链路均衡模块将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块；副链路均衡模块将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块；
步骤S2中，主链路解码模块将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号；副链路解码模块将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号。解码模块中与主链路并行RGB视频信号、副链路并行RGB视频信号一并输出的还有控制信号。经过FPGA模块处理后与主链路并行DVI视频信号、副链路并行DVI视频信号一并输出的还有控制信号，控制信号同时输入主链路编码模块和副链路编码模块中。
步骤S4中，主链路编码模块将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一；副链路编码模块将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一。即，输出端口输出双链路DVI信号。
需要说明的是，步骤S1中，通过均衡选择开关调整均衡模块的等级，以适应不同电缆长度的DVI信号。
装置中各部件的产品型号或接口类型如表1所示：
表1
对于本领域的技术人员来说，可以根据以上的技术方案和构思，作出各种相应的改变和变形，而所有的这些改变和变形都应该包括在本发明权利要求的保护范围之内。

Claims (7)

1.一种DVI到VGA视频转换装置，其特征在于，包括：
用于对从输入端口输入的双链路DVI信号进行均衡处理的均衡模块；
用于对经均衡处理后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号的解码模块；
用于对并行RGB视频信号进行处理，生成重生的并行DVI视频信号，并生成抽帧且缩放的并行VGA信号的FPGA模块；
用于对重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号的编码模块；
用于对并行VGA信号进行数模转换，获取VGA模拟信号的视频DA模块；
用于存储FPGA模块实时处理的图像数据的图像存储模块；
用于存储FPGA程序，上电后加载到FPGA模块内部的程序存储模块；
用于将从电源输入端口输入的DC电源转换为各部件工作所需的电压的电源处理模块；
分别连接于输入端口和FPGA模块，用于将5V电平的HPD、DDC信号转换为3.3V电平信号的电平转换模块一；
分别连接于FPGA模块和输出端口一，用于将3.3V电平的HPD、DDC信号转换为5V电平信号的所述电平转换模块二。
2.根据权利要求1所述的DVI到VGA视频转换装置，其特征在于，所述均衡模块包括：
用于将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块的主链路均衡模块；
用于将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块的副链路均衡模块；
所述解码模块包括：
用于将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号的主链路解码模块；
用于将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号的副链路解码模块；
所述编码模块包括：
用于将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一的主链路编码模块；
用于将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一的副链路编码模块。
3.根据权利要求1所述的DVI到VGA视频转换装置，其特征在于，还包括有连接于所述FPGA模块，用于指示当前输入DVI信号模式和电路板工作状态的状态指示模块。
4.根据权利要求1所述的DVI到VGA视频转换装置，其特征在于，还包括用于调整均衡模块的等级，以适应不同电缆长度的DVI信号的均衡选择开关。
5.利用权利要求1所述的DVI到VGA视频转换装置进行DVI到VGA视频转换的方法，其特征在于，包括如下步骤：
S1均衡模块从输入端口输入的双链路DVI信号进行均衡处理；输入端口输入的5V电平的HPD、DDC信号经过电平转换模块一转换为3.3V电平信号输入FPGA模块；
S2解码模块对均衡模块均衡后的双链路DVI信号进行串并转换解码处理，获取并行RGB视频信号并输入FPGA模块；
S3FPGA模块对并行RGB视频信号进行处理，生成重生的并行DVI视频信号输入编码模块，并生成抽帧且缩放的并行VGA信号输入视频DA模块；FPGA实时处理的图像数据存储在图像存储模块，FPGA程序则存储在程序存储模块中，上电后加载到FPGA内部；
S4编码模块对重生后的并行DVI视频信号进行并串转换编码处理，得到重生的双链路DVI视频信号并输出至输出端口一；视频DA模块则对并行VGA信号进行数模转换，获取VGA模拟信号并输出至输出端口二；FPGA模块输出的3.3V电平的HPD、DDC信号经过电平转换模块二转换为5V电平信号输出到输出端口一。
6.根据权利要求5所述的方法，其特征在于，双链路DVI信号分为主链路DVI信号和副链路DVI信号，
步骤S1中，主链路均衡模块将输入的主链路DVI信号进行均衡处理，并送入主链路解码模块；副链路均衡模块将输入的副链路DVI信号进行均衡处理，并送入副链路解码模块；
步骤S2中，主链路解码模块将输入的主链路DVI信号进行解码处理，获取主链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的主链路并行DVI视频信号；副链路解码模块将输入的副链路DVI信号进行解码处理，获取副链路并行RGB视频信号，并送入FPGA模块，经FPGA模块生成重生的副链路并行DVI视频信号；
步骤S4中，主链路编码模块将输入的主链路并行DVI视频信号进行编码处理，获取主链路DVI信号，并送入输出端口一；副链路编码模块将输入的并行DVI视频信号进行编码处理，获取副链路并行DVI视频信号，并送入输出端口一。
7.根据权利要求5所述的方法，其特征在于，步骤S1中，通过均衡选择开关调整均衡模块的等级，以适应不同电缆长度的DVI信号。
CN201710238129.XA 2017-04-13 2017-04-13 一种dvi到vga视频转换装置及其方法 Active CN106878650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710238129.XA CN106878650B (zh) 2017-04-13 2017-04-13 一种dvi到vga视频转换装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710238129.XA CN106878650B (zh) 2017-04-13 2017-04-13 一种dvi到vga视频转换装置及其方法

Publications (2)

Publication Number Publication Date
CN106878650A true CN106878650A (zh) 2017-06-20
CN106878650B CN106878650B (zh) 2023-06-20

Family

ID=59162301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710238129.XA Active CN106878650B (zh) 2017-04-13 2017-04-13 一种dvi到vga视频转换装置及其方法

Country Status (1)

Country Link
CN (1) CN106878650B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107509046A (zh) * 2017-07-12 2017-12-22 西安中飞航空测试技术发展有限公司 多路dvi视频一体化分配设备
CN110557581A (zh) * 2019-09-04 2019-12-10 南京图格医疗科技有限公司 一种超高清分辨率下多接口转多接口的系统及其兼容方法
CN111208960A (zh) * 2019-12-26 2020-05-29 杭州顺网科技股份有限公司 基于抽帧控制和时间同步算法的远程显示降延迟方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963912A (zh) * 2006-11-27 2007-05-16 深圳市科特科技发展有限公司 液晶显示器驱动控制电路
CN103024333A (zh) * 2012-12-27 2013-04-03 中航(苏州)雷达与电子技术有限公司 一种视频长距离传输方法
CN203691512U (zh) * 2014-01-22 2014-07-02 北京泽视科技有限公司 一种带视频存储功能的拼接器
CN103916619A (zh) * 2014-04-11 2014-07-09 公安部第一研究所 Dvi视频信号传输方法及装置
US20160035313A1 (en) * 2013-11-16 2016-02-04 Boe Technology Group Co., Ltd. Video signal transmission apparatus, play system and video signal transmission method
CN206596114U (zh) * 2017-04-13 2017-10-27 公安部第一研究所 一种dvi到vga视频转换装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963912A (zh) * 2006-11-27 2007-05-16 深圳市科特科技发展有限公司 液晶显示器驱动控制电路
CN103024333A (zh) * 2012-12-27 2013-04-03 中航(苏州)雷达与电子技术有限公司 一种视频长距离传输方法
US20160035313A1 (en) * 2013-11-16 2016-02-04 Boe Technology Group Co., Ltd. Video signal transmission apparatus, play system and video signal transmission method
CN203691512U (zh) * 2014-01-22 2014-07-02 北京泽视科技有限公司 一种带视频存储功能的拼接器
CN103916619A (zh) * 2014-04-11 2014-07-09 公安部第一研究所 Dvi视频信号传输方法及装置
CN206596114U (zh) * 2017-04-13 2017-10-27 公安部第一研究所 一种dvi到vga视频转换装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107509046A (zh) * 2017-07-12 2017-12-22 西安中飞航空测试技术发展有限公司 多路dvi视频一体化分配设备
CN110557581A (zh) * 2019-09-04 2019-12-10 南京图格医疗科技有限公司 一种超高清分辨率下多接口转多接口的系统及其兼容方法
CN111208960A (zh) * 2019-12-26 2020-05-29 杭州顺网科技股份有限公司 基于抽帧控制和时间同步算法的远程显示降延迟方法
CN111208960B (zh) * 2019-12-26 2023-05-09 杭州顺网科技股份有限公司 基于抽帧控制和时间同步算法的远程显示降延迟方法

Also Published As

Publication number Publication date
CN106878650B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN102097050B (zh) 一种实现显示信号无缝切换的装置和方法
CN115132133B (zh) 像素倍增显示屏的数据传输系统、控制系统、方法和装置
CN110933333A (zh) 一种基于fpga的图像采集、存储与显示系统
CN101425277A (zh) 液晶显示器,lcd驱动器和lcd驱动器的操作方法
CN110139050A (zh) 一种能兼容超高清视频的多画面拼接处理方法及装置
CN103248797A (zh) 一种基于fpga的视频分辨率增强方法及模块
CN106878650A (zh) 一种dvi到vga视频转换装置及其方法
CN107249107B (zh) 视频控制器和图像处理方法及装置
CN109714621A (zh) 一种时序可配置的多路动态视频模拟方法及其处理系统
CN104092969A (zh) 基于DisplayPort的电视墙拼接系统及方法
KR20160146645A (ko) Led tv에 이용되는 데이터 처리 방법, 장치 및 led tv
US20170300105A1 (en) Data Compression System for Liquid Crystal Display and Related Power Saving Method
CN106817545B (zh) 一种快速多分辨率视频图像镜像旋转处理系统
CN206596114U (zh) 一种dvi到vga视频转换装置
CN106791649A (zh) 一种可实现双屏显示的显示系统及显示方法
CN104469353A (zh) 一种检测lvds视频信号质量的装置
CN107529024A (zh) 多功能图像视频切换板
US8217855B2 (en) System for generating a plurality of display signals
CN100359930C (zh) 在显示器上实现多画中画显示的方法及其装置
CN208174848U (zh) 基于fpga的大版面视频监控装置
CN105516633B (zh) 一种图像处理系统
CN204031327U (zh) 基于DisplayPort实现电视墙拼接的控制装置
CN202221645U (zh) 八通道高清图像显示设备
CN107147890B (zh) 一种兼容不同分辨率和宽长比的多视频缩放模块及并行工作方法
CN104103252A (zh) 伽马电压产生装置、灰阶电压产生装置以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant