CN106856569A - 解码器、接收装置及其解码方法 - Google Patents

Abstract

本发明提供一种解码器、接收装置及其解码方法，其用以处理数个帧的数据。解码器包括第一解码模块、第二解码模块、基频解码模块及储存模块。第一解码模块依序对每一帧数据进行第一纠错处理，以产生此帧数据的初次纠错数据。第二解码模块耦接第一解码模块，接收初次纠错数据，且传送初次纠错数据并判断初次纠错数据当中是否发生错误。基频解码模块耦接第二解码模块，接收初次纠错数据并依序分割成数个包，且传送分割后的初次纠错数据。储存模块耦接基频处理模块，接收并储存初次纠错数据。第二解码模块判断初次纠错数据发生错误时，对储存模块中的初次纠错数据进行第二纠错处理。

Description

解码器、接收装置及其解码方法

技术领域

本发明是有关于一种解码技术，且特别是有关于一种解码器、接收装置及其解码方法。

背景技术

随着科技的演进，通讯传输技术能突破传输频宽、干扰、衰减等种种限制，从而提供高品质的数字影音流服务(例如，数字视频广播(Digital Video Broadcasting；DVB)、线上流音乐服务或线上流电影服务等)。

另一方面，随着电视信号数字化的趋势，诸如卫星电视(例如，卫星数字视频广播(Digital Video Broadcasting-Satellite；DVB-S)或第二代卫星数字视频广播(DVB-S2))、有线电视(例如，缆线数字视频广播(Digital Video Broadcasting-Cable；DVB-C)或第二代缆线数字视频广播(DVB-C2))、地面电视(例如，地面数字视频广播(Digital Video Broadcasting-Terrestrial；DVB-T)或第二代地面数字视频广播(DVB-T2))等多种类型的视频广播系统也同样快速发展起来。

而为了提供满足数字电视所需高可靠度且高数据处理速度的要求，各类数字视频广播系统已导入错误纠正码(error correction code；ECC)技术。错误纠正码的使用可有效地恢复失真的资讯，从而提升可靠度。在习知错误纠正处理中，数字视频广播接收装置中的解码器会先将所接收一帧的数据储存至缓冲器，且在此帧数据中发现错误时，对缓冲器中的此帧数据进行纠错处理。换句而言，习知的错误纠正处理需要缓冲器对数据进行储存。然而，缓冲器的导入却提升了硬件成本。

发明内容

本发明提供一种解码器、接收装置及其解码方法，其可减少缓冲器的设置，且仍可完成错误纠正处理作业，进而降低硬件成本。

本发明提供一种解码器，其用以处理数个帧的数据，且包括第一解码模块、第二解码模块、基频解码模块及储存模块。第一解码模块依序对每一帧数据进行第一纠错处理，以产生此帧数据的初次纠错数据。第二解码模块耦接第一解码模块，接收初次纠错数据且加以传送，并判断初次纠错数据当中是否发生错误。基频解码模块耦接第二解码模块，接收初次纠错数据并依序分割成数个包，且传送分割后的初次纠错数据。储存模块耦接基频处理模块，接收并储存初次纠错数据。第二解码模块判断初次纠错数据发生错误时，对储存模块中的初次纠错数据进行第二纠错处理。

在本发明的一实施例中，若第二解码模块自初次纠错数据中发现错误，则自储存模块读取初次纠错数据中发生错误的至少一个错误数据，并对读取的错误数据进行第二纠错处理。

在本发明的一实施例中，上述的解码器更包括直接存储器存取模块。直接存储器存取模块耦接于第二解码模块及储存模块之间，且用以存取储存模块中的错误数据。

在本发明的一实施例中，上述的直接存储器存取模块依据错误数据的帧号码及错误数据的数据位置，自储存模块中读取数据位置上的错误数据。第二解码模块对错误数据进行第二纠错处理，以产生二次纠错数据，并将二次纠错数据覆写至储存模块的数据位置。

在本发明的一实施例中，上述的解码器更包括解复用器。解复用器耦接于基频解码模块及储存模块之间。第二解码模块透过解复用器传送存取指令，以透过存取指令存取储存模块中的错误数据。

在本发明的一实施例中，上述的解复用器透过存取指令访问储存模块，并依据错误数据的帧号码及错误数据的数据位置，自储存模块中读取数据位置上的错误数据。第二解码模块对错误数据进行第二纠错处理，以产生二次纠错数据，并将二次纠错数据覆写至储存模块的数据位置。

在本发明的一实施例中，上述的第一解码模块为低密度同位检查解码模块，且第二解码模块为博斯-乔赫里解码模块。

本发明提供一种接收装置，其用以接收数个帧的数据，且包括解码器及储存模块。解码器包括第一解码模块、第二解码模块及基频解码模块。第一解码模块依序对每一帧数据进行第一纠错处理，以产生此帧数据的初次纠错数据。第二解码模块耦接第一解码模块，接收初次纠错数据且加以传送，并判断初次纠错数据当中是否发生错误。基频解码模块耦接第二解码模块，接收初次纠错数据并依序分割成数个包，且传送分割后的初次纠错数据。储存模块耦接解码器，接收并储存初次纠错数据。第二解码模块判断初次纠错数据发生错误时，对储存模块中的初次纠错数据进行第二纠错处理。

本发明提供一种解码方法，其适用于解码器处理数个帧的数据，且包括下列步骤。在第一解码处理中，依序对每一帧数据进行第一纠错处理，以产生帧数据的初次纠错数据。在第二解码处理中，接收初次纠错数据且传送初次纠错数据，并判断初次纠错数据当中是否发生错误。在基频解码处理中，接收经第二解码处理所传送的初次纠错数据并依序分割成数个包，且传送分割后的初次纠错数据。接收并储存经基频解码处理所传送的初次纠错数据。判断初次纠错数据发生错误时，对储存的初次纠错数据进行第二纠错处理。

在本发明的一实施例中，上述判断初次纠错数据是否发生错误时，对储存的初次纠错数据进行第二纠错处理包括下列步骤。若自初次纠错数据中发现错误，则读取储存的初次纠错数据中发生错误的至少一个错误数据。对读取的错误数据进行第二纠错处理。

在本发明的一实施例中，上述读取储存的初次纠错数据包括下列步骤。基于直接存储器存取技术存取储存的初次纠错数据。

在本发明的一实施例中，上述对读取的错误数据进行第二纠错处理包括下列步骤。依据错误数据的帧号码及错误数据的数据位置，基于直接存储器存取技术读取数据位置上的错误数据。对错误数据进行第二纠错处理，以产生二次纠错数据。将二次纠错数据覆写至数据位置。

在本发明的一实施例中，上述读取储存的初次纠错数据包括下列步骤。透过解复用器传送存取指令，以存取储存的初次纠错数据。

在本发明的一实施例中，上述对读取的错误数据进行第二纠错处理包括下列步骤。依据错误数据的帧号码及错误数据的数据位置，透过存取指令读取数据位置上的错误数据。对错误数据进行第二纠错处理，以产生二次纠错数据。将二次纠错数据覆写至数据位置。

在本发明的一实施例中，上述的第一解码处理为低密度同位检查解码处理，且第二解码处理为博斯-乔赫里-霍昆格姆解码处理。

基于上述，本发明实施例所提出的解码器、接收装置及其解码方法，其第二解码模块将经第一解码模块进行第一纠错处理的初次纠错数据向后传送，且对此初次纠错数据进行检错。当第二解码模块判断此初次纠错数据发生错误时，自储存模块中存取发生错误的错误数据，并对此错误数据进行第二纠错处理。藉此，第二解码模块便无须设置缓冲器来暂存初次纠错数据，从而降低硬件成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依据本发明一实施例说明解码器的元件方块图。

图2是依据本发明一实施例说明接收装置的元件方块图。

图3是依据本发明另一实施例说明解码器的元件方块图。

图4是依据本发明另一实施例说明接收装置的元件方块图。

图5是依据本发明一实施例说明解码方法的流程图。

附图标记说明

100、300、410：解码器

110、310、411：第一解码模块

111：解码单元

115：缓冲器

130、330、413：第二解码模块

150、350、415：基频解码模块

170：直接存储器存取模块

180、380、480：解复用器

190、390、490：储存模块

200、400：接收装置

210：天线单元

230：调谐器

250：模拟至数字转换器

270：解调器

S510～S590：步骤

具体实施方式

基于不同电路及硬件配置设计，本发明将以不同实施例分别说明其配置及操作流程。以下提出符合本发明之精神的多个实施例，应用本实施例者可依其需求而对这些实施例进行适度调整，而不仅限于下述描述中的内容。

图1是依据本发明一实施例说明解码器的元件方块图。请参照图1，解码器100包括第一解码模块110、第二解码模块130、基频解码模块150、直接存储器存取(DirectMemory Access，DMA)模块170、解复用器(demultiplexer，DEMUX)180及储存模块190。解码器100可以是系统晶片(System on a Chip，SoC)、处理器、微处理器、数字处理电路等，其可处理数个帧的数据。

第一解码模块110可以是低密度同位检查(Low-Density Parity-Check，LDPC)解码模块，且包括支援LDPC的解码单元111及缓冲器115。第一解码模块110依序对每一帧数据进行第一纠错(error correcting)处理，以产生此帧数据的初次纠错数据。

具体而言，解码单元111依序接收一帧单位(例如，32千、64千比特等)的数据，且将此帧数据暂存于缓冲器115中。接着，解码单元111对缓冲器115中的此帧数据依序进行检错(error detecting)处理。例如，解码单元111基于诸如同位检查矩阵等检错码(Error Detecting Code，EDC)对此帧数据进行解码，以判断此帧数据发生错误的初次错误位置。当解码单元111判断此帧数据发生错误时，解码单元111会自缓冲器115取得此帧数据中对应于初次错误位置的初次错误数据，并对此初次错误数据进行第一纠错处理，以产生初次纠错数据。接着，解码单元111将此初次纠错数据传送至第二解码模块130。

第二解码模块130可以是博斯-乔赫里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)解码模块，且可包括支援BCH的解码单元(未绘示)。第二解码模块130耦接第一解码模块110，以接收来自第一解码模块110的初次纠错数据并将初次纠错数据传送出去，且在传送的过程中依序判断初次纠错数据当中是否发生错误。

具体而言，第一解码模块110在第一纠错处理中便能将多数错误数据恢复成正确数据。因此，本发明与习知二次解码程序不同的地方在于，第二解码模块130接收一帧单位(例如，32千、64千比特等)的初次纠错数据后，除了对此初次纠错数据进行检错处理，更将尚未进行第二纠错处理的初次纠错数据传送(或是越过(bypass))至基频解码模块150。换句而言，第二解码模块130并未将初次纠错数据暂存于缓冲器中，且第二解码模块130可不具有缓冲器。第二解码模块130系基于检错码对此帧初次纠错数据进行解码，以判断此初次纠错数据发生错误的数据位置。而针对第二纠错处理待稍后说明。

基频解码模块150耦接第二解码模块130，且可具有基频解码单元(未绘示)。基频解码模块150接收来自第二解码模块130的初次纠错数据并依序分割成多个包，且传送分割后的初次纠错数据。具体而言，来自第二解码模块130的初次纠错数据为去除前向错误更正(Forward Error Correction，FEC)码的基频帧(Baseband frame，BBFrame)，基频解码模块150依序将基频帧切割成多个包，并传送分割后的基频帧。

直接存储器存取模块170可至少具有(但不仅限于)直接存储器存取控制器、与解码器130耦接的汇流通道、对应的缓冲器、计数缓冲器及与储存模块170耦接的汇流通道。直接存储器存取模块170耦接于第二解码模块130及储存模块190之间，且接收第二解码模块130的控制信号，以存取储存模块190中的数据。

解复用器180耦接于基频解码模块150及储存模块190之间，且接收第二解码模块130的存取指令，以存取储存模块190中的数据。解复用器180还接收经基频解码模块150分割后的初次纠错数据，并储存至储存模块190。

储存模块190可以是静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic Random Access Memory，DRAM)或同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)等储存媒体。储存模块190耦接直接存储器存取模块170及解复用器180，且接收并储存解复用器180所传送初次纠错数据。

需说明的是，在其他实施例中，第二解码模块130亦可透过直接存储器存取模块170，将尚未进行第二纠错处理的初次纠错数据储存至储存模块190。

而针对第二解码模块130的前述说明中，第二解码模块130会对初次纠错数据进行检错处理，且当第二解码模块130判断初次纠错数据发生错误时，则会对储存模块190中的初次纠错数据进行第二纠错处理。

在本实施例中，若第二解码模块130在接收及传送初次纠错数据的过程中发现初次纠错数据有错误，则会计算出发生错误的数据的位置，并且自储存模块190读取初次纠错数据中发生错误的至少一个错误数据，并对读取的错误数据进行第二纠错处理。具体而言，第二解码模块130基于检错码判断初次纠错数据中是否发生错误，并在判断错误发生时，计算出错误数据在该帧当中的数据位置，并透过直接存储器存取模块170存取储存模块190中的错误数据(初次纠错数据已储存至储存模块190中)。

在一实施例中，第二解码模块130将包括错误数据的帧号码及错误数据的数据位置的控制信号传送至直接存储器存取模块170。而直接存储器存取模块170依据错误数据的帧号码及错误数据的数据位置，自储存模块190中读取该帧当中所述数据位置上的错误数据。第二解码模块130对被读取出来的错误数据进行第二纠错处理，以产生二次纠错数据，并将二次纠错数据覆写至储存模块190的数据位置。

具体而言，各帧初次纠错数据具有对应的帧号码。此帧号码例如是夹带于基频帧中的基频标头中，或者是解码过程中由解码器100的帧计数器(未绘示)所产生。因此，为了准确存取储存模块190中对应于发生错误的初次纠错数据，直接存储器存取模块170可依据此帧号码读出储存模块190中符合的初次纠错数据。此外，第二解码模块130可经由检错结果判断此初次纠错数据发生错误的数据位置。因此，直接存储器存取模块170可依据第二解码模块130提供的数据位置，仅读出储存模块190中初次纠错数据的数据位置所对应的错误数据，从而减少存取数据量。第二解码模块130可自行对错误数据进行第二纠错处理、或是透过直接存储器存取模块170对所述错误数据进行第二纠错处理，以产生第二纠错数据。接着，直接存储器存取模块170便可依据帧号码及错误位置，将第二纠错数据覆写至储存模块190的数据位置。

在其他实施例中，直接存储器存取模块170亦可读出全部或发生错误的数据位置所对应的部份初次纠错数据，本发明实施例不限制直接存储器存取模块170读出数据大小及方式。

另一方面，基频解码模块150亦可不具有缓冲器。在一实施例中，基频解码模块150可透过软体对初次纠错数据执行基频解码及检错处理。具体而言，初次纠错数据已储存至储存模块190。而在软解的过程中，基频解码模块150透过软体载入储存模块190中的分割后的初次纠错数据，且基于循环冗余校验(Cyclic Redundancy Check，CRC)检查初次纠错数据是否正确，且据以回报错误率等相关信息。

在另一实施例中，基频纠错处理为硬解方式。而在硬解的过程中，初次纠错数据是在经过基频解码模块150时便进行基频检错处理。换句而言，基频解码模块150的输出数据便是经基频检错后的初次纠错数据。

图2是依据本发明一实施例说明接收装置的元件方块图。请参照图2，接收装置200至少包括(但不仅限于)一个或多个天线单元210、调谐器(tuner)230、模拟至数字转换器(Analog-to-Digital Converter，ADC)250、解调器(demodulator)270及图1的解码器100。接收装置200可以是智慧型电视机、数字机上盒(Set-Top Box，STB)、平板电脑、智慧型手机等电子装置。

接收装置200透过天线单元210接收射频信号(例如，符合DVB-S2、DVB-T等标准的电视频号)。调谐器230进行降频转换、频道选择、阻抗匹配、混频、滤波、放大及其类似者的操作。ADC 250将模拟信号格式转换成数字信号格式。而解调器270对数字信号进行解调、通道补偿、解交织(de-interleaving)处理、帧解映射、星座(constellation)解映射及其类似者的操作。解调器270输出的比特流(bit stream)便输入至解码器100中，以作为解码器100的输入数据。接着，解码器100便可基于前述实施例的操作对数据进行解码及纠错。

图3是依据本发明另一实施例说明解码器的元件方块图。请参照图3，解码器300包括第一解码模块310、第二解码模块330、基频解码模块350、解复用器380及储存模块390。解码器300的实施范例可参照图1的解码器100。此外，第一解码模块310、第二解码模块330、基频解码模块350、解复用器380及储存模块390亦可分别对应于图1中第一解码模块110、第二解码模块130、基频解码模块150、解复用器180及储存模块190，因此不再赘述其详细说明。也就是说，第二解码模块330接收初次纠错数据后，除了对此初次纠错数据进行检错处理，更将尚未进行第二纠错处理的初次纠错数据传送至基频解码模块350。

图3与图1不同的地方在于，在本实施例中，若第二解码模块330自初次纠错数据中发现错误，则透过解复用器380传送存取指令，以透过存取指令存取储存模块390中的错误数据。

在一实施例中，解复用器380透过存取指令访问储存模块390，并依据错误数据的帧号码及错误数据的数据位置，自储存模块390中读取数据位置上的错误数据。第二解码模块330对错误数据进行第二纠错处理，以产生二次纠错数据，并将二次纠错数据再经由解复用器380传送并覆写至储存模块390的数据位置。

具体而言，解复用器380可依据帧号码及数据位置，仅读出储存模块390中初次纠错数据的错误位置所对应的错误数据(例如，传送包括帧号码及数据位置的存取指令)。此存取指令可采用特定封包协定。第二解码模块330透过解复用器380对错误数据进行第二纠错处理，以产生第二纠错数据。接着，解复用器380便可依据帧号码及错误位置，将第二纠错数据覆写至储存模块390的数据位置。

另一方面，请同时参照图2及图3，解码器300亦可设置于图2中的接收装置200(例如，将图1中的解码器100置换成解码器300)。

图4是依据本发明另一实施例说明接收装置的元件方块图。请参照图4，接收装置400包括解码器410、解复用器480及储存模块490。接收装置400亦可更包括图2中一个或多个天线单元210、调谐器230、模拟至数字转换器250及解调器270，且不以此为限。接收装置400的实施范例可参照图2中接收装置200之说明，于此不再赘述。

图4的解码器410中的第一解码模块411、第二解码模块413及基频解码模块415、解复用器480及储存模块490可分别对应于图3中第一解码模块310、第二解码模块330、基频解码模块350、解复用器380及储存模块390，因此不再赘述其详细说明。也就是说，第二解码模块413接收初次纠错数据后，除了对此初次纠错数据进行检错处理，更将尚未进行第二纠错处理的初次纠错数据传送至基频解码模块415。而待初次纠错数据储存至储存模块490后，当第二解码模块413判断初次纠错数据发生错误时，透过解复用器480对初次纠错数据中的错误数据进行第二纠错处理，并将二次纠错数据覆写至储存模块490的数据位置。

图4与图3不同的地方在于，在本实施例中，第一解码模块411、第二解码模块413及基频解码模块415一同整合至诸如SoC、处理器、微处理器、数字处理电路的解码器410。

需说明的是，依据不同设计需求，第一解码模块110、310、411及第二解码模块130、330、413可分别采用其他编码形式，端视传送装置的设计而变更。

另一观点而言，图5是依据本发明一实施例说明解码方法的流程图。请参照图5，本实施例适用于图1中解码器100、图3中解码器300及图4中接收装置400来处理数个帧的数据。为方便说明，下文中将搭配解码器100中的各项元件或模块说明本发明实施例所述的解码方法。本方法的各个流程可依照实施情形而随之调整，且并不仅限于此。

在第一解码处理中，第一解码模块110依序对每一帧数据进行第一纠错处理，以产生帧数据的初次纠错数据(步骤S510)。在第二解码处理中，第二解码模块130接收初次纠错数据并加以传送，且在传送初次纠错数据过程中判断初次纠错数据当中是否发生错误(步骤S530)。在基频解码处理中，基频解码模块150接收经第二解码处理所传送的初次纠错数据并依序分割成数个包，且传送分割后的初次纠错数据(步骤S550)。储存模块190接收并储存经基频解码处理所传送的初次纠错数据(步骤S570)。当第二解码模块130判断初次纠错数据发生错误时，对储存模块190所储存的初次纠错数据进行第二纠错处理(步骤S590)。例如，第二解码模块130透过直接存储器存取模块170而基于直接存储器存取技术来纠错初次纠错数据中的错误数据。或者，图3的第二解码模块330透过解复用器380纠错初次纠错数据中的错误数据。

需说明的是，本解码方法的各个流程可依照实施情形而对应地调整，且并不仅限于此。并且，上述步骤的细节可参照图1至图4的实施例的说明，于此不再赘述。此外，说明书中的用词“第一”、“第二”等仅是用于区别不同元件，而非对此元件的名词进行限定。

综上所述，本发明实施例所提出的解码器、接收装置及其解码方法，在第二解码处理中，将尚未经过第二纠错处理的初次纠错数据向后端(即，解复用器、储存模块)传送。待第二解码处理中对于此初次纠错数据判断出现错误后，透过解复用器或直接存储器存取技术对初次纠错数据中的错误数据进行第二纠错处理。据此，本发明实施例便能减少缓冲器的设置(例如，减少64千比特的SRAM(约60千闸(gate)))，从而减少硬件成本。

此外，本领域技术人士可知，当所要处理的帧数据的长度不同时，处理长帧数据所需的时间应当大于处理短帧数据的时间。以图1为例，若第二解码模块130也需对初次纠错数据完成纠错后才传递出去，且第一解码模块110依序接收并处理一长帧数据及一短帧数据，则会造成第一解码模块110已经完成短帧数据的处理，并要把短帧的初次纠错数据传送到第二解码模块130的缓冲器时，第二解码模块130还在对第一解码模块110先前传送来的长帧的初次纠错数据进行纠错，从而造成缓冲器的阻塞。因此，由于本发明实施例所提出的第二解码处理中，系将初次纠错数据的纠错处理延后至数据储存到储存模块之后才执行，更解决了长短帧混合时所造成缓冲器阻塞的问题。此外，本发明实施例更可基于软解或硬解的形式，从而让基频解码模块亦无须设置缓冲器。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (19)

1.一种解码器，用以处理多个帧的数据，其特征在于，包括：

第一解码模块，依序对每一帧数据进行第一纠错处理，以产生该帧数据的初次纠错数据；

第二解码模块，耦接该第一解码模块，接收该初次纠错数据且加以传送，并判断该初次纠错数据当中是否发生错误；

基频解码模块，耦接该第二解码模块，接收该初次纠错数据并依序分割成多个包，且传送分割后的该初次纠错数据；以及

储存模块，耦接该基频处理模块，接收并储存该初次纠错数据，

其中该第二解码模块判断该初次纠错数据发生错误时，对该储存模块中的该初次纠错数据进行第二纠错处理。

2.如权利要求1所述的解码器，其特征在于，若该第二解码模块自该初次纠错数据中发现错误，则自该储存模块读取该初次纠错数据中发生错误的至少一错误数据，并对读取的该错误数据进行该第二纠错处理。

3.如权利要求2所述的解码器，其特征在于，更包括：

直接存储器存取模块，耦接于该第二解码模块及该储存模块之间，其中该直接存储器存取模块存取该储存模块中的该错误数据。

4.如权利要求3所述的解码器，其特征在于，该直接存储器存取模块依据该错误数据的帧号码及该错误数据的数据位置，自该储存模块中读取该数据位置上的该错误数据，且该第二解码模块对该错误数据进行该第二纠错处理，以产生二次纠错数据，并将该二次纠错数据覆写至该储存模块的该数据位置。

5.如权利要求2所述的解码器，其特征在于，更包括：

解复用器，耦接于该基频解码模块及该储存模块之间，其中该第二解码模块透过该解复用器传送存取指令，以透过存取指令存取该储存模块中的该错误数据。

6.如权利要求5所述的解码器，其特征在于，该解复用器透过该存取指令访问该储存模块，并依据该错误数据的帧号码及该错误数据的数据位置，自该储存模块中读取该数据位置上的该错误数据，且该第二解码模块对该错误数据进行该第二纠错处理，以产生二次纠错数据，并将该二次纠错数据覆写至该储存模块的该数据位置。

7.如权利要求1所述的解码器，其特征在于，该第一解码模块为低密度同位检查解码模块，且该第二解码模块为博斯-乔赫里-霍昆格姆解码模块。

8.一种接收装置，用以接收多个帧的数据，其特征在于，包括：

解码器，包括：

第一解码模块，依序对每一帧数据进行第一纠错处理，以产生该帧数据的初次纠错数据；

第二解码模块，耦接该第一解码模块，接收该初次纠错数据且加以传送，并判断该初次纠错数据当中是否发生错误；以及

基频解码模块，耦接该第二解码模块，接收该初次纠错数据并依序分割成多个包，且传送分割后的该初次纠错数据；

储存模块，耦接该解码器，接收并储存该初次纠错数据，其中

该第二解码模块判断该初次纠错数据发生错误时，对该储存模块中的该初次纠错数据进行第二纠错处理。

9.如权利要求8所述的接收装置，其特征在于，若该第二解码模块自该初次纠错数据中发现错误，则自该储存模块读取该初次纠错数据中发生错误的至少一错误数据，并对读取的该错误数据进行该第二纠错处理。

10.如权利要求8所述的接收装置，其特征在于，更包括：

解复用器，耦接于该解码器及该储存模块之间，其中该第二解码模块透过该解复用器传送存取指令，以透过存取指令存取该储存模块中的该错误数据。

11.如权利要求10所述的接收装置，其特征在于，该解复用器透过该存取指令访问该储存模块，并依据该错误数据的帧号码及该错误数据的数据位置，自该储存模块中读取该数据位置上的该错误数据，且该第二解码模块对该错误数据进行该第二纠错处理，以产生二次纠错数据，并将该二次纠错数据覆写至该储存模块的该数据位置。

12.如权利要求8所述的接收装置，其特征在于，该第一解码模块为低密度同位检查解码模块，且该第二解码模块为博斯-乔赫里-霍昆格姆解码模块。

13.一种解码方法，适用于解码器处理多个帧的数据，其特征在于，该解码方法包括：

在第一解码处理中，依序对每一帧数据进行第一纠错处理，以产生该帧数据的初次纠错数据；

在第二解码处理中，接收该初次纠错数据，且传送该初次纠错数据并判断该初次纠错数据当中是否发生错误；

在基频解码处理中，接收经该第二解码处理所传送的该初次纠错数据并依序分割成多个包，且传送分割后的该初次纠错数据；

接收并储存经该基频解码处理所传送的该初次纠错数据；以及

判断该初次纠错数据发生错误时，对储存的该初次纠错数据进行第二纠错处理。

14.如权利要求13所述的解码方法，其特征在于，判断该初次纠错数据是否发生错误时，对储存的该初次纠错数据进行该第二纠错处理的步骤包括：

若自该初次纠错数据中发现错误，则读取储存的该初次纠错数据中发生错误的至少一错误数据；以及

对读取的该错误数据进行该第二纠错处理。

15.如权利要求14所述的解码方法，其特征在于，读取储存的该初次纠错数据的步骤包括：

基于直接存储器存取技术存取储存的该初次纠错数据。

16.如权利要求15所述的解码方法，其特征在于，对读取的该错误数据进行该第二纠错处理的步骤包括：

依据该错误数据的帧号码及该错误数据的数据位置，基于该直接存储器存取技术读取该数据位置上的该错误数据；

对该错误数据进行该第二纠错处理，以产生二次纠错数据；以及

将该二次纠错数据覆写至该数据位置。

17.如权利要求14所述的解码方法，其特征在于，读取储存的该初次纠错数据的步骤包括：

透过解复用器传送存取指令，以存取储存的该初次纠错数据。

18.如权利要求17所述的解码方法，其特征在于，对读取的该错误数据进行该第二纠错处理的步骤包括：

依据该错误数据的帧号码及该错误数据的数据位置，透过该存取指令读取该数据位置上的该错误数据；

对该错误数据进行该第二纠错处理，以产生二次纠错数据；以及

将该二次纠错数据覆写至该数据位置。

19.如权利要求13所述的解码方法，其特征在于，该第一解码处理为低密度同位检查解码处理，且该第二解码处理为博斯-乔赫里-霍昆格姆解码处理。