CN106849960B - 基于极化码的分段crc校验堆栈译码方法及架构 - Google Patents

Abstract

本发明公开了一种基于极化码的分段CRC校验堆栈译码方法，包括：将信息序列分为N部分；对每一段最后一位比特在极化码码字序列中的位置进行标记；在进行堆栈译码的过程中，当译码长度到达标记位置时，实施CRC检验，若通过，则该译码路径存活，若不通过，则该译码路径被淘汰。与传统的方法相比，本发明大大降低了算法复杂度并使译码性能得到提升，并提升了译码的正确率。此外，在译码方法的基础上，硬件架构同时被提出，资源占据较传统算法实现了降低。

Description

基于极化码的分段CRC校验堆栈译码方法及架构

技术领域

本发明涉及无线通信技术领域，尤其涉及一种基于极化码的分段CRC校验堆栈译码方法及架构。

背景技术

自香农提出信道编码理论以来，以可行的编译码复杂度达到香农极限一直是信道编码领域的中心课题。Arikan于2009年提出极化码(Polar Codes)，第一次被严格证明可以达到信道容量，在学术界引起了研究热潮。同时，极化码也引起了工业界的关注。Alcatel-Lucent，Qualcomm，华为，工信部等组织针对5G移动通信的全新应用场景，提议极化码作为下一代信道编码的候选方案，从而使5G移动通信系统更好地满足超高速率、超低时延、高速移动、高能效和超高流量与连接数密度等多维能力指标。

极化码的依据是信道极化的性质，即将一组独立且相同的二进制离散无记忆信道通过一定的组合与分离操作，得到极化信道，信道的对称容量出现分化，一部分趋于1，另一部分趋于0，且码长越大，两极分化现象越明显。因此我们可挑选信道进行信息传输。此外，极化码具有简洁的编译码结构，在大规模集成电路硬件实现中也具有较强的适用性。

极化码的发展仍处于初期，存在两个主要问题：有限码长下编译码性能不理想；低误码率下高速率、低延时硬件实现待改进。目前常用的极化码译码算法有连续删除(successive cancellation,SC)译码算法，基于SC译码的连续删除列表(successivecancellation list,SCL)译码算法，及基于SC译码的连续删除堆栈(successivecancellation stack,SCS)译码算法。比较极化码的SC，SCL，SCL译码算法，可知SCS译码算法的误码率性能与SCL译码相近，且均接近于最大似然译码，同时SCS译码算法的计算复杂度较SCL译码有较大降低。

SCS译码算法的基本思想是：将译码路径保存在一个栈深为D的堆栈中，且对应的对数似然概率从栈顶到栈底由大到小排列。每次选择堆栈的栈顶元素进行路径扩展，直至第一次路径长达到N，再选出此时译码路径为0或1的对应最大概率的路径作为译码输出。

Kai Niu提出CRC辅助(CRC-aided)的SC/SCL/SCS译码算法，译最后一层时，输出第一条通过CRC检验的译码路径。结合CRC的译码算法，其误码性能得到了很大改进。由于其必须等到译码长度达到N时才进行CRC检验，这一方式存在冗余计算。解决方法是进行提早的截止策略。Huayi Zhou提出分段CRC辅助SCL的译码算法，仿真结果显示，在信噪比为0.5dB的情况下，计算复杂度可降低44.35％。

在信噪比较高时，SCS的译码复杂度接近SC算法，当信噪比较低时，SCS的译码复杂度较高。因此，改进SCS译码算法的主要方向是降低其在低信噪比下的复杂度。现有的控制SCS的复杂度的策略分为两方面：限定栈深、出栈次数(从堆栈中路径数目的角度)；限定门限概率值(从路径的似然概率的角度)，这两者都仅考虑了修枝。分段CRC从传输的比特是否正确的角度，兼顾了修枝和降低误码率。

发明内容

发明目的：本发明针对现有极化码译码技术中存在的缺陷，提供了一种基于极化码的分段CRC校验堆栈译码方法及架构。

技术方案：本发明所述的基于极化码的分段CRC校验堆栈译码方法，包括以下步骤：

(1)将信息序列分为N部分，分别为Part1,Part2,…,Part N，每一部分最后一位比特在极化码码字序列中的位置分别为Index1,Index2,…,IndexN；

(2)初始化：将初始路径列表置为0，所有存储矩阵置为0，栈顶索引T＝1，采用q_i表示长度为i的路径的出栈次数，其最大值为Q；

(3)出栈：取出堆栈S^(i-1)中的栈顶路径并令T＝T–1，q_i-1＝q_i-1+1；若q_i-1＝Q，则删去堆栈S^(i-1)中所有长度小于等于i-1的路径；其中，S^(i-1)表示第i-1次译码操作时的堆栈，栈深为D；

(4)CRC检验：当路径长度为Index1,Index2,…,或IndexN时，进行CRC校验；若检验不通过，且q_Indexi＜Q，转至步骤(3)，若检验不通过，且q_Indexi＝Q，则停止译码过程，以全零序列为输出，若检验通过，则转至步骤(5)；

(5)扩张：在信息码二叉树的第i级，如果i是冻结位，则译码路径置为0；若i是信息位，则译码矩阵根据式(1)用0或1填充：

式(2)中，表示信道转移概率，为接收矩阵，为先前的信道输入，为先前信道输入的译码矩阵，表示输入为0时的信道转移概率，表示输入为1时的信道转移概率；

(6)入栈：检查堆栈是否已满，若T>D–2，则先删去栈底元素，且置T＝T–1；若i是冻结位，则一条扩展路径入栈，即T＝T+1；若i是信息位，则两条扩展路径入栈，即T＝T+2；

(7)堆栈排序：将堆栈按对数似然比值从栈顶到栈底逐渐减小的方式排序，并转至步骤(3)；

(8)译码输出：输出当前路径译码结束。

其中，长为i的路径最多出栈次数Q＝4，栈深D＝1000。

本发明提供的上述译码方法的译码架构，包括状态存储器、路径选择器、SC译码核心和堆栈更新模块，其中：

所述状态存储器用于存储对数似然比值、路径长度i和译码路径；

所述路径选择器用于采用最大似然比比较器从所述状态存储器中比较出最大对数似然比所对应的地址，并根据地址采用D选1选择器选择出对应的译码路径及路径长度；

所述SC译码核心用于根据信道输出W₁ ⁽ⁱ⁾(y)和所述路径选择器选择的译码路径进行译码，并输出扩展路径的对数似然概率对和至堆栈更新模块，其中，W₁ ⁽ⁱ⁾(y)表示信道输出的结果，和分别表示当输入为0时，输出为的信道转移概率及当输入为1时，输出为的信道转移概率；

所述堆栈更新模块用于将SC译码核心输出的和分别放入状态存储器中原来的最大、最小似然比的存储位置，实现堆栈的更新，并对状态存储器中的译码路径进行扩展，路径长度加一。

有益效果：本发明与现有技术相比，其显著优点是：

(1)本发明的主要计算单元为加法器、乘法器和数据选择器，非常适合硬件实现，在保证性能的情况下，大大降低了计算复杂度和硬件代价。

(2)本发明实现了对传统译码算法的改进，适用于各种信噪比情况下的译码。

(3)本发明取出栈次数可以达到不同的性能指标，可以满足通信系统不同的配置要求，具有丰富的灵活度，且取不同参数不需要改变硬件结构，不需要花费额外的硬件代价。

(5)本发明能适用于多种极化码译码系统，兼容性好。

附图说明

图1为本发明具体实施方式的译码方法框图；

图2为本发明具体实施方式的译码架构框图；

图3为本发明具体实施方式的译码子模块最大似然比比较器架构框图；

图4为本发明具体实施方式的译码子模块SC译码核心架构框图；

图5为本发明具体实施方式的译码子模块路径扩展器架构框图；

图6为本发明具体实施方式的译码架构在不同CRC分段下与SCL译码器的性能比较图；

图7为本发明具体实施方式的译码架构在不同CRC分段下与SC、SCL译码器的复杂度比较图；

图8为本发明具体实施方式的译码架构在不同CRC分段下与SC、SCL译码器的资源占用比较图。

具体实施方式

下面结合附图和具体实施方式对本发明的技术方案作进一步的介绍。

本实施例提供了一种基于极化码的分段CRC校验堆栈译码方法，将信息序列分为N部分，分别为Part1,2,…,N；每一段最后一位比特在极化码码字序列中的位置分别为Index1,2,…,N。主要思想是在进行堆栈译码的过程中，当译码长度到达Index1,2,…,N时，实施CRC检验，若通过，则该译码路径存活，若不通过，则该译码路径被淘汰。图1为N＝4时的译码方法框图。本实施例具体包括以下步骤：

(1)将信息序列分为N部分，分别为Part1,Part2,…,Part N，每一部分最后一位比特在极化码码字序列中的位置分别为Index1,Index2,…,IndexN；

(2)初始化：将初始路径列表置为0，所有存储矩阵置为0，栈顶索引T＝1，采用q_i表示长度为i的路径的出栈次数，其最大值为Q；

(3)出栈：取出堆栈S^(i-1)中的栈顶路径并令T＝T–1，q_i-1＝q_i-1+1；若q_i-1＝Q，则删去堆栈S^(i-1)中所有长度小于等于i-1的路径；其中，S^(i-1)表示第i-1次译码操作时的堆栈，栈深为D；

(4)CRC检验：当路径长度为Index1,Index2,…,或IndexN时，进行CRC校验；若检验不通过，且q_Indexi＜Q，转至步骤(3)，若检验不通过，且q_Indexi＝Q，则停止译码过程，以全零序列为输出，若检验通过，则转至步骤(5)；

(5)扩张：在信息码二叉树的第i级，如果i是冻结位，则译码路径置为0；若i是信息位，则译码矩阵根据式(1)用0或1填充：

式(2)中，表示信道转移概率，为接收矩阵，为先前的信道输入，为先前信道输入的译码矩阵，表示输入为0时的信道转移概率，表示输入为1时的信道转移概率；

(6)入栈：检查堆栈是否已满，若T>D–2，则先删去栈底元素，且置T＝T–1；若i是冻结位，则一条扩展路径入栈，即T＝T+1；若i是信息位，则两条扩展路径入栈，即T＝T+2；

(7)堆栈排序：将堆栈按对数似然比值从栈顶到栈底逐渐减小的方式排序，并转至步骤(3)；

(8)译码输出：输出当前路径译码结束。

此方法的重点在于D和Q的选择，经过实验论证，在不同信噪比及译码长度下，令Q＝4，D＝1000，本发明可达到性能最好。

本实施例还提供了一种上述译码方法的译码架构，如图2所示，包括状态存储器、路径选择器、SC译码核心和堆栈更新模块，其中：

所述状态存储器用于存储对数似然比值、路径长度i和译码路径；

所述路径选择器用于采用最大似然比比较器从所述状态存储器中比较出最大对数似然比所对应的地址，并根据地址采用D选1选择器选择出对应的译码路径及路径长度；

所述SC译码核心用于根据信道输出W₁ ⁽ⁱ⁾(y)和所述路径选择器选择的译码路径进行译码，并输出扩展路径的对数似然概率对和至堆栈更新模块，其中，W₁ ⁽ⁱ⁾(y)表示信道输出的结果，和分别表示当输入为0时，输出为的信道转移概率及当输入为1时，输出为的信道转移概率；，

所述堆栈更新模块用于将SC译码核心输出的和分别放入状态存储器中原来的最大、最小似然比的存储位置，实现堆栈的更新，并对状态存储器中的译码路径进行扩展，路径长度加一。

其中各模块所含器件结构如下：

最大似然比比较器由比较器及数据选择器构成，以输入8个对数似然比，输出最大的似然比和对应的地址为例，架构框图如图3所示。同理。可得最小似然比比较器。

SC译码核如图4所示。输入为W₁ ⁽ⁱ⁾(y)和出栈的译码路径，输出为扩展路径的比特似然概率对和

路径扩展器结构如图5所示，将扩展为和i变为i+1。整个译码过程的时延为2(N-1)～2D(N-1)。

图6显示了本具体实施方式与SCL译码器的性能比较，由图可见，本具体实施方式的性能与先前译码器相比并未下降。

图7显示了本具体实施方式与SCL译码器及SC译码器的复杂度比较，由图可知，在信噪比为0.5dB情况下，两段CRC的计算复杂度比一段降低了37.3％。同时，SCA-SCS的计算复杂度较SCL有显著优势。

将SCS与SC，SCL对比，会发现一点不同是：stack SC会需要路径折返，而其它两中算法没有。接下来考虑整个译码过程中路径占据的资源。在迭代处理的过程中，设某个中间状态为将译码过程中所有时刻的的长度加起来，该数即为路径占据资源。图8显示了本具体实施方式与SCL译码器及SC译码器的资源占用比较，由图可见，两段CRC的资源占据较一段CRC降低了34.8％，且SCA-SCS的资源占据较SCL译码算法有显著优势。

综上所述，本具体实施方式在复杂度和性能上展现了它们的优势，也显示了对于实际应用的巨大潜力。

Claims (3)

1.一种基于极化码的分段CRC校验堆栈译码方法，其特征在于，包括以下步骤：

(1)将信息序列分为N部分，分别为Part1,Part2,…,Part N，每一部分最后一位比特在极化码码字序列中的位置分别为Index1,Index2,…,IndexN；

(2)初始化：将初始路径列表置为0，所有存储矩阵置为0，栈顶索引T＝1，采用q_i表示长度为i的路径的出栈次数，其最大值为Q；

(3)出栈：取出堆栈S^(i-1)中的栈顶路径即先前信道输入的译码矩阵，并令T＝T–1，q_i-1＝q_i-1+1；若q_i-1＝Q，则删去堆栈S^(i-1)中所有长度小于等于i-1的路径；其中，S^(i-1)表示第i-1次译码操作时的堆栈，栈深为D；

(4)CRC检验：当路径长度为Index1,Index2,…,或IndexN时，进行CRC校验；若检验不通过，且q_Indexi＜Q，转至步骤(3)，若检验不通过，且q_Indexi＝Q，则停止译码过程，以全零序列为输出，若检验通过，则转至步骤(5)；

(5)扩张：在信息码二叉树的第i级，如果i是冻结位，则译码路径置为0；若i是信息位，则译码矩阵根据式(1)用0或1填充：

式(2)中，表示信道转移概率，为接收矩阵，为先前的信道输入，表示输入为0时的信道转移概率，表示输入为1时的信道转移概率；

(6)入栈：检查堆栈是否已满，若T>D–2，则先删去栈底元素，且置T＝T–1；若i是冻结位，则一条扩展路径入栈，即T＝T+1；若i是信息位，则两条扩展路径入栈，即T＝T+2；

(7)堆栈排序：将堆栈按对数似然比值从栈顶到栈底逐渐减小的方式排序，并转至步骤(3)；

(8)译码输出：输出当前路径译码结束。

2.根据权利要求1所述的基于极化码的分段CRC校验堆栈译码方法，其特征在于：长为i的路径最多出栈次数Q＝4，栈深D＝1000。

3.一种实现权利要求1或2所述的译码方法的译码架构，其特征在于：包括状态存储器、路径选择器、SC译码核心和堆栈更新模块，其中：

所述状态存储器用于存储对数似然比值、路径长度i和译码路径；

所述路径选择器用于采用最大似然比比较器从所述状态存储器中比较出最大对数似然比所对应的地址，并根据地址采用D选1选择器选择出对应的译码路径及路径长度；

所述SC译码核心用于根据信道输出W₁ ⁽ⁱ⁾(y)和所述路径选择器选择的译码路径进行译码，并输出扩展路径的对数似然概率对和至堆栈更新模块，其中，W₁ ⁽ⁱ⁾(y)表示信道输出的结果，和分别表示当输入为0时，输出为的信道转移概率及当输入为1时，输出为的信道转移概率；

所述堆栈更新模块用于将SC译码核心输出的和分别放入状态存储器中原来的最大、最小似然比的存储位置，实现堆栈的更新，并对状态存储器中的译码路径进行扩展，路径长度加一。