CN106815626A - 一种物理不可克隆产品及其制造的方法 - Google Patents

一种物理不可克隆产品及其制造的方法 Download PDF

Info

Publication number
CN106815626A
CN106815626A CN201510867349.XA CN201510867349A CN106815626A CN 106815626 A CN106815626 A CN 106815626A CN 201510867349 A CN201510867349 A CN 201510867349A CN 106815626 A CN106815626 A CN 106815626A
Authority
CN
China
Prior art keywords
resistance
bolck
block
resistance bolck
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510867349.XA
Other languages
English (en)
Other versions
CN106815626B (zh
Inventor
赵连国
彭坤
呼翔
王海莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510867349.XA priority Critical patent/CN106815626B/zh
Priority to US15/332,866 priority patent/US9876498B2/en
Priority to EP16199535.2A priority patent/EP3176733A1/en
Publication of CN106815626A publication Critical patent/CN106815626A/zh
Application granted granted Critical
Publication of CN106815626B publication Critical patent/CN106815626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0719—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for application selection, e.g. an acceleration sensor or a set of radio buttons
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一种物理不可克隆产品及其制造的方法，所述方法包括：生成电阻块，所述电阻块为具有电阻的导电板；对所述电阻块进行阻值随机化处理；形成电阻块矩阵，所述电阻块矩阵包括两个所述处理后的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0；取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。采用上述方案可以实现物理不可克隆。

Description

一种物理不可克隆产品及其制造的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种物理不可克隆产品及其制造的方法。
背景技术
随着电子技术的发展，智能卡、射频识别等物理实体得到了广泛的应用。但是，目前智能卡、射频识别等物理实体存在容易被破解、复制的安全风险。
物理不可克隆技术是一种创新的方式用来保障个人芯片防止数据窃取，利用每一个半导体器件固有的、独特的“指纹”，来保护其加密密钥，使得它很难被复制，从而有效保护用户的数据文件的技术。
如何实现物理不可克隆，仍是需要迫切解决的难题。
发明内容
本发明实施例提供一种实现物理不可克隆的方案。
为解决上述问题，本发明提供一种一种物理不可克隆产品制造的方法，所述方法包括：
生成电阻块，所述电阻块为具有电阻的导电板；
对所述电阻块进行阻值随机化处理；
形成电阻块矩阵，所述电阻块矩阵包括两个所述处理后的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0；
取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。
可选地，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中，执行调节操作，以使对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开，所述电阻块对应所述掩膜版的需曝光位置位于所述电阻块上，得到所述光阻处理后的所述电阻块。
可选地，所述执行调节操作，包括以下至少一种：
调节所述电阻块进行光阻处理的能量；
调节掩膜版的需曝光位置的大小。
可选地，所述生成的电阻块包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元存在空隙，并且相互平行。
可选地，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中，执行调节操作，以使对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开，所述电阻块对应所述掩膜版的需曝光位置位于所述两个电阻块单元之间，得到所述光阻处理后的所述电阻块。
可选地，所述执行调节操作，包括以下至少一种：
调节所述电阻块进行光阻处理的能量；
调节掩膜版的需曝光位置的大小。
可选地，所述生成的电阻块包括：
至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度。
可选地，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中执行调节操作，使得调节后所述第三电阻块单元处于可桥接状态，所述第四电阻块处于可断掉状态，得到所述光阻处理后的所述电阻块。
可选地，所述执行调节操作，包括以下至少一种：调节对所述电阻块进行光阻处理的能量或所述电阻块单元的相对宽度。
可选地，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块做掺杂处理，以使得掺杂后区域较未掺杂区域的刻蚀处理速度更快；
对所述掺杂处理后的电阻块进行刻蚀处理，并调整所述刻蚀处理的参数，使得所述电阻块的顶端关键尺寸低于所述电阻块的底端关键尺寸，得到所述刻蚀处理后的所述电阻块。
可选地，所述电阻块的材料为多晶硅或金属。
本发明实施例提供了一种物理不可克隆产品，所述产品包括：至少一个电阻块矩阵，所述电阻块矩阵包括两个阻值随机化的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0。
可选地，所述电阻块包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元存在空隙，并且相互平行。
可选地，所述电阻块包括：至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度。
可选地，所述电阻块的顶端关键尺寸低于所述电阻块的底端关键尺寸。
与现有技术相比，本发明的技术方案具有以下优点：
通过对所述电阻块进行阻值随机化处理，接着取两个处理后的所述电阻块构成一个电阻块矩阵，然后取至少一个所述电阻块矩阵，设置于所述产品上，可以得到所述物理不可克隆产品。由于所述电阻块的电阻值完全随机，即相同条件下生成的电阻块的阻值也是也是不确定的，从而可以确保所述电阻块矩阵的唯一性和不可克隆性，故可通过把其设置于产品上，制造物理不可克隆产品。
附图说明
图1是本发明实施例中的一种用于制造物理不可克隆产品的方法的流程示意图；
图2是本发明实施例中的一种工艺下的电阻块光阻处理后的效果图；
图3是本发明实施例中的另一种工艺下的电阻块光阻处理后的效果图；
图4是本发明实施例中的又一种工艺下的电阻块光阻处理后的效果图；
图5是本发明实施例中的一种电阻块矩阵；
图6是是本发明实施例中的另一种电阻块矩阵；
图7是本发明实施例中的另一种电阻块矩阵；
图8是本发明实施例中的又一种电阻块矩阵；
图9是本发明实施例中的一种物理不可克隆产品的结构示意图。
具体实施方式
物理不可克隆技术是一种用来保障个人芯片防止数据窃取的新的方式，利用每一个半导体器件固有的、独特的“指纹”，来保护其加密密钥，使得它很难被复制，从而有效保护用户的数据文件的技术。随着电子技术的发展，智能卡、射频识别等物理实体得到了广泛的应用。但是，目前智能卡、射频识别等物理实体存在容易被破解、复制的安全风险。如何实现物理不可克隆，仍是需要迫切解决的难题。
为了解决上述问题，本发明实施例提供了用于制造物理不可克隆产品的方法，通过对所述电阻块进行阻值随机化处理，接着取两个处理后的所述电阻块构成一个电阻块矩阵，然后取至少一个所述电阻块矩阵，设置于所述产品上，可以得到所述物理不可克隆产品。由于所述电阻块的电阻值完全随机，即相同条件下生成的电阻块的阻值也是也是不确定的，从而可以确保所述电阻块矩阵的唯一性和不可克隆性，故可通过把其设置于产品上，制造物理不可克隆产品。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1示出了本发明实施例中的一种用于制造物理不可克隆产品的方法的流程示意图，以下结合图1对所述方法的具体步骤进行介绍：
S11：生成电阻块。
在具体实施中，由于所述方法需要使用电阻值的随机性，故可以生成电阻块，所述电阻块为具有电阻的导电板，这样就可以方便后续对所述带有电阻的导电板进行处理。
在具体实施中，可以选用多种材料生成所述电阻块。比如可以选择金属生成所述电阻块。为了节约成本，并降低后续处理流程的复杂度，在本发明一实施例中，选用多晶硅作为制作所述电阻块的材料。
需要说明的是，为使得本领域的技术人员更好地理解和实现本发明，以下的实施例中均以使用多晶硅材料的电阻块的处理为例进行说明，但是在具体实施中，所选用的电阻块的制作材料只要能够导电即可，本发明实施例并不限制具体的导电材料。
S12：对所述电阻块进行阻值随机化处理。
在具体实施中，为了使得所述电阻块具有唯一性和不可克隆性，可以对所述电阻块进行阻值随机化处理，从而使得本来相同阻值的电阻块的阻值变得具有随机性。
需要说明的是，可以有多种方法对所述电阻块进行阻值随机化处理，并且根据电阻块的形状或组成的不同，相对应的阻值随机化处理的方法也会改变，为使得本领域的技术人员更好地理解和实现本发明，以下通过举例对不同的阻值随机化处理的过程进行详细介绍。
在具体实施中，可以通过在对电阻块进行光阻处理的过程中，根据所述电阻块的形状或构造的不同，相应地执行调节操作，以使得所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开的方法，来使得本来相同阻值的电阻块的阻值变得具有随机性。
在本发明一实施例中，所述电阻块对应所述掩膜版的需曝光位置可以位于所述电阻块上，此时可以使用多种操作方法使得对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开。
由于在一定的用于进行光阻处理的能量范围内，光阻处理的曝光能力是有限的，当通过调节掩膜版的需曝光位置的大小使得曝光区域的图形尺寸小于一定的尺度后，光阻处理曝光将遇到瓶颈，使得与所述掩膜版的需曝光位置的一部分图形会被曝开，一部分图形将不能完全开，即被曝开的区域多晶硅会被吃掉，未被打开的区域，多晶硅将保留，因而多晶硅的阻值受到影响。由于这种状况是一种临界状态，因此，即使相同的条件跑出来的阻值也是不可以完全重复的。从而可以保证被处理后的电阻块的唯一性和不可克隆性。可以理解的是，当保证掩膜版的需曝光位置的大小的不变时，可以通过调节所述电阻块进行光阻处理的能量达到上述同样的效果。因而可以通过调节所述电阻块进行光阻处理的能量或调节掩膜版的需曝光位置的大小至少之一的方法，使得所述电阻块对应掩膜版的需曝光位置无法全部曝开。
例如，如图2所示，电阻块21-24分别为经过上述处理的电阻块。由图2可以看出，经过同样的处理后的电阻块，有的部分被完全曝开，比如所述电阻块23上的区域231，有的部分并没有完全曝开，比如所述电阻块21上的区域211及所述电阻块22上的区域221，有的部分则直接完全没有曝开，比如所述电阻块24上的区域241，因而会造成所述电阻块的阻值不可以完全重复。需要说明的是，图2中所示出的电阻块上的具体位置，只是为了便于说明和比较，以使得本领域技术人员更好地理解和实现本发明，但可说明所述效果的位置并不仅仅只有上述的位置，并且也不代表所有的电阻块经过上述处理后都可形成图2示出的结构。
在本发明一实施例中，所述生成的电阻块包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元存在空隙，并且相互平行，所述电阻块对应所述掩膜版的需曝光位置位于所述两个电阻块单元之间，此时可以使用多种操作方法使得对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开。
由于在用于对所述电阻块进行光阻处理的一定能量范围内，光阻处理的曝光能力是有限的，所述电阻块上被曝光区域相邻的图形会影响曝光的效果。当图形保留区的尺寸较大又较长时，较小的间隔设计会导致图形变形，从而使两个相邻的图形桥接。继而影响接入电路中所述电阻块的电阻的大小。由于这种状况是一种临界状态，因此，即使相同的条件跑出来的阻值也是不可以完全重复的。从而可以保证其唯一性和不可克隆性。
可以理解的是，当保证掩膜版的需曝光位置的大小的不变时，可以通过调节所述电阻块进行光阻处理的能量达到上述同样的效果。因而可以执行以下至少一种调节，来达到所述电阻块对应掩膜版的需曝光位置无法全部曝开的效果：调节所述电阻块进行光阻处理的能量；调节掩膜版的需曝光位置的大小。
例如，如图3所示为示本发明实施例中的另一种工艺下的电阻块光阻处理后的效果图，电阻块31及32为经过上述处理后的电阻块。从图3可见，经过同样的处理后的电阻块，两个电阻块单元之间有的部分被曝开，比如所述电阻块32上的区域322，有的部分完全没有被曝开，比如所述电阻块32上的区域321，有的部分被完全曝开，比如所述电阻块31上的区域311，因而会造成所述电阻块的阻值不可以完全重复。
在本发明一实施例中，所述生成的电阻块包括：至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度，与所述电阻块对应的所述掩膜版的需曝光位置分别设置于所述两个电阻块单元之上。此时，可以使用多种操作方法使得对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开。
由于当用于做光阻处理的能量处于一定的范围时，光阻处理的曝光能力是有限的，而所述电阻块上被曝光区域相邻的图形会影响曝光的效果。当图形宽度较小即较细时，会发生断线的风险或者可能性，当图形宽度较大即较粗而使二者间隔过小时，则所述不同宽度的电阻块单元有桥接的风险或者可能性，继而影响接入电路中电阻的大小。由于这种状况是一种临界状态，因此，即使相同的条件跑出来的阻值也是不可以完全重复的。从而可以保证其唯一性和不可克隆性。可以理解的是，当保证所述不同宽度的电阻块单元之间的相对宽度不变时，可以通过调节所述电阻块进行光阻处理的能量达到上述同样的效果。
因此，为了要使得本来相同阻值的电阻块的阻值变得具有随机性，可以通过执行以下至少一种调节操作：调节所述电阻块进行光阻处理的能量或调节所述电阻块单元之间的相对宽度，来使得所述第三电阻块单元可能桥接，并使所述第四电阻块可能断掉。
综上所述，利用以上所述的光阻处理，可以使得经过同样的处理后的电阻块，宽度较小的多晶硅电阻块单元可以部分断掉，而宽度较大的多晶硅电阻块单元可以部分发生桥接，因而会造成所述电阻块的阻值不可以完全重复。
在具体实施中，还可以通过在对电阻块进行光阻处理之前，对所述电阻块做掺杂处理来使得本来相同阻值的电阻块的阻值变得具有随机性。
比如可以首先对所述电阻块做掺杂处理，以使得掺杂后区域较未掺杂区域的刻蚀处理速度更快，接着对所述掺杂处理后的电阻块进行刻蚀处理，并调整所述刻蚀处理的参数，使得所述电阻块的顶端关键尺寸低于所述电阻块的底端关键尺寸，得到所述刻蚀处理后的所述电阻块。
在具体实施中，由于在多晶硅表面注入一定的掺杂离子，可使得表层有掺杂的区域在蚀刻时，刻蚀速率会较未掺杂区域快，因此调整刻蚀的参数设定，就可以形成一种花瓶状的多晶硅的形状，这种所述多晶硅的形状的顶端关键尺寸难于控制，继而会影响其电阻，带有完全的随机性。由于这种状况是一种临界状态，因此，即使相同的条件跑出来的阻值也是不可以完全重复的，从而可以保证其唯一性和不可克隆性。
例如，如图4所示，所述图4示出的是电阻块的剖面图，电阻块41及42为经过上述处理后电阻块，经过同样的处理后的电阻块，由于表面的掺杂处理，可形成花瓶状的图像，且关键尺寸大小不一，比如所述电阻块41上的区域411，及所述电阻块42上的区域421。因而会造成所述电阻块的阻值不可以完全重复。
可以理解的是，此处对阻值随机化的处理方法的举例只是为了使得本领域的技术人员更好地理解和实现本发明，而不是要对本发明的保护范围构成任何限制，本领域的技术人员也可以根据实际需要，选用其他的方法对电阻块做阻值随机化处理，但只要是对电阻块做阻值随机化的方法，均在本发明的保护范围之内。
S13：形成电阻块矩阵，所述电阻块矩阵包括两个所述处理后的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0。
在具体实施中，由于所述处理后的电阻块的阻值都是随机的，故取两个所述处理后的第一电阻块及第二电阻块，作为一个电阻块矩阵，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0，这样的话，实际所述电阻块矩阵输出的值也是不定的，可以作为一个密码。
图5示出了本发明实施例中的一种设置在物理不可克隆产品上的电阻块矩阵A1及B1，所述电阻块矩阵A1包括至少有两个电阻块A11，所述电阻块矩阵B1包括至少两个电阻块B11，所述电阻块A11及B11与图2中的电阻块是经过的相同的工艺处理后的电阻块，故无论是矩阵A1还是矩阵B1，所输出的值均是具有唯一性和不可克隆性的。
结合图2、图5及以上所述可知，此实施例利用光阻处理在工作区间外临界状态下会产生不稳定的结果，即利用不同图形造成多晶硅阻值差异，并利用电阻差异用于硬件安全认证。因而设计一种带孔的多晶硅电阻块矩阵，调整孔洞大小使其在光阻处理的过程中有些孔洞能够打开，有些则不能，带有完全的随机性。
图6示出了本发明实施例中的一种设置在物理不可克隆产品上的电阻块矩阵A2及B2，所述电阻块矩阵A2包括至少有两个电阻块A21，所述电阻块矩阵B2包括至少两个电阻块B21，所述电阻块A21及B21与图3中的电阻块是经过的相同的工艺处理后的电阻块，故无论是矩阵A2还是矩阵B2，所输出的值均是具有唯一性和不可克隆性的。
结合图3、图6及以上所述可知，此实施例有效利用光阻处理在工作区间外临界状态下会产生不稳定的结果，即图形对光阻处理曝光影响造成图形变形从而导致多晶硅的桥接，继而影响接入电路中的多晶硅阻值差异。故此实施例设计一种由大块多晶硅组成的距离较近又相互平行的电阻块矩阵，调整多晶硅之间距离大小，使其在光阻处理的过程中有些间隔处不能完全被曝开，造成相邻多晶硅的桥接，影响实际接入电路的电阻阻值大小。
图7示出了本发明实施例中的一种设置在物理不可克隆产品上的电阻块矩阵A3及B3，所述电阻块矩阵A3包括至少有两个电阻块A31，所述电阻块矩阵B3包括至少两个电阻块B31，所述电阻块A31及B31与图3中的电阻块是经过的相同的工艺处理后的电阻块，故无论是矩阵A3还是矩阵B3，所输出的值均是具有唯一性和不可克隆性的。
参见图7及以上所述可知，此实施例利用光阻处理在工作区间外临界状态下会产生不稳定的结果，即图形对光阻处理曝光影响造成图形变形从而导致多晶硅的桥接或者断开，继而影响接入电路中的多晶硅阻值差异，并利用电阻差异用于硬件安全认证。因而设计一种粗细间隔出现的多晶硅电阻块矩阵，由于多晶硅粗细不同对光阻处理的响应不同，当光阻处理能量在一定范围内时，细的多晶硅会有断掉的风险或者可能性，而粗的多晶硅则有桥接的危险。因而接入电路中的阻值会有所不同。比较矩阵A3、B3的阻值大小，设A3>B3,输出1，A3<B3，输出0，设计n组A3+B3的矩阵组合，就可以作为一个身份验证的钥匙了。
图8示出了本发明实施例中的一种设置在物理不可克隆产品上的电阻块矩阵A4及B4，电阻块A41与A42为同一个电阻块的不同截面的剖视图，电阻块B41与B42为同一个电阻块的不同截面的剖视图，所述电阻块矩阵A4包括至少有两个电阻块A42，所述电阻块矩阵B4包括至少两个电阻块B42，所述电阻块A42及B42为经过了上述随机化工艺处理后的电阻块，故无论是矩阵A4还是矩阵B4，所输出的值均是具有唯一性和不可克隆性的。
结合图4、图8及以上所述可知，此实施例利用掺杂多晶硅刻蚀速率加快，在刻蚀时会形成特殊图性的特点，使得相同条件下产生不同尺寸多晶硅电阻的一种特殊结构，即不同图形不同关键尺寸造成多晶硅阻值差异，并利用电阻差异用于硬件安全认证。因而设计一种S型的多晶硅电阻块矩阵，在多晶硅表面注入一定的掺杂离子，由于掺杂原因，表层有掺杂的区域在蚀刻时，刻蚀速率会较未掺杂区域快，因此调整刻蚀的参数设定，就可以形成一种花瓶状的多晶硅形状，这种形状其顶端关键尺寸难于控制，继而会影响其电阻，带有完全的随机性。
S14：取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。
在具体实施中，由于所述电阻块矩阵输出值的唯一性，故可以取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。
可以理解的是，采用矩阵比对的方式可以实现密码长度的定义，故所述制造物理不可克隆产品的方法可以实现大尺寸密码的应用。
为使得本领域的技术人员更好地理解和实现本发明，以下还提供了通过所述用于制造物理不可克隆产品的方法所制造出的物理不可克隆产品。
图9示出了本发明实施例中的一种物理不可克隆产品，所述产品可以包括：至少一个电阻块矩阵9，所述电阻块矩阵9包括两个阻值随机化的电阻块：第一电阻块91及第二电阻块92，当所述第一电阻块91阻值大于所述第二电阻块92时，所述电阻块矩阵9输出1，当所述第一电阻块91阻值小于所述第二电阻块92时，所述电阻块矩阵9输出0。
在具体实施中，所述电阻块可以包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元之间存在空隙，并且相互平行。
在具体实施中，所述电阻块可以包括：至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度。
在本发明一实施例中，所述电阻块的顶端关键尺寸可以低于所述电阻块的底端关键尺寸。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于以计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种物理不可克隆产品制造的方法，其特征在于，包括：
生成电阻块，所述电阻块为具有电阻的导电板；
对所述电阻块进行阻值随机化处理；
形成电阻块矩阵，所述电阻块矩阵包括两个所述处理后的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0；
取至少一个所述电阻块矩阵，设置于所述产品上，得到所述物理不可克隆产品。
2.根据权利要求1所述的物理不可克隆产品制造的方法，其特征在于，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中，执行调节操作，以使对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开，所述电阻块对应所述掩膜版的需曝光位置位于所述电阻块上，得到所述光阻处理后的所述电阻块。
3.根据权利要求2所述的物理不可克隆产品制造的方法，其特征在于，所述执行调节操作，包括以下至少一种：
调节所述电阻块进行光阻处理的能量；
调节掩膜版的需曝光位置的大小。
4.根据权利要求1所述的物理不可克隆产品制造的方法，其特征在于，所述生成的电阻块包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元存在空隙，并且相互平行。
5.根据权利要求4所述的物理不可克隆产品制造的方法，其特征在于，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中，执行调节操作，以使对所述电阻块进行光阻处理的能量无法使所述电阻块对应掩膜版的需曝光位置全部曝开，所述电阻块对应所述掩膜版的需曝光位置位于所述两个电阻块单元之间，得到所述光阻处理后的所述电阻块。
6.根据权利要求5所述的物理不可克隆产品制造的方法，其特征在于，所述执行调节操作，包括以下至少一种：
调节所述电阻块进行光阻处理的能量；
调节掩膜版的需曝光位置的大小。
7.根据权利要求1所述的物理不可克隆产品制造的方法，其特征在于，所述生成的电阻块包括：
至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度。
8.根据权利要求7所述的物理不可克隆产品制造的方法，其特征在于，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块进行光阻处理，其中执行调节操作，使得调节后所述第三电阻块单元处于可桥接状态，所述第四电阻块处于可断掉状态，得到所述光阻处理后的所述电阻块。
9.根据权利要求8所述的物理不可克隆产品制造的方法，其特征在于，所述执行调节操作，包括以下至少一种：调节对所述电阻块进行光阻处理的能量或所述电阻块单元的相对宽度。
10.根据权利要求1所述的物理不可克隆产品制造的方法，其特征在于，所述对所述电阻块进行阻值随机化处理，包括：
对所述电阻块做掺杂处理，以使得掺杂后区域较未掺杂区域的刻蚀处理速度更快；
对所述掺杂处理后的电阻块进行刻蚀处理，并调整所述刻蚀处理的参数，使得所述电阻块的顶端关键尺寸低于所述电阻块的底端关键尺寸，得到所述刻蚀处理后的所述电阻块。
11.根据权利要求1所述的物理不可克隆产品制造的方法，其特征在于，所述电阻块的材料为多晶硅或金属。
12.一种物理不可克隆产品，包括：至少一个电阻块矩阵，所述电阻块矩阵包括两个阻值随机化的电阻块：第一电阻块及第二电阻块，当所述第一电阻块阻值大于所述第二电阻块时，所述电阻块矩阵输出1，当所述第一电阻块阻值小于所述第二电阻块时，所述电阻块矩阵输出0。
13.根据权利要求12所述的物理不可克隆产品，其特征在于，所述电阻块包括至少两个电阻块单元：第一电阻块单元及第二电阻块单元，所述两个电阻块单元存在空隙，并且相互平行。
14.根据权利要求12所述的物理不可克隆产品，其特征在于，所述电阻块包括：至少两个的长条状的电阻块单元：第三电阻块单元及第四电阻块单元，所述第三电阻块单元与所述第四电阻块单元相互连接，且所述第三电阻块单元的宽度大于所述第四电阻块单元的宽度。
15.根据权利要求12所述的物理不可克隆产品，其特征在于，所述电阻块的顶端关键尺寸低于所述电阻块的底端关键尺寸。
CN201510867349.XA 2015-12-01 2015-12-01 一种物理不可克隆产品及其制造的方法 Active CN106815626B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510867349.XA CN106815626B (zh) 2015-12-01 2015-12-01 一种物理不可克隆产品及其制造的方法
US15/332,866 US9876498B2 (en) 2015-12-01 2016-10-24 Physically unclonable product and fabrication method thereof
EP16199535.2A EP3176733A1 (en) 2015-12-01 2016-11-18 Physically unclonable product and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510867349.XA CN106815626B (zh) 2015-12-01 2015-12-01 一种物理不可克隆产品及其制造的方法

Publications (2)

Publication Number Publication Date
CN106815626A true CN106815626A (zh) 2017-06-09
CN106815626B CN106815626B (zh) 2020-10-09

Family

ID=57391803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510867349.XA Active CN106815626B (zh) 2015-12-01 2015-12-01 一种物理不可克隆产品及其制造的方法

Country Status (3)

Country Link
US (1) US9876498B2 (zh)
EP (1) EP3176733A1 (zh)
CN (1) CN106815626B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766749A (zh) * 2017-11-15 2018-03-06 北京中电华大电子设计有限责任公司 一种物理不可克隆功能的电路实现方法
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107392057A (zh) * 2016-12-30 2017-11-24 北京同方微电子有限公司 一种物理不可克隆电路结构
US10560095B2 (en) 2018-05-23 2020-02-11 Analog Devices, Inc. Impedance-based physical unclonable function
EP3811220B1 (en) 2018-06-11 2023-08-09 Cryptography Research, Inc. Generating a target data based on a function associated with a physical variation of a device
US11269999B2 (en) * 2019-07-01 2022-03-08 At&T Intellectual Property I, L.P. Protecting computing devices from malicious tampering

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989038A (zh) * 2009-07-30 2011-03-23 北京京东方光电科技有限公司 掩膜板检测装置及检测方法
CN102073476A (zh) * 2009-11-24 2011-05-25 索尼公司 随机数生成装置、随机数生成方法以及安全芯片
CN102265395A (zh) * 2008-12-29 2011-11-30 Nxp股份有限公司 用于物理不可复制功能的物理结构
CN103187524A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 相变存储器中相变电阻的形成方法
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路
CN104659020A (zh) * 2013-11-21 2015-05-27 恩智浦有限公司 结合随机化的互连层的电子设备
US9059188B1 (en) * 2014-05-01 2015-06-16 International Business Machines Corporation Graphene resistor based tamper resistant identifier with contactless reading

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759976B2 (en) 2012-08-09 2014-06-24 International Business Machines Corporation Structure with sub-lithographic random conductors as a physical unclonable function
KR101442401B1 (ko) 2013-03-20 2014-09-23 (주) 아이씨티케이 Ｐｕｆ를 생성하는 장치 및 방법
KR20150024676A (ko) 2013-08-27 2015-03-09 (주) 아이씨티케이 반도체 프로세스의 포토 마스크를 변형하여 ｐｕｆ를 생성하는 방법 및 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102265395A (zh) * 2008-12-29 2011-11-30 Nxp股份有限公司 用于物理不可复制功能的物理结构
CN101989038A (zh) * 2009-07-30 2011-03-23 北京京东方光电科技有限公司 掩膜板检测装置及检测方法
CN102073476A (zh) * 2009-11-24 2011-05-25 索尼公司 随机数生成装置、随机数生成方法以及安全芯片
CN103187524A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 相变存储器中相变电阻的形成方法
CN104659020A (zh) * 2013-11-21 2015-05-27 恩智浦有限公司 结合随机化的互连层的电子设备
CN103716152A (zh) * 2013-12-25 2014-04-09 敖海 一种基于工艺偏差的芯片密钥产生方法及其电路
US9059188B1 (en) * 2014-05-01 2015-06-16 International Business Machines Corporation Graphene resistor based tamper resistant identifier with contactless reading

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766749A (zh) * 2017-11-15 2018-03-06 北京中电华大电子设计有限责任公司 一种物理不可克隆功能的电路实现方法
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11652649B2 (en) 2019-12-24 2023-05-16 CERA Licensing Limited Sensor secured by physical unclonable function (PUF)

Also Published As

Publication number Publication date
CN106815626B (zh) 2020-10-09
EP3176733A1 (en) 2017-06-07
US9876498B2 (en) 2018-01-23
US20170155389A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106815626A (zh) 一种物理不可克隆产品及其制造的方法
CN104541369B (zh) 器件认证中可靠的物理不可克隆功能
US20130147511A1 (en) Offline Device Authentication and Anti-Counterfeiting Using Physically Unclonable Functions
KR102178386B1 (ko) 랜덤성 테스트 장치 및 방법
US12003631B2 (en) Unique identifiers based on quantum effects
CN107483180A (zh) 一种高稳定性物理不可克隆函数电路及其响应产生方法
US11386238B2 (en) Physical unclonable function (PUF) chip
CN106919764B (zh) 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法
EP3057031B1 (en) Apparatus and method for generating identification key
Yu et al. A poly‐crystalline silicon nanowire transistor with independently controlled double‐gate for physically unclonable function by multi‐states and self‐destruction
TWI625733B (zh) 產生積體電路固有資訊的裝置及方法
US20210035925A1 (en) Device having physically unclonable function, method for manufacturing same, and chip using same
Alimohammadi et al. Secure hardware key based on physically unclonable functions and artificial neural network
EP3057032B1 (en) Apparatus and method for generating identification key
Loong et al. Effect of different memristor window function with variable random resistance on the performance of memristor-based RO-PUF
Lokhande et al. Strong authentication and encryption modeling using physical unclonable function based on FPGA
Jung et al. Concealable oscillation-based physical unclonable function with a single-transistor latch
Cao et al. An authentication strategy based on spatiotemporal chaos for software copyright protection
Sivasankari et al. Implementation of a Hybrid Ring Oscillator Physical Unclonable Function
Mitchell-Moreno et al. Memristor-Based Ring Oscillators as Alternative for Reliable Physical Unclonable Functions
Maharmeh et al. Hardware security threats and countermeasures: a study of obfuscation, camouflaging and PUFs
Martinez-Sanchez et al. A Lightweight Neighbor-Averaging Technique for Reducing Systematic Variations in Physically Unclonable Functions
Kumar et al. Current mirror based CSI arbiter PUFs for generation of reliable secure keys
Roy Chaudhuri Effects of Temporal Variations on Delay based Physical Unclonable Functions
SATHVIKA et al. PHYSICAL UNCLONABLE FUNCTION: A SUCCINCT STUDY

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant