CN106797210B - 分布式噪声整形装置 - Google Patents

分布式噪声整形装置 Download PDF

Info

Publication number
CN106797210B
CN106797210B CN201580054391.8A CN201580054391A CN106797210B CN 106797210 B CN106797210 B CN 106797210B CN 201580054391 A CN201580054391 A CN 201580054391A CN 106797210 B CN106797210 B CN 106797210B
Authority
CN
China
Prior art keywords
signal
modulator
input
gain
reactive impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580054391.8A
Other languages
English (en)
Other versions
CN106797210A (zh
Inventor
克里斯托弗·帕格纳内利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pagnanelli family trust
Original Assignee
Syntropy Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Syntropy Systems LLC filed Critical Syntropy Systems LLC
Publication of CN106797210A publication Critical patent/CN106797210A/zh
Application granted granted Critical
Publication of CN106797210B publication Critical patent/CN106797210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1081—Reduction of multipath noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H04B1/126—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means having multiple inputs, e.g. auxiliary antenna for receiving interfering signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

除其他之外，提供用于衰减特定频带中的不期望的噪声和/或失真的电平的系统、装置方法和技术，而不用类似地衰减在相同频带中的期望信号的电平。一种这样的装置包括分布式网络，其包括形成传输路径的多个电抗性阻抗段和增益单元，输入信号的连续和量化版本在与输入信号本身组合之前在传输路径上传播。

Description

分布式噪声整形装置
本申请要求于2014年8月11日提交的序列号62/035,550的美国临时专利申请和2014年12月22日提交的序列号62/095,332的美国临时专利申请的优先权，这些申请的全部内容通过引用并入本文，如同其在本文整体阐述一样。
发明领域
本发明涉及用于衰减特定频带中的不期望的噪声和失真的电平而不会在相同频带内类似地衰减期望信号的电平的系统、装置、方法和技术。
背景
通常，使用反馈来衰减特定频带中的加性噪声和失真的电平而不衰减相同频带中的信号的电平的过程被称为噪声整形。后续处理跟随其后的使用反馈将损坏的输出信号(即受损的输出信号)与输入参考信号进行组合，使得不需要的信号损伤被用一个传递函数(即噪声传递函数)滤波，同时期望的输入信号被用不同的传递函数(即信号传递函数)滤波。实际上，噪声和失真被转移(即通过噪声传递函数整形)到位于输入信号的频带之外的频率(例如，由单次传递函数确定的频带)。产生这种噪声整形响应的处理有时被称为调制，并且与该处理相关联的电路有时被称为调制器。噪声整形的常见实例包括用于频率合成的锁相环(PLL)和用于数据转换的Δ-Σ(ΔΣ)调制器。
图1A所示的电路10A是常规用于整形损坏压控振荡器(VCO)的输出的相位噪声的示例性PLL。电路10A的PLL产生具有比频率(fREF)大N倍的频率(fOUT)的输出信号(即输入信号的版本)，其中N是由在反馈路径中的分频器(例如，分频器15)的操作确定的整数。在电路10A中，VCO 13的输出端3A的相位变化(噪声)被反馈回到相位检测器7A(例如，作为来自分频器15的信号6A)，其中，该相位变化与参考输入1A组合。环路滤波器9A(即包括隐性频率-相位积分器21)内的二阶积分导致(相位)噪声传递函数HNTF(即从VCO 13内的噪声加法的虚拟点到PLL10A的输出端3A的传递函数)，其形式为：
Figure GDA0002379802240000021
其中，环路滤波器9A的系数确定固有频率ωn和PLL的阻尼因子。用于常规PLL(例如，电路10A)的噪声传递函数(NTF)的典型图是图1B的曲线31。如图1B所示，VCO的相位噪声用高通响应来进行整形，使得相位噪声在小于ωn的频率处被衰减。相反，相同的处理产生从PLL的输入端2到PLL的输出端3A信号传递函数HSTF，其形式为：
Figure GDA0002379802240000022
用于电路10A的信号传递函数(STF)产生低通响应，例如图1B的曲线32。因此，在PLL的输出端处，噪声整形导致用一个传递函数(即高通响应)进行滤波的VCO的相位变化(即噪声)，并且导致用不同的传递函数(即低通响应)进行滤波参考输入的相位变化(即信号)。
常规的Δ-Σ调制器是分别在图2A和2B中示出的电路10B和10C。调制器10B和10C在连续时间输入信号上工作，并因此被称为连续时间Δ-Σ(CT-ΔΣ)调制器。常规的CT-ΔΣ调制器使用多倍于输入信号带宽的采样率(即输入信号被过采样)，产生连续时间输入信号(例如，模拟信号1B)的粗量化版本(例如，数字信号3B和3C)。如图2A和2B所示，常规的CT-ΔΣ调制器包括：1)输入组合操作(例如，在减法器7B内)；2)二阶积分功能(例如，在环路滤波器9B和9C内)；3)舍入/截断功能(例如，在量化器14内)；和4)反馈数/模(D/A)转换功能(例如，在D/A转换器17内)。CT-ΔΣ调制器的变体是离散时间Δ-Σ(DT--ΔΣ)调制器，其包括在调制器输入端处的采样保持功能，使得调制器工作在离散时间信号上。参考图2A和2B，调制器10B和10C产生(量化)噪声传递函数HNTF(即从量化器14内的噪声加法的虚拟点到调制器10B和10C的输出端3B和3C的传递函数)，其形式为：
Figure GDA0002379802240000031
并产生信号传递函数HSTF(即从输入端1B到调制器10B和10C的输出端3B和3C的传递函数)，其形式为：
Figure GDA0002379802240000032
NTF产生高通并类似于图1B所示的曲线31的频率响应，而STF产生低通并类似于图1B所示的曲线32的频率响应。常规的ΔΣ调制器不是衰减在VCO的输出端处引入的低频相位噪声，而是衰减由粗量化操作引入的低频量化噪声(即来自量化器14的噪声)。
常规ΔΣ调制器的替代方案是图2C所示的双工反馈环路(DPL)电路10D。像常规ΔΣ调制器一样，DPL电路10D产生连续时间输入信号(例如，模拟信号1B)的过采样和粗量化版本，使得由粗量化操作引入的量化噪声(例如，来自量化器14的噪声)在由输入信号1B占用的频带中被衰减。此外，DPL类似于常规ΔΣ调制器之处在于，它不会明显衰减输入信号本身。然而，与其通过环路滤波器(即通过前馈路径中的积分器)将组合操作(例如，加法器7C)的输出连接到粗量化操作(例如，量化器)的输入，不如DPL通过反馈通过以下项的线性组合而产生的信号(即信号6D)来对噪声进行整形：1)量化器输入的滤波版本(即节点19处的量化器输入信号4D)；和2)量化器输出的滤波版本(即量化器输出3D)。由于DPL不依赖于有源积分器或前馈路径中的滤波，DPL与常规ΔΣ调制器相比具有显著的性能优势，包括：1)DPL更适合高频操作，因为没有限制处理带宽的有源积分器；以及2)DPL具有STF，STF基本上全通，因为滤波发生在反馈路径内。参考图2C所示的方框图，DPL 10D的线性化噪声传递函数(NTF)的形式为：
Figure GDA0002379802240000033
并且其可以被示出为，为了滤波器响应(例如，H1、H2和H3)的适当选择，DFL 10D产生与常规ΔΣ调制器相当的二阶噪声整形响应。更具体地说，滤波器响应的适当选择是：
Figure GDA0002379802240000041
Figure GDA0002379802240000042
其中
Figure GDA0002379802240000043
是正或负标量，Wij(s)是第一到第五阶的低通响应。图2D和2E的框图示出了一种方法，通过该方法二阶DPL结构(例如，广义调制器10E)可以被适配以产生根据四阶响应对量化噪声进行整形的DPL结构(例如，广义调制器10F)。
无论预期的应用(例如，相位噪声的衰减、量化噪声等)或所使用的装置的类型(例如，PLL、ΔΣ调制器、DFL等)，在高频处的有效噪声整形需要能够进行宽带操作的电路。图3A所示的分布式放大器表示用于扩展标准放大器配置(即采用标准形式的负反馈的放大器)的工作带宽的常规方法。在标准配置(例如，共发射极或共源极配置中的晶体管)中，放大器的带宽和增益由于米勒效应而反相关，这会导致有源设备的电容随着增益的增加而增加。诸如图3A的电路20的分布式放大器使用两种策略的组合来克服增益相关带宽的问题：1)为了减小米勒效应的影响，将多个低增益放大器(例如，增益单元26A)的输出相加；以及2)为了避免附加电容的问题(不然其将限制带宽)，有源设备的本征电容(例如，包括增益单元26A的跨导元件的输入或输出电容)与分立电感器(例如，电感器33A)结合以形成“人造”传输线(例如，输入传输线25A和输出传输线35A)的电抗性阻抗段(例如，L段27A和27B)。术语“人造”传输线通常用于描述由级连电感器-电容器段(例如，L段27A和27B)组成的梯形网络，因为这样的结构接近实际传输线的一般性质(例如，特征阻抗、传播延迟、频率依赖衰减等)。通常，人造传输线分别是图3B和图3C的电路30A和30B所示的类型。电路30A和30B中的每一个终止于
Figure GDA0002379802240000044
的特征阻抗，并包括具有串联电感L(例如，来自离散电感器33B)和并联电容Cgm(例如，来自分立电容器34A)的L段(例如，L段27C)。电路30A采用其中第一电抗性元件是具有等于1/2·L的电感的串联电感器的配置，并且电路30B采用其中第一电抗性元件是具有等于1/2·Cgm的电容的并联电容器的配置。电路30A和30B的每个L段引入传播延迟tPD，其等于
Figure GDA0002379802240000051
并且总体上，每个电路产生具有近似由以下公式给出的带宽的低通响应：
Figure GDA0002379802240000052
有时，AC耦合电容器被添加到人造传输线，使得只有AC信号能够从网络的一端传播到另一端。
再次参考图3A的放大器20，电抗性阻抗段(例如，L段27A和27B)中的每一个由(例如，来自分立电感器33Ad的)串联电感组成，其在连接点(例如，连接点28A和38A)处被耦合至有源设备的输入或输出处的本征并联电容(即人造传输线30A和30B的电容Cgm由相应增益单元的输入或输出处的本征电容提供)。在放大器20中，每个电抗性阻抗段(例如，L段27A和27B)包括增益(例如，跨导)单元，并因此，放大器具有分布级的数量n(即常规地定义为增益单元的总数)，其等于电抗性阻抗段的总数。可替代地，一些L段可以包括分立电容器，而不是增益单元，这将使得分布级的数量小于电抗性阻抗段的总数。放大器20的总带宽BW独立于分布级的数量n，并且根据以下公式近似地由的每个L段的带宽确定：
Figure GDA0002379802240000053
其中L是与每个L段相关联的总电感，并且Cgm是与每个L段相关联的并联电容。此外，根据以下公式，随着分布级的数量增加，放大器20的总(电压)增益AV线性增加，
Figure GDA0002379802240000054
其中：1)n是分布级(即增益单元)的数量；2)gm是与每个增益单元相关联的跨导；以及3)
Figure GDA0002379802240000055
是人造传输线的终端电阻。因此，放大器20的增益与带宽无关，而仅取决于分布式梯形网络内的增益单元的数量(即分布级的数量)。通常使用常规拓扑来实现与每个电抗性阻抗段相关联的增益单元，常规拓扑包括：1)图4A的共源极放大器；2)图4B的可变增益共源共栅；3)图4C的宽带共源共栅；和/或4)图4D的可变增益/延迟放大器。
基本分布式放大器(例如，图3A的基本放大器20)的常规变体包括图5A所示的级联分布式放大器50和图5B所示的矩阵分布式放大器60。在常规的级联和矩阵结构中，多个人造传输线被分组在一起成为复合布置，其为相同数量的增益单元提供更高的总增益。除了输入传输线(例如，人造传输线25B)和输出传输线(例如，人造传输线35B)之外，图5A所示的级联分布式放大器50还包括中间传输线(例如，人造传输线45B)。通过增益单元26B和26C，中间传输线45B提供在输入传输线25B和输出传输线35B之间的耦合路径。由于分布式布置(即跨越公共传输线25B的增益单元26B的并联耦合和跨越公共传输线35B的增益单元26C的并联耦合)和级联布置(即将增益单元26B的输出与公共传输线45B的增益单元26C的输入跨越公共传输线45B的串联耦合)中的增益单元的耦合，与级联放大器50相关联的电压增益由以下公式给出：
Figure GDA0002379802240000061
其中n是分布级的数量，而m是级联级的数量(例如，对于放大器50，m＝2)。如本文所用，术语“分布级”是指被如此连接的那些电抗性阻抗段，从而使得：1)与一个L段相关联的增益单元的输入端以并行布置耦合到与另一个L段相关联的增益单元的输入端(例如，具有经由传输线25B耦合的输入端的增益单元26B或经由传输线45B耦合的输入端的增益单元26C)；或等效地：2)与一个L段相关联的增益单元的输出端以并行布置耦合到与另一个L段相关联的增益单元的输出端(例如，具有经由传输线45B耦合的输出端的增益单元26B或具有经由传输线35B耦合的输出端的增益单元26C)。如本文所使用的，术语“级联级”是指电平的数量，与一组分布级相关联的增益单元(例如，包括增益单元26B的第一组平行L段)通过该电平以串联布置(即输入端到输出端)耦合到与另一组分布级相关联的增益单元(例如，包括增益单元26C的第二组平行L段)。与图5A的放大器20一样，放大器50的增益与带宽无关(即带宽仅取决于包括网络的组成L段的电感和电容)。更具体地说，放大器50的电压增益随着分布级的数量n(即并联的增益单元的数量)而线性增加，并且随着级联级的数量m(即通过其分布级组串联耦合的电平的数量)的增加而几何增加。
多个传输线也可以通过增益单元耦合到图5B所示的矩阵配置中。与级联放大器50相比，图5B的矩阵放大器60通常利用较少的级来实现特定的电压增益AV。然而，由于更多的有源设备共享共同的连接点，所以对于矩阵配置来说，与电抗性阻抗段中的任意电抗性阻抗段(例如，与L段27E-G中的任何一个相关联的最大并联电容)相关联的最大并联电容更大。在级联放大器50的每个连接点处有单个有源设备(例如，每个连接点28B、38B和48B处的单个有源设备)，而对于矩阵放大器60，几个连接点共享两个有源设备(例如，两个有源设备共享连接点29和39中的每个)。由于放大器带宽与并联电容成反比，矩阵放大器60通常具有比级联放大器50更低的带宽。此外，矩阵放大器60通常每级具有比级联放大器50更低的增益，因为：1)电压增益AV与终端电阻R项成正比；和2)终端电阻R项与并联电容Cgm成反比。因此，虽然矩阵配置提供了较少级(即较少的电抗性阻抗段)的潜在优点，但是这种优点是牺牲每级的较低带宽和/或较低的增益的。
除了放大器电路之外，常规上已经使用分布式架构来实现宽带功率分配器和宽带功率组合器。图6A所示的常规功率分配器70使用以下方式将输入信号72路由到两个不同的输出端(例如，输出端73A和73B)：1)单个输入传输线(例如，人造传输线75A)；2)一对输出传输线(例如，人造传输线85A和85B)；以及3)多个增益单元(例如，gm单元26E)。对于相同的增益单元和相同的电抗性阻抗段(例如，L段)，信号功率在两个输出之间分配的比例取决于与输出传输线之一相对于另一个相关联的级(即增益单元)的数量。相反地，图6B中所示的常规功率组合器80通过使用以下方式将两个不同的输入信号(例如，输入82A和82B)相加来产生单个输出(例如，输出83)：1)一对输入传输线(例如，人造传输线75B和75C)；2)单个输出传输线(例如，人造传输线85C)；以及3)多个增益单元(例如，gm单元26F)。对于相同的增益单元和相同的电抗性阻抗段，输入信号组合的比例取决于与输入传输线的其中一个相对于另一个相关联的级数(即增益单元)。使用类似的结构，可以增加输出传输线(即，和增益单元)的数量以将功率分配给多于两个输出线，或者可以增加输入传输线(即，和增益单元)的数量以组合来自多于两个的输入线的功率。
已经利用分布式网络来扩展执行信号放大、功率分配和功率组合功能的常规装置的工作带宽。然而，分布式网络在执行通常由锁相环和Δ-Σ调制器提供的噪声整形功能的电路的设计中尚未被使用。因此，为了支持模拟和数字信号处理速度的进步，需要一种分布式噪声整形装置(即调制器)，其提供比通过常规方法可能操作带宽的更宽的操作带宽。
发明概述
本发明提供了一种用于噪声整形应用的改进的调制器，其使用分布式网络来衰减特定频带中的不期望的噪声和失真的电平，而不衰减相同频带中的期望信号的电平。与用于噪声整形的常规电路相比，根据本发明的优选实施例的分布式调制器可以在非常宽的带宽和非常高的频率上提供有效的噪声整形。因此，这种分布式调制器在由于高的操作频率而使有源设备的本征电容是重要的问题的应用中特别有利。
因此，本发明的一个具体实施例涉及一种用于对噪声和失真进行整形的装置，该噪声和失真通过外部(辅助)采样/量化设备对连续时间输入信号的采样和量化引入，并且该装置包括：1)用于接收在时间和值上连续的输入信号的输入线；2)用于向外部(辅助)采样/量化设备提供所述输入信号的幅度缩放和时间延迟版本的第一辅助线；3)用于从外部采样/量化设备接收量化信号的第二辅助线；4)第一有源梯形网络，其具有耦合到输入线的第一输入端、第二输入端、耦合到第一辅助线的第一输出端，以及第二输出端；以及5)第二有源梯形网络，其具有耦合到所述第一有源梯形网络的第二输出端的第一输入端、耦合到所述第二辅助线的第二输入端和耦合到所述第一有源梯形网络的所述第二输入端的输出端。两个有源梯形网络包括多个电抗性阻抗段(例如，L段)，每个电抗性阻抗段包括：至少一个并联电容元件，作为有源(即增益单元)或无源(即电容器)设备；以及至少一个串联电感元件。此外，每个电抗性阻抗段具有等于或超过用于整个装置的最大工作频率的低通转角频率的频率响应。在级连中，一个或多个电抗性阻抗段形成受控阻抗传输通道，传播信号通过该传输通道在时间上延迟、幅度上被缩放并然后与其他信号组合以产生输出信号。第一(前馈)有源梯形网络通过受控阻抗传输通道产生输出信号，其：1)将从第一输入端耦合的信号与从第二输入端耦合的信号组合；以及2)将时间延迟引入到所得到的组合信号，该时间延迟等于或超过与任何电抗性阻抗段(即包括第一或第二有源梯形网络的任何电抗性阻抗段)相关联的最小传播延迟。第二(反馈)有源梯形网络通过将从第一输入端耦合的连续可变(即在值上连续的)信号与从第二输入端耦合的量化(即在值上离散)信号组合来生成输出，使得两种信号通过一个或多个受控阻抗传输通道传播，其：1)包括电抗性阻抗段的唯一组合；以及2)创建不同的传播路径，通过该传播路径应用不同量的时间延迟和幅度缩放。组合地，第一和第二有源梯形网络的受控阻抗传输通道形成不同的反馈路径，先前的输出信号通过该路径耦合到输入信号。通过任何反馈路径的时间延迟与通过任何其它反馈路径时间延迟相差等于或超过与任何电抗性阻抗段相关联的最小传播延迟(即在第一或第二梯形网络内的L段的任何一个的最小传播延迟)。此外，该装置的操作使得：1)不同反馈路径的数量确定由整个装置产生的噪声响应的阶数；2)通过各种反馈路径应用的幅度缩放确定噪声整形响应中频谱最小值的位置；以及3)不管与噪声整形响应相关联的阶数或频谱最小值，信号响应在预期的工作带宽上几乎是全通的。
组合上述本发明的任何实施例的分布式调制器通常可以在高频率处有效地运行，以对由外部(辅助)设备引入到宽带信号的不期望的噪声和失真(包括由粗量化器、非线性放大器或噪声振荡器引入的噪声和失真)进行整形。这种调制器可使用在各种商业、工业和军事应用中，例如，在各种直接转换发射机、软件定义或认知的无线电、多通道通信发射机、全数字雷达系统和高速任意波形发生器中。
前面的概述仅旨在提供本发明的某些方面的简要描述。通过结合附图参考权利要求和优选实施例的以下详细描述，可以获得对本发明的更完整的理解。
附图简述
在下面的公开中，参照附图描述本发明。然而，应当理解，附图仅描绘了本发明的某些代表性和/或示例性实施方式和特征，并且不旨在以任何方式限制本发明的范围。以下是各附图的简要说明。
图1A是常规锁相环的框图，其根据二阶响应对压控振荡器的输出端的相位噪声进行整形；图1B是示出常规锁相环的信号传递函数和噪声传递函数的幅度响应的曲线图。
图2A是常规Δ-Σ调制器的框图，其根据二阶响应来对量化噪声进行整形，并且利用运算放大器来执行前馈积分操作；图2B是常规Δ-Σ调制器的框图，其根据二阶响应对量化噪声进行整形，并利用跨导放大器来执行前馈积分操作；图2C是双工反馈环路的框图，其使用反馈滤波器来根据二阶响应对量化噪声进行整形；图2D是双工反馈回路的广义框图，其根据二阶响应对量化噪声进行整形；以及图2E是双工反馈环路的广义框图，根据四阶响应对量化噪声进行整形。
图3A是常规分布式放大器的框图，其包括输入传输线、输出传输线和多增益单元；图3B是人造传输线的框图，其包括多个电抗性阻抗段并且具有作为第一电抗性元件的串联电感器；并且图3C是人造传输线的框图，其包括多个电抗性阻抗段并且具有作为第一电抗性元件的并联电容器。
图4A是常规增益单元的框图，其包括共源极配置中的有源设备；图4B是常规增益单元的框图，其包括共源共栅配置中的两个有源设备，其中增益控制由可变栅极偏置电压提供；图4C是增益单元的框图，其包括宽带共源共栅配置中的两个有源设备和电抗性元件，其中增益控制由可变栅极偏置电压提供；以及图4D是增益单元的框图，其包括一种配置中的三个有源设备和电抗性元件，该配置通过独立的栅极偏置电压提供增益控制和延迟控制。
图5A是常规级联分布式放大器的框图，其中多个增益单元通过输入传输线、输出传输线和中间传输线耦合；以及图5B是常规矩阵分布式放大器的框图，其中使用多个人造传输线来耦合分布式布置和级联布置中的多个增益单元。
图6A是常规电路的框图，其使用多个人造传输线和增益单元以将单个输入信号分配到两个不同输出线；以及图6B是常规电路的框图，其使用多个人造传输线和增益单元将两个不同的输入信号组合成单个输出信号。
图7A是根据本发明的代表性实施例的分布式调制器的简化框图，其使用用于前馈处理的第一有源梯形网络和用于反馈处理的第二有源梯形网络对噪声和失真进行整形；以及图7B是根据本发明的代表性实施例的两个分布式调制器的简化框图，其根据用于多级(噪声)整形(MASH)的常规方案来配置。
图8A是分布式调制器的示例性实现的框图，其根据二阶响应对噪声和失真进行整形，并且利用多个增益单元和电抗性阻抗段来形成受控阻抗传输通道，在该通道上传播信号在时间上被延迟并且在幅度上被缩放；图8B是示出利用根据本发明的优选实施例的分布式调制器的二阶DPL的示例性噪声传递函数的幅度响应的曲线图；图8C是分布式调制器的第一替代实现的框图，其根据二阶响应对噪声和失真进行整形，并利用多个增益单元和电抗性阻抗段来形成受控阻抗传输通道，在该通道上传播信号在时间上被延迟并在幅度上被缩放；以及图8D是分布式调制器的第二替代实施方案的框图，其根据二阶响应对噪声和失真进行整形，并利用多个增益单元和电抗性阻抗段来形成受控阻抗传输通道，在该通道上传播信号在时间上被延迟并且在幅度上被缩放。
图9A是分布式调制器的示例性实现的框图，其根据四阶响应对噪声和失真进行整形，并利用多个增益单元和电抗性阻抗段来形成控制阻抗传输通道，在通道上传播信号在时间上被延迟并且在幅度上被缩放；以及图9B是示出利用根据本发明的优选实施例分布式调制器的四阶DPL的示例性噪声传递函数的幅度响应的曲线图。
优选实施例的描述
已经开发了诸如并行处理的常规方法，其允许现代数字信号处理器以超过组成部件的限制的有效速率操作。本发明人发现分布式网络提供相应地扩展模拟信号处理器的工作带宽的方式。鉴于此，本发明提供用于在比常规方法可获得的带宽和频率更高的带宽和频率处的噪声整形调制的新颖的分布式结构。在常规调制器中，使用由于增益和带宽之间的基本权衡(例如，米勒效应)而表现出差的高频性能(即固定的增益-带宽产品防止带宽增加而增益不成比例的减小)的有源积分器(例如，运算放大器、跨导放大器)来执行噪声整形。认识到需要扩展常规噪声整形调制器的工作带宽，特别是基于DFL架构的噪声整形调制器的工作带宽，本发明人通过适应用于实现分布式放大器、分布式功率分配器和分布式功率组合器的一些方法来开发了创新的分布式调制器结构。根据本发明的优选实施例的分布式调制器通过以下方式克服常规调制器的带宽限制：1)将有源设备与分立电感器组合以形成受控阻抗传输通道并减轻常规的增益-带宽依赖性；以及2)使用所得到的受控阻抗传输通道来产生从其构成双工反馈环路的反馈滤波器响应。这种方法在某些方面可以被认为是两种常规技术(分布式放大器和复合反馈环路)的独特和新颖的适应。如下面更详细地讨论的，使用这种方法通常可以克服与常规的噪声整形方法相关的带宽限制。
在图7A中示出了根据本发明的优选实施例的分布式调制器(例如，分布式调制器100A)的简化框图。在优选实施例中，分布式调制器包括两个有源梯形网络：执行前馈处理的一个网络(例如，网络107A)和执行反馈处理的另一个网络(例如，网络108A)。参考图2C所示的双工反馈环路(DPL)，调制器100A的有源梯形网络107A在功能上与DPL 10D的组合器7C相当；以及调制器100A的有源梯形网络108A在功能上与DPL 10D的反馈滤波器8相当。每个有源梯形网络包括多个电抗性阻抗段(例如，常规L段)，其与多个增益单元(例如，常规跨导放大器)一起形成控制阻抗传输通道，在该通道上传播信号在时间上被延迟并在幅度上被缩放。优选地，每个电抗性阻抗段具有超过整个调制器的最大工作频率(fB)的低通转角频率(fC)，其优选地定制成输入信号的频率特性(例如，信号101)。前馈网络107A将连续可变(即在值上连续的)输入信号101与连续可变反馈信号106A组合，并且优选地应用最小附加处理以产生输出信号104A和105A。更具体地，在优选实施例中，该最小附加处理仅包括时间延迟，该时间延迟小于调制器的最大工作频率的倒数，使得τ≤1/(2·π·fB)。输出信号104A优选地耦合到外部(辅助)采样/量化设备，其作为信号103A(信号104A的量化和过采样版本)返回。然而，应当注意，在替代实施例中，输出信号104A可以被提供给不同类型的外部设备(其可以引入不同种类的噪声和/或失真)，并且可以从该不同类型的外部设备接收输入信号103A。然而，为了便于讨论，以下实施例通常假设外部设备执行采样和量化(引入这种操作的噪声和失真特性)。反馈网络108A与连续可变信号105A(即来自前馈网络107A的输出信号)一起处理量化信号103A(例如，来自外部量化器的输出信号)，以产生反馈信号106A。优选地，反馈网络108A内的处理使得信号103A和信号105A都通过多个受控阻抗传输通道传播，其中每个通道：1)包括电抗阻抗段(例如，L段)和增益单元(例如，跨导放大器)的唯一组合；以及2)建立不同的反馈路径(即结合梯形网络107内的传播)，不同量的时间延迟和幅度缩放通过该路径应用于传播信号。更具体地，在优选实施例中，与不同反馈路径(即通过梯形网络107A和108A内的电抗性阻抗段的级连形成的受控阻抗传输通道中的任何一个)相关联的传播延迟不同于与任何其他不同的反馈路径相关联的传播延迟，相差不小于由任何电抗性阻抗段(即包括第一或第二梯形网络的任何L段)产生的最小延迟(δ)。因此，与任何两个不同反馈路径相关联的传播延迟的最大差值等于或超过N·δ，其中N是与调制器100A相关联的不同反馈路径的总数。此外，当信号通过各种反馈路径传播时，优选地将它们组合成单个输出(例如，输出信号106A)。
如本文所使用的，术语“耦合”或该词的任何其他形式旨在意味着直接连接或通过诸如电抗性阻抗段、增益单元或其他处理块的一个或多个其他元件连接。应当注意，示例性调制器100A还提供：1)量化的输出信号(例如，信号102A)，其是量化信号103A的时间延迟和幅度缩放版本；以及2)模拟由外部(辅助)设备的采样/量化操作引入的噪声和失真的监视信号(例如，信号109A)。然而，在替代实施例中，不存在信号102A，并且从外部(辅助)设备直接提取量化信号。在另外的替代实施例中，监视信号不存在。
图8A提供了根据本发明的优选实施例的分布式调制器的更详细的框图，其使用电抗性阻抗段和增益单元来对具有二阶响应的噪声进行整形。图8A所示的分布式调制器150A包括：1)用于接收输入信号101的输入线；2)用于提供输出信号102B的输出线；3)用于提供误差信号109B的监视线；以及4)用于接收量化信号103A并提供连续可变信号104B的两个辅助线。如图8A所示，电路150A包含多个电抗性阻抗段和增益单元(例如，跨导单元126A-126G)，其被分组成四个人造传输线(例如，传输线115、125、135和145)。人造传输线115包含两个电抗性阻抗段(即具有两个相关联的连接点的两个完整的L段)，人造传输线125包含单个电抗性阻抗段(即具有一个相关联的连接点的一个完整L区段)，人造传输线135包含两个电抗性阻抗段(即具有两个相关联的连接点的两个完整的L段)，并且人造传输线145包含四个电抗性阻抗段(即具有四个相关联的连接点的四个完整的L段)。由示例性电路150A执行的信号处理使得，在第一有源梯形网络(例如，前馈网络107B)内，输入信号101被耦合到中央节点118A(即通过电感器36A和增益单元126A)，其中中央节点118A与反馈信号106B组合。然后，当组合的信号传播通过由电感器36B和增益单元126B和126C的本征(输入)电容形成的L段时，组合的信号在幅度上被缩放并且在时间上被延迟，以便在节点119A处产生信号，该信号变为辅助的输出104B和信号105B。信号104B优选地被提供给外部(辅助)设备，其作为信号103B(信号104B的量化和过采样版本)返回。由于量化和采样，信号103B可以具有例如与连续可变信号104B和105B相比更高的失真和噪声电平。随后，将量化信号103B和连续可变信号105B作为输入提供给第二有源梯形网络(例如，反馈网络108B)，其中在节点116A处，量化信号103B(即在通过增益单元126D之后)与已经经受由分立电感器36C、增益单元126D的本征(输出)电容和增益单元126E的本征(输入)电容形成的L段的传播延迟的信号105B的版本合并。在调制器150A的示例性实施例中，在接合点116A处的合并信号然后被分布在两个受控阻抗传输通道之间：1)第一传输通道，其建立第一反馈路径，并且在该通道上合并的信号通过增益单元126E和126F被耦合到中央连接点118A；以及2)第二传输通道，其建立第二反馈路径，并且在该通道上合并的信号通过增益单元126G和126F被耦合到中央连接点118A(即在也通过与人造传输线145相关联的电抗性阻抗段之后)。从节点116A，通过第一传输通道传播的信号(即穿过第一反馈路径的信号)不经受额外的延迟(例如，信号不通过附加的L段传播)。然而，通过第二传输通道传播的信号(即穿过第二反馈路径的信号)经受两个额外的延迟：1)由分立电感器36D和分立电容器34B形成的L段的附加延迟；以及2)由分立电感器36E和增益单元126G的本征(输入)电容形成的L段的附加延迟。最后，通过第一传输通道传播的信号(即通过第一反馈路径完成传输的信号)和通过第二传输通道传播的信号(即通过第二反馈路径完成传播的信号)在中央连接点118A处与输入信号101的已经通过电感器36A和增益单元126A传播的版本被组合。
参考示例性调制器150A，第二传输通道(即梯形网络108B中的传输通道，其中信号通过增益单元126G)的附加延迟意味着，与穿过第一反馈路径的任何信号相比，穿过第二反馈路径的任何信号被延迟大于电抗性阻抗段的传播延迟的两倍的量(即假设由分立电感器36D和分立电容器34B形成的L段的传播延迟等于由分立电感器36E和增益单元126G的本征电容形成的L段的传播延迟)。通常，由穿过任何一个不同的反馈路径产生的时间延迟优选地不同于从穿过任何其它不同的反馈路径产生的时间延迟，相差的量等于或超过与任何电抗性阻抗段相关联的最小传播延迟(即包括第一或第二有源梯形网络的任何L段的最小传播延迟)。这里，如果由该反馈路径产生的时间延迟与由任何其它反馈路径产生的时间延迟不同，相差的量等于或超过与电抗性阻抗段的任何一个相关联的最小传播延迟，则反馈路径被称为“不同”。此外，应当注意，当由分立电感器36A和增益单元126A的本征(输入)电容形成的L段具有足够高的截止频率(例如，超过输入信号101所占用的最大频率的截止频率)时，由于输入信号101被耦合到中间连接点118A，引入到输入信号101的时间延迟和幅度缩放对于调制器操作是无关紧要的。在优选实施例中，量化信号(例如，信号103B)和连续可变信号(例如，信号105B)在相反的相位被合并(例如，在连接点116A处)，使得：1)合并信号是量化信号和连续可变信号之间的差；以及2)合并的信号模拟由外部(辅助)设备的量化操作引入的噪声和失真。在调制器150A的示例性实施例中，合并信号的版本(即误差信号)作为输出109B被耦合到监视线，其例如可以用作：1)校准过程的参考；和/或2)根据常规的多级(噪声)整形(MASH)配置(例如，参见图7B的调制器100B)的到第二调制器级的输入。然而，在替代实施例中，监视线不存在。
再次参考图8A的示例性调制器150A，输入信号(例如，信号103B)的量化版本和输入信号(例如，信号105B)的连续可变版本在通过第一传输通道和不同的第二传输通道耦合到中央连接点前(例如，中央节点118A之前)优选地被合并成复合(即错误)信号。然而，在替代实施例中，输入信号的量化版本和输入信号的连续可变版本保持其分离的标识，并且通过单独的传输通道耦合到中央连接点(例如，输入信号的量化版本通过两个通道反馈，这两个通道物理上不同于输入信号的连续变化版本通过其反馈的两个通道)。本文中，如果形成一个传输通道的电抗性阻抗段的组合不是形成另一传输通道的电抗性阻抗段的相同组合，则传输通道被称为“物理上不同”。优选地，第一反馈路径和第二反馈路径包括不同的增益单元和不同的电抗性阻抗段，使得相对于幅度缩放(即幅度响应)和/或时间延迟(即组延迟响应)，应用到穿过第一反馈路径的信号的滤波不同于应用到穿过第二反馈路径的信号的滤波。在优选实施例中，包括任何有源梯形网络的每个电抗性阻抗段具有超过整个调制器的最大工作频率(fB)的低通转角(即截止)频率(fC)，使得：
Figure GDA0002379802240000161
其中Lk和Ck分别是与第k个电抗性阻抗段相关联的总串联电感和并联电容(即分立或本征电容)。假设对于每个电抗性阻抗段，Lk＝L和Ck＝C(即每个电抗性阻抗段具有等效的传递函数)，则通过任何电抗性阻抗段的传播延迟(tPD)由下式给出：
Figure GDA0002379802240000162
在优选实施例中，整个调制器的最大工作频率大于由输入信号占用的最大频率，使得电抗性阻抗段不会明显地减小输入信号的带宽。然而，在替代实施例中，电抗性阻抗段可以提供输入信号的适度频带限制(例如，为了抗混叠的目的)，和/或通过电抗性阻抗段的传播延迟可以不同于通过另一电抗性阻抗段的传播延迟(例如，可以与同一人造传输线内或在不同人造传输线内的电抗性阻抗段不同)。
对于每个电抗性阻抗段产生可忽略的频带限制和相等延迟的情况(即优选条件)，应用到输入信号的连续可变版本(即作为穿过第一和第二反馈路径的合并信号的一部分)的总滤波H1(s)·H3(s)近似由下式给出：
Figure GDA0002379802240000171
并且应用到输入信号的量化版本(即作为穿过第一和第二反馈路径的合并信号的一部分)的总滤波H2(s)·H3(s)近似地由下式给出
Figure GDA0002379802240000172
其中：1)
Figure GDA0002379802240000173
参数是(标量)增益项；2)Wij(s)参数是滤波器响应(例如，上述等式中由于可忽略的频带限制的示例性全通响应)；3)上述等式中的第一项(即HFBK1或H′FBK1)是应用于穿过第一反馈路径的信号的集合滤波(即通过第一和第二有源梯形网络内的电抗性阻抗段进行滤波的组合)；以及4)上述等式中的第二项(即HFBK2或H′FBK2)是应用到穿过第二反馈路径的信号的集合滤波(即通过第一和第二有源梯形网络内的电抗性阻抗段的组合滤波)。因此，为了
Figure GDA0002379802240000174
和
Figure GDA0002379802240000175
的适当的选择，示例性调制器150A可用于产生形成二阶双工反馈环路(DPL)的基础的反馈滤波器响应。配置为用作DPL来操作，示例性调制器150A具有近似全通的信号传递函数(STF)，并且具有由以下公式给出的噪声传递函数(NTF)：
Figure GDA0002379802240000176
在优选实施例中，跨导单元
Figure GDA0002379802240000177
中的至少一些是可变增益设备(例如，基于图4B-4D的常规实现)，使得在DPL配置中，NTF的频率响应中的频谱零点可以放置在任意频率，使用控制电压(例如，栅极偏置电压)来调整DPL参数
Figure GDA0002379802240000181
图8B是示出具有全通滤波器响应Wij(s)的二阶DPL的NTF响应的图，其已经通过循环参数
Figure GDA0002379802240000182
(即,
Figure GDA0002379802240000183
和
Figure GDA0002379802240000184
)被配置，以便在0.25赫兹的归一化频率(即tPD＝0.5)处产生频谱零点。
根据本发明的优选实施例的替代示例性调制器是图8C所示的分布式调制器150B。示例性调制器150B的功能与示例性调制器150A的功能相当，除了：1)所有电抗性阻抗段被分组以形成具有两个L段的人造传输线，其中两个L段具有两个相关连接点；以及2)每个L段的总并联电容相等(即每个L段包含由增益单元、分立电容器34G&34H或增益单元和分立电容器34D-34F的组合产生的两个电容元件)。与示例性调制器150A相比，示例性调制器150B包含更多的电抗性阻抗段(即调制器150A的L段的总数为10，并且调制器150B的L段的总数为13)，其被分组为更多的人造传输线(即调制器150A的人造传输线的总数为4，调制器150B的人造传输线的总数为6)，但是使用均匀的人造传输线和相等的电容负载可导致设计和实现效率。类似于示例性调制器150A，示例性实施例150B中的处理使得输入信号101的幅度缩放和时间延迟版本在中央连接点118B处与穿过第一反馈路径(即经由包括梯形网络108B的增益单元136F-136H的第一传输通道)的合并(即错误)信号和穿过第二反馈路径(即经由包括梯形网络108B的增益单元136F、137A和137B和136H的第二传输通道)的合并信号组合。从节点116B通过第一传输通道传播的信号不经受附加的延迟(即信号不通过附加的L段传播)。然而，从节点116B通过第二传输通道传播的信号经受两个附加的延迟：1)由分立电感器37D、分立电容器34F和增益单元137A的本征(输入)电容形成的L段的附加延迟；以及2)由分立电感器37E、增益单元136H的本征(输入)电容和增益单元136G的本征(输出)电容形成的L段的附加延迟。假设L段具有相等的传播延迟，穿过第二反馈路径的任何信号的时间延迟与穿过第一反馈路径的任何信号的时间延迟之间的差是电抗性阻抗段的传播延迟的两倍。如在示例性调制器150A中，反馈到调制器150B的中央连接点118B的信号是通过以相反相位合并输入信号的量化版本(即通过增益单元136D和136E的信号103C的耦合)和输入信号的连续变化版本(即由通过包括增益单元136B和电感器37C的传输通道的幅度缩放和时间延迟产生的信号101的版本)而产生的信号(即误差信号)。在示例性调制器150B的优选实施例中，通过任何人造传输线的每个电抗性阻抗段的传播延迟(tPD)相等，并且每个电抗性阻抗段的截止频率(fC)大于由输入信号(～fB)占用的最大频率。因此，应用到输入信号的连续变化版本(即作为穿过第一和第二反馈路径的合并信号的一部分)的总滤波H1(s)·H3(s)近似地由下式给出：
Figure GDA0002379802240000191
并且应用到输入信号的量化版本(即作为穿过第一和第二反馈路径的合并信号的一部分)的总滤波H2(s)·H3(s)近似地由下式给出：
Figure GDA0002379802240000192
而之前(即而对于调制器150A)：1)
Figure GDA0002379802240000193
参数是(标量)增益项；2)Wij(s)参数是滤波器响应(例如，上述等式中由于可忽略的频带限制的示例性全通响应)；3)上述等式中的第一项(即HFBK1或H′FBK1)是应用于穿过第一反馈路径的信号的集合滤波(即通过第一和第二有源梯形网络内的电抗性阻抗段进行滤波的组合)；以及4)上述等式中的第二项(即HFBK2或H′FBK2)是应用到穿过第二反馈路径的信号的集合滤波(即通过第一和第二有源梯形网络内的电抗性阻抗段进行滤波的组合)。如示例性实施例150B所示，可以使用分布式调制器(例如，调制器150A和150B)来获得等效噪声整形功能，该分布式调制器使用电抗性阻抗段的各种布置和分组来产生和反馈输入信号的量化和连续可变版本(即，以形成各种人造传输线和受控阻抗传输通道)。
根据本发明的优选实施例的另一示例性调制器是图8D所示的分布式调制器150C。示例性调制器150C的功能类似于示例性调制器150A和150B的功能。然而，与示例性调制器150A和150B相比，调制器150C的有源梯形网络形成具有并联电容(分立或本征)的人造传输线，而不是作为第一电抗性元件的串联电感。电路150C的布置在利用的面积方面是有利的，因为可以使用更少数量的电感器来实现这种分布式调制器。与分别包括14个和19个分立电感器的示例性调制器150A和150B相反，示例性调制器150C包括11个分立电感器。
使用有源梯形网络来对具有四阶响应的噪声进行整形的分布式调制器是图9A所示的电路200。分布式调制器200包括：1)用于接收输入信号101的输入线；2)用于提供输出信号102D的输出线；3)用于提供误差信号109D的监视线；以及4)用于接收量化信号103D并提供连续可变信号104D的两个辅助线。示例性调制器200与示例性调制器150B类似之处在于，所有电抗性阻抗段被分组成具有两个L段(即具有两个相关联的连接点)的人造传输线，并且每个L段的总并联电容相等(即每个L段包含作为增益单元和/或分立电容器的两个电容元件)。如图9A所示，包括调制器200的电抗性阻抗段被分组为总共10个人造传输线。在连接点116C处，输入信号101的连续可变版本(即由通过包括增益单元156A和156B以及电感器41A-41C的传输通道的幅度缩放和时间延迟产生的信号101的版本)与输入信号101的量化版本(即经由通过增益单元156C和156D的信号103D的耦合)合并。优选地，连续可变和量化的信号与相反的相位合并，使得：1)合并信号是量化信号和连续可变信号之间的差；以及2)合并的信号模拟由外部(辅助)设备的采样/量化操作引入的噪声和失真。合并的信号(即误差信号)从连接点116C被分布在两个受控阻抗传输通道之间：1)第一传输通道，其建立第一反馈路径，并且合并的信号在其上通过增益单元156E-156G耦合到连接点117B；以及2)第二传输通道，其建立第二反馈路径，并且合并的信号在其上通过增益单元156E和156G、增益单元157A和157B以及电感器41D和41E耦合到连接点117B。在连接点117B处，在第一传输通道上传播的信号与在第二传输通道上传播的信号组合以形成第一复合信号。然后，第一复合信号通过增益单元157D和157E耦合到中央连接点118C，并且还分布在两个附加的受控阻抗传输通道之间：1)第三传输通道，其建立第三反馈路径，并且第一复合信号在其上通过增益单元158A和158B以及电感器41F&41G耦合到中间连接点117C；以及2)第四传输通道，其建立第四反馈路径，并第一复合信号在其上通过增益单元158A、增益单元158C和158D、电感器41F和41G以及电感器42A和42B耦合到中间连接点117C。在中间连接点117C处，在第三传输通道上传播的信号与在第四传输通道上传播的信号组合以形成第二复合信号，其通过增益单元157E耦合到中央连接点118C。最后，第一复合信号(即在第一和第二传输通道上传播的信号的组合)和第二复合信号(即在第三和第四传输通道上传播的信号的组合)在中央连接点118C处与输入信号101的已经通过电感器41A和增益单元156A传播的版本结合。类似于示例性调制器150A和150B，调制器200包括：提供量化信号(例如，信号102D)的输出线；以及监视线，其提供模拟由外部(辅助)设备的采样/量化操作引入的噪声和失真的信号(例如，信号109D)。然而，在替代实施例中，输出线和/或监视线不存在。
参考示例性调制器200，第二(反馈)有源梯形网络内的电抗性阻抗段的配置相对于连续可变信号(例如，信号105D)或量化信号(例如信号103D)形成四个不同的反馈路径。穿过第一反馈路径(即从节点118C通过网络108D的第一受控阻抗传输通道回到节点118C的路径)的任何连续可变信号经受时间延迟，其等于两个电抗性阻抗的传播延迟：1)由分立电感器41B和增益单元156B和157C的本征(输入)电容形成的L段的延迟；以及2)由分立电感器41C、增益单元156E的本征(输入)电容以及增益单元156D的本征(输出)电容形成的L段的延迟。相比之下，穿过第二反馈路径的任何连续可变信号都经受等于四个电抗性阻抗段的传播延迟的时间延迟(即总共四个L段的延迟)。连续可变信号通过两种模式中的一种模式穿过第二反馈路径(即从节点118C回到节点118C的路径)，该两种模式是：1)包括网络108D的第一和第三受控阻抗通道的复合模式，使得信号以相继顺序通过增益单元156B、156E-156G、158A和158B和157E；以及2)包括网络108D的第二受控阻抗通道的简单模式，使得信号以相继顺序通过增益单元156B和156E、157A和157B、156G以及157D和157E。等于六个电抗性阻抗段的传播延迟(即总共六个L段的延迟)的延迟被引入到通过两种复合模式中的任一种模式穿过第三反馈路径的任何连续可变信号，两种复合模式是：1)第一复合模式，其包括网络108B的第一和第四受控阻抗通道，使得信号以相继顺序通过增益单元156B、156E-156G、158A、158C和158D以及157E；以及2)第二复合模式，其包括网络108D的第二和第三、第四受控阻抗通道，使得信号以相继顺序通过增益单元156B和156E、157A和157B、156G、158A和158B和157E。最后，当它们通过增益单元156B和156E、157A和157B、156G、158A、158C和158D以及157E按相继顺序通过时，穿过包括网络108D的第二和第四受控阻抗通道的第四反馈路径的连续可变信号经受等于八个电抗性阻抗段的传播延迟的时间延迟(总共八个L段的延迟)。由四个不同反馈路径中的任何一个产生的时间延迟与任何其他不同的反馈路径产生的时间延迟不同，相差的量等于或超过两个电抗性阻抗段的传播延迟(例如，第一和第二反馈路径之间的时间延迟差是两个L段的传播延迟，第三和第四反馈路径之间的时间延迟差是两个L段的传播延迟，第一和第四反馈路径之间的时间延迟差是六个L段的传播延迟等)。通常，由穿过任何一个不同的反馈路径产生的时间延迟优选地不同于从穿过任何其它不同的反馈路径产生的时间延迟，相差的量等于或超过与任何电抗性阻抗段相关联的最小传播延迟(即包括第一或第二有源梯形网络的任何L段的最小传播延迟)。本领域技术人员将容易地理解，在调制器200的示例性实施例中，量化信号(例如，信号103D)类似地穿过四个反馈路径，其使得信号经受相差等于或超过两个电抗性阻抗段的传播延迟的量的时间延迟。
再次参考示例性调制器200，增益单元的跨导优选地被配置为使得应用到输入信号的连续可变版本(即作为穿过第一、第二、第三和第四反馈路径的合并信号的一部分)的总滤波HC(s)由下式给出：
Figure GDA0002379802240000221
其中，
Figure GDA0002379802240000222
是应用于通过调制器的第(j-1)个反馈路径的输入信号的连续可变版本的集合滤波(即通过第一和第二有源梯形网络内的阻抗段进行的滤波的组合)。类似地，应用到输入信号的量化版本(即作为穿过第一、第二、第三和第四反馈路径的合并信号的一部分)的总滤波HQ(s)由下式给出：
Figure GDA0002379802240000231
其中，
Figure GDA0002379802240000232
是应用于通过调制器的第(j-1)个反馈路径的输入信号的量化版本的集合滤波(即在第一和第二有源梯形网络内的电抗性阻抗段的滤波的组合)。在示例性调制器200的优选实施例中，增益单元的跨导和电抗性阻抗段(即L段)的传递函数被配置为使得：1)应用于穿过第一反馈路径的信号的集合滤波与由网络108D的第三传输通道应用的附加(残余)滤波等效但不一定相同；以及2)应用于穿过第二反馈路径的信号的集合滤波与由网络108D的第四传输通道应用的附加(残余)滤波等效但不一定相同。然而，在替代实施例中，通过第一反馈路径的集合滤波与由第三传输通道应用的残余滤波不同，并且通过第二反馈路径应用的集合滤波与由第四传输通道应用的残余滤波不同。在任何情况下，当根据优选实施例(即通过第一反馈路径、第二反馈路径、第三传输通道和第四传输通道的优选滤波)将调制器200配置为用作DPL时，应用于输入信号的连续可变版本(即作为穿过第一、第二、第三和第四反馈路径的合并信号的一部分)的总滤波HC(s)由下式给出：
HC(s)＝H1(s)·H3(s)·[2+H1(s)·H3(s)]
并且，应用到输入信号的量化版本(即作为穿过第一、第二、第三和第四反馈路径的合并信号的一部分)的总滤波HQ(s)由下式给出：
HQ(s)＝H2(s)·H3(s)·[2+H2(s)·H3(s)]
其中
Figure GDA0002379802240000233
并且
Figure GDA0002379802240000234
这导致近似全通的信号传递函数(STF)，以及具有四阶响应的噪声传递函数(NTF)，其由下式给出：
Figure GDA0002379802240000235
图9B是示出具有全通滤波器响应Wij(s)的四阶DPL的NTF响应的图，其已经通过循环参数
Figure GDA0002379802240000241
(即,
Figure GDA0002379802240000242
和
Figure GDA0002379802240000243
)配置，以便在0.125赫兹的归一化频率(即tPD＝0.5)产生频谱零点。
应当注意，对于根据本发明的优选实施例的分布式调制器，将输入信号的连续可变版本和输入信号的量化版本反馈到第一有源梯形网络(即其中反馈的信号与耦合自调制器输入端的信号组合)，作为分离的信号或合并的(即误差)信号，通过许多不同的反馈路径(即通过简单或复合模式)，其等于或大于噪声整形响应的期望阶数。引入到穿过一个不同反馈路径的信号的时间延迟与引入到穿过另一个不同反馈路径的信号的时间延迟不同，相差的量等于或超过与任何电抗性阻抗段相关联的最小传播延迟(即与第一或第二有源梯形网络内的任何L段相关联的最小传播延迟)。尽管上面讨论的示例性实施例采用两个不同的反馈路径和二阶整形，或四个不同的反馈路径和四阶整形，但是应该将具有不同数量的反馈路径和不同阶数的噪声整形响应的分布式调制器考虑为在本发明的范围内。
其他注意事项
如本文所使用的，术语“耦合”或该词的任何其他形式旨在意味着直接连接或通过诸如电抗性阻抗段、增益单元或其他处理块的一个或多个其他元件连接。
在前面的讨论中，术语“操作者”、“操作”、“功能”和类似的术语可以指代方法步骤或硬件组件，这取决于具体的实现/实施例。
一方面在本文或附图中明确阐述的公开与另一方面通过引用并入本文的任何材料之间发生任何冲突或不一致之处，本公开应优先。在通过引用并入本文的任何申请或专利的公开之间发生任何冲突或不一致的情况下，具有最新优先权日的公开应优先。
除非明确指出相反，诸如“最优”、“优化”、“最小化”、“最佳”的词语以及类似词语和其他表示比较的单词和后缀在上述讨论中没有使用为其绝对意义。相反，这些术语通常意在通过任何其他潜在的约束(例如用户指定的约束和目标以及成本和处理限制)来理解。
本文中对旨在触发、限制、滤波或以其他方式影响处理步骤、其他动作、处理步骤或动作主题或任何其他活动或数据的“标准”、“多个标准”、“条件(condition)”、“条件(conditions)”或类似词语旨在指“一个或多个”，而不管是使用单数还是复数形式。例如，任何标准或条件可以包括动作、事件和/或出现(即多部分标准或条件)的任何组合(例如布尔组合)。
在上述讨论中，词语“包括(include)”，“包括(includes)”，“包括(including)”及词语的所有其它形式不应该被理解为限制，而应该将这些单词之后的任何具体项理解为仅仅是示范性的。
上面描述了本发明的几个不同实施方式，每个这样的实施例被描述为包括某些特征。然而，旨在结合任何单个实施方式的讨论描述的特征不限于该实施方式，而是可以被包括和/或布置在任何其它实施方式中的各种组合中，如将由本领域技术人员理解的。
类似地，在上面的讨论中，功能有时归因于特定的模块或部件。然而，功能通常可以根据需要在任何不同的模块或部件之间重新分发，在一些情况下完全避免对特定部件或模块的需要和/或需要添加新的部件或模块。如本领域技术人员将理解的，参考本发明的具体实施方式，功能的精确分布优选地根据已知的工程折衷来进行。
因此，虽然本发明已经关于其示例性实施例和附图被详细描述，但是对于本领域技术人员明显的是，在不脱离本发明的精神和范围的情况下，可以实现本发明的各种适应和修改。因此，本发明不限于附图所示和上述的精确实施方式。相反，意图是不偏离本发明的精神的所有这样的变化被认为是落入其仅由所附权利要求书限定的范围内。

Claims (14)

1.一种分布式调制器，其被配置成对外部采样/量化设备的噪声和失真进行整形，所述调制器包括：
输入线，其被配置成接收在时间上和在数值上连续的输入信号；
第一辅助线，其被配置成向外部采样/量化设备提供所述输入信号的幅度缩放且时间延迟的版本；
第二辅助线，其被配置成从所述外部采样/量化设备接收量化信号；
第一有源梯形网络，其具有：耦合到所述输入线的第一输入端；第二输入端；耦合到所述第一辅助线的第一输出端；以及第二输出端；以及
第二有源梯形网络，其具有：耦合到所述第一有源梯形网络的第二输出端的第一输入端；耦合到所述第二辅助线的第二输入端；以及耦合到所述第一有源梯形网络的第二输入端的输出端，
其中，所述第一有源梯形网络和所述第二有源梯形网络中的每一个包括多个电抗性阻抗段和多个增益单元，所述多个电抗性阻抗段和所述多个增益单元被耦合在一起以形成一个或多个受控阻抗传输通道，并且其中每个所述电抗性阻抗段包括：(a)至少一个串联电感元件，(b)至少一个并联电容元件，以及(c)所述电感元件和所述电容元件耦合到的连接点，以及
其中，所述多个增益单元中的每一个还包括：(a)有源设备，(b)耦合到第一电抗性阻抗段的连接点的输入端子，以及(c)耦合到第二电抗性阻抗段的连接点的输出端子，以及
其中，从所述输入线到所述第一辅助线的传递函数在指定的输入信号工作带宽上是近似全通的。
2.根据权利要求1所述的调制器，还包括监视线，所述监视线被配置成提供模拟所述量化信号内存在的噪声和失真的误差信号。
3.根据权利要求2所述的调制器，其中，所述监视线上的所述误差信号根据常规的多级(噪声)整形(MASH)配置作为输入被提供到第二调制器级。
4.根据权利要求1-3中的任一项所述的调制器，其中，所述第二有源梯形网络的所述多个受控阻抗传输通道建立多个反馈路径。
5.根据权利要求4所述的调制器，其中，由所述第二有源梯形网络建立的反馈路径的总数等于或超过所述调制器的噪声整形响应的阶数。
6.根据权利要求4所述的调制器，其中，通过所述反馈路径中的每个反馈路径的时间延迟与通过所述反馈路径中的每个其它反馈路径的时间延迟相差的量等于或超过与所述电抗性阻抗段相关联的最小传播延迟。
7.根据权利要求4所述的调制器，其中，作为一个反馈路径的部分响应，受控阻抗传输通道的响应在时间延迟或幅度缩放中的至少一个方面等效于第二反馈路径的完整响应。
8.根据权利要求1-3中的任一项所述的调制器，其中，所述电抗性阻抗段的每个具有等于或大于所述调制器的最大工作频率的低通转角频率。
9.根据权利要求1-3中的任一项所述的调制器，其中，所述电抗性阻抗段中的至少两段在总幅度响应或总组延迟响应中的至少一个方面上相互等效。
10.根据权利要求1-3中的任一项所述的调制器，其中，电抗性阻抗段中的至少两段在总幅度响应或总组延迟响应中的至少一个方面上彼此不同。
11.根据权利要求1-3中的任一项所述的调制器，其中，所述增益单元中的至少一个包括可变增益控制。
12.根据权利要求11所述的调制器，其中，所述可变增益控制确定在所述调制器的噪声传递函数的频率响应中的频谱最小值的位置。
13.根据权利要求1-3中的任一项所述的调制器，其中，所述第一有源梯形网络的电抗性阻抗段被级联以便使得所述输入线上的信号与所述第一有源梯形网络的第二输入端的信号结合以在所述第一有源梯形网络的所述第二输出端创建复合信号，所述复合信号和来自所述第二辅助线的量化信号一起在所述第二有源梯形网络的电抗性阻抗段上传播。
14.根据权利要求1-3中的任一项所述的调制器，其中，所述第二有源梯形网络组合在其第一输入端提供的连续可变信号和在其第二输入端提供的量化信号，并且所组合信号在所述第二有源梯形网络内的所述受控阻抗传输通道上传播，以产生所述第二有源梯形网络的所述输出端。
CN201580054391.8A 2014-08-11 2015-07-29 分布式噪声整形装置 Active CN106797210B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201462035550P 2014-08-11 2014-08-11
US62/035,550 2014-08-11
US201462095332P 2014-12-22 2014-12-22
US62/095,332 2014-12-22
US14/810,105 2015-07-27
US14/810,105 US9391656B2 (en) 2014-08-11 2015-07-27 Distributed noise shaping apparatus
PCT/US2015/042727 WO2016025176A1 (en) 2014-08-11 2015-07-29 Distributed noise shaping apparatus

Publications (2)

Publication Number Publication Date
CN106797210A CN106797210A (zh) 2017-05-31
CN106797210B true CN106797210B (zh) 2020-08-18

Family

ID=55268221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580054391.8A Active CN106797210B (zh) 2014-08-11 2015-07-29 分布式噪声整形装置

Country Status (4)

Country Link
US (1) US9391656B2 (zh)
EP (1) EP3180856B1 (zh)
CN (1) CN106797210B (zh)
WO (1) WO2016025176A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685975B2 (en) * 2015-01-29 2017-06-20 Syntropy Systems, Llc Distributed combiner for parallel discrete-to-linear converters
US10361711B1 (en) * 2018-12-13 2019-07-23 Analog Devices Global Unlimited Company Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters
US11949386B2 (en) * 2020-09-10 2024-04-02 Pagnanelli Family Trust Distributed conversion of digital data to radio frequency

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285071A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd Ａｄ変換装置
KR100799590B1 (ko) * 2006-12-05 2008-01-30 한국전자통신연구원 리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서
CN103199800A (zh) * 2013-03-20 2013-07-10 微动科技（杭州）有限公司 Class D消噪电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769618A (en) 1986-05-30 1988-09-06 Trw Inc. Distributed power combiner/divider
US6032048A (en) * 1997-03-17 2000-02-29 Ericsson Inc. Method and apparatus for compensating for click noise in an FM receiver
US6424221B1 (en) * 2000-06-19 2002-07-23 Advanced Micro Devices, Inc. Programmable gain amplifier for use in data network
US6690251B2 (en) 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
FR2837035B1 (fr) * 2002-03-08 2005-04-08 Thales Sa Filtre integrateur a temps continu et a variation de phase minimale, modulateur sigma-delta passe bande utilisant un tel filtre
US7346113B2 (en) * 2002-07-26 2008-03-18 Texas Instruments Incorporated Method and circuit for stop of signals quantized using noise-shaping
KR101009896B1 (ko) 2002-11-19 2011-01-20 엔엑스피 비 브이 전자 장치 및 Ｒｘ 대역과 Ｔｘ 대역의 분리 방법
US7130346B2 (en) * 2004-05-14 2006-10-31 Freescale Semiconductor, Inc. Method and apparatus having a digital PWM signal generator with integral noise shaping
JP2005328370A (ja) * 2004-05-14 2005-11-24 Fujitsu Ltd 超電導複数段シグマデルタ変調器
JP4791740B2 (ja) 2005-03-14 2011-10-12 旭化成エレクトロニクス株式会社 デジタルスイッチングアンプ
US7280063B2 (en) * 2005-04-29 2007-10-09 Georgia Tech Research Corporation Programmable voltage-output floating-gate digital to analog converter and tunable resistors
DE102005035385B4 (de) * 2005-07-28 2011-05-12 Infineon Technologies Ag Digital-Analog-Umsetzer und Verfahren zur Digital-Analog-Umsetzung eines Signals
US7598897B2 (en) * 2007-12-13 2009-10-06 Hypres, Inc. Superconductor analog-to-digital converter
US8299947B2 (en) * 2009-06-26 2012-10-30 Syntropy Systems, Llc Sampling/quantization converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285071A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd Ａｄ変換装置
KR100799590B1 (ko) * 2006-12-05 2008-01-30 한국전자통신연구원 리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서
CN103199800A (zh) * 2013-03-20 2013-07-10 微动科技（杭州）有限公司 Class D消噪电路

Also Published As

Publication number Publication date
EP3180856A1 (en) 2017-06-21
US9391656B2 (en) 2016-07-12
EP3180856A4 (en) 2018-04-18
CN106797210A (zh) 2017-05-31
WO2016025176A1 (en) 2016-02-18
EP3180856B1 (en) 2020-09-09
US20160043758A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
US9225353B2 (en) Apparatuses and methods for linear to discrete quantization conversion with reduced sampling-variation errors
US9000967B2 (en) Apparatuses and methods for linear to discrete quantization conversion with reduced sampling variation errors
US8570200B2 (en) Continuous-time oversampled converter having enhanced immunity to noise
US9973172B2 (en) Digital signal processor
US9762221B2 (en) RC lattice delay
US10263628B2 (en) Apparatuses and methods for converting fluctuations in periodicity of an input signal into fluctuations in amplitude of an output signal
EP0815651B1 (en) A DELTA-SIGMA ($g(D)$g(S)) MODULATOR HAVING A DYNAMICALLY TUNABLE CONTINUOUS TIME Gm-C ARCHITECTURE
US6111531A (en) Parallel architecture for a bandpass sigma-delta modulator
US10623014B2 (en) Apparatuses and methods for sample rate conversion
EP2860874B1 (en) Apparatuses and methods for linear to discrete quantization conversion with reduced sampling-variation errors
US10651870B2 (en) Input path matching in pipelined continuous-time analog-to-digital converters
CN101601185B (zh) 包括频率选择电路的装置和方法
CN106797210B (zh) 分布式噪声整形装置
EP3044874A1 (en) Circuits and methods for switched-mode operational amplifiers
JP2004040764A (ja) 最小位相変動連続時間積分フィルタおよび当該フィルタを使用した帯域通過σδ変調器
US9685975B2 (en) Distributed combiner for parallel discrete-to-linear converters
Papazoglou et al. A transformation to obtain CCII-based adjoint of op.-amp.-based circuits
US9634700B2 (en) Distributed noise shaping apparatus
CN114389626A (zh) 一种高速数字信号通道解调系统
Romero et al. Efficient design of two-stage comb-based decimation filters using Chebyshev sharpening
US11133820B1 (en) Overload recovery method in sigma delta modulators
Tamilselvan et al. Spur reduction technique for fractional-N frequency synthesizer with MASH 1-1-1-1 Sigma Delta modulator
Afifi et al. Design study of a tunable bandpass continous time sigma delta modulator for FM digital reciver
Takagi et al. Novel automatic tuning system using PLL with switched capacitor circuit technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210508

Address after: California, USA

Patentee after: Christopher Pagnanelli

Address before: California, USA

Patentee before: Syntropy Systems, LLC

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220113

Address after: California, USA

Patentee after: Pagnanelli family trust

Address before: California, USA

Patentee before: Christopher Pagnanelli

TR01 Transfer of patent right