CN106787691A - 电荷泵电路、电荷泵系统和存储器 - Google Patents

Abstract

一种电荷泵电路、电荷泵系统和存储器，所述电荷泵电路包括：电荷泵单元，其输入端耦接所述电荷泵电路的输入端，其输出端耦接所述电荷泵电路的输出端；时钟升压电路，接收时钟信号，适于将所述时钟信号进行升压，以输出升压时钟信号；升压电路，接收所述升压时钟信号，适于基于所述升压时钟信号提升电压，以输出升压信号；传输电路，适于将所述升压信号传输至所述电荷泵单元。本发明电荷泵电路具有较高的面积效率。

Description

电荷泵电路、电荷泵系统和存储器

技术领域

本发明涉及半导体设计领域，特别涉及一种电荷泵电路、电荷泵系统和存储器。

背景技术

在信息时代，基于低功耗、低成本的设计要求，存储器的电源电压通常比较低，例如2.5V、1.8V。然而，为了实现存储信息的读写，通常需要远高于电源电压的编程电压和擦除电压，例如8V或11V。因此，电荷泵系统被广泛应用于存储器中，较低的电源电压经过多阶正电荷泵电路的作用可以获得较高的编程电压和擦除电压。此外，负电荷泵电路在如存储器、锁相环等电路中也有广泛应用。

图1是现有技术中一种电荷泵电路的结构框图。如图1所示，所述电荷泵电路100可以包括反相器I1、电容C1、PMOS管P1、NMOS管N1、正电荷泵单元101和负电荷泵单元102。其中，所述反相器I1除了起到逻辑反相的作用外，还可以提高时钟信号CK1的驱动能力，以增加对所述电容C1的充电电流；所述电容C1为电荷泵泵送电容，在时钟信号CK1和反相器I1的驱动作用下，所述电容C1被充电或者维持电压恒定，以得到升压信号VBst；所述PMOS管P1和NMOS管N1分别适于传输所述升压信号VBst至正电荷泵单元101和负电荷泵单元102。

如图图1和2所示，现有技术的电荷泵系统可以包括多个级联的所述电荷泵电路100；其中，所述电荷泵电路100中的正电荷泵单元101可以包括NMOS管N2(NMOS管N5和NMOS管N8与NMOS管N2结构相同)；负电荷泵单元102可以包括NMOS管N3(NMOS管N6和NMOS管N9与NMOS管N3结构相同)。所述电荷泵系统可以对初始电压进行分级地逐渐提高或者降低电压并输出。例如，所述电荷泵系统中正电荷泵系统的部分可以对电源电压进行升压，负电荷泵系统的部分可以对地线电压进行降压，并由最后一级电荷泵电路100的输出端输出所述电荷泵系统的输出电压。

然而，随着半导体工艺对面积的要求越来越高，现有技术中的电荷泵电路的面积需要进一步减小。

发明内容

本发明解决的技术问题是如何减小电荷泵电路的面积。

为解决上述技术问题，本发明实施例提供一种电荷泵电路，包括：电荷泵单元，其输入端耦接所述电荷泵电路的输入端，其输出端耦接所述电荷泵电路的输出端；时钟升压电路，接收时钟信号，适于将所述时钟信号进行升压，以输出升压时钟信号；升压电路，接收所述升压时钟信号，适于基于所述升压时钟信号提升电压，以输出升压信号；传输电路，适于将所述升压信号传输至所述电荷泵单元。

可选地，所述时钟信号为周期信号，且在每一周期内具有高电平和低电平，所述时钟升压电路适于将反相时钟信号每一周期内的高电平进行升压，并保持低电平不变，以得到所述升压时钟信号，所述反相时钟信号与所述时钟信号反相。

可选地，所述时钟升压电路为倍压电路，适于将所述时钟信号的幅度升压为两倍。

可选地，所述时钟升压电路包括：第一电容单元，所述第一电容单元的第一端接收所述反相时钟信号；第一开关单元，具有第一开启特性，其控制端接收所述反相时钟信号，其第一端耦接电源；第二开关单元，具有所述第一开启特性，其控制端接收所述升压时钟信号，其第一端耦接所述第一开关单元的第二端，其第二端耦接所述第一电容单元的第二端；第三开关单元，具有所述第一开启特性，其控制端接收所述时钟信号，其第一端耦接所述第二开关单元的第二端，其第二端输出所述升压时钟信号；第四开关单元，具有不同于所述第一开启特性的第二开启特性，其控制端接收所述时钟信号，其第一端耦接所述第三开关单元的第二端，其第二端接地。

可选地，所述第一开关单元包括：第一PMOS管，所述第一PMOS管的栅极耦接所述第一开关单元的控制端，所述第一PMOS管的源极耦接所述第一开关单元的第一端，所述第一PMOS管的漏极耦接所述第一开关单元的第二端；所述第二开关单元包括：第二PMOS管，所述第二PMOS管的栅极耦接所述第二开关单元的控制端，所述第二PMOS管的源极耦接所述第二开关单元的第一端，所述第二PMOS管的漏极耦接所述第二开关单元的第二端；所述第三开关单元包括：第三PMOS管，所述第三PMOS管的栅极耦接所述第三开关单元的控制端，所述第三PMOS管的源极耦接所述第三开关单元的第一端，所述第三PMOS管的漏极耦接所述第三开关单元的第二端。

可选地，所述第四开关单元包括：第一NMOS管，所述第一NMOS管的栅极耦接所述第四开关单元的控制端，所述第一NMOS管的源极耦接所述第四开关单元的第二端；第二NMOS管，所述第二NMOS管的栅极耦接电源，所述第二NMOS管的源极耦接所述第一NMOS管的漏极，所述第二NMOS管的漏极耦接所述第四开关单元的第一端。

可选地，所述第一电容单元包括第一电容，所述第一电容的第一端耦接所述第一电容单元的第一端，所述第一电容的第二端耦接所述第一电容单元的第二端；所述升压电路包括：第二电容，所述第二电容的第一端耦接所述升压电路的输入端，所述第二电容的第二端耦接所述升压电路的输出端。

可选地，所述第一电容的栅氧化层厚度小于所述第二电容的栅氧化层厚度。

可选地，所述第一电容包括：第四PMOS管，所述第四PMOS管的栅极耦接所述第一电容的第一端，所述第四PMOS管的衬底耦接所述第四PMOS管的源极、漏极以及所述第一电容的第二端。

可选地，所述电荷泵单元包括正电荷泵单元，所述传输电路包括第一传输电路；或者，所述电荷泵单元包括负电荷泵单元，所述传输电路包括第二传输电路；或者，所述电荷泵单元包括所述正电荷泵单元和负电荷泵单元，所述传输电路包括所述第一传输电路和第二传输电路；所述电荷泵电路的输入端包括第一输入端和第二输入端，所述电荷泵电路的输出端包括第一输出端和第二输出端，所述正电荷泵单元的输入端耦接所述电荷泵电路的第一输入端，所述正电荷泵单元的输出端耦接所述电荷泵电路的第一输出端，所述负电荷泵单元的输入端耦接所述电荷泵电路的第二输入端，所述负电荷泵单元的输出端耦接所述电荷泵电路的第二输出端；其中，所述第一传输电路适于将所述升压信号传输至所述正电荷泵单元；所述第二传输电路适于将所述升压信号传输至所述负电荷泵单元。

可选地，所述第一传输电路包括：第五PMOS管，所述第五PMOS管的栅极接收地线电压，所述第五PMOS管的漏极接收所述升压信号，所述第五PMOS管的源极耦接所述电荷泵单元；所述第二传输电路包括：第三NMOS管，所述第三NMOS管的栅极接收电源电压，所述第三NMOS管的漏极耦接所述第五PMOS管的漏极，所述第三NMOS管的源极耦接所述电荷泵单元。

可选地，所述电荷泵电路还包括：驱动电路，适于增加所述时钟信号的驱动能力。

为解决上述技术问题，本发明实施例还提供一种电荷泵系统，包括多个互相级联的以上所述的电荷泵电路。

为解决上述技术问题，本发明实施例还提供一种存储器，包括以上所述的电荷泵系统，所述电荷泵系统适于为所述存储器提供编程电压和/或擦除电压。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供一种电荷泵电路，所述电荷泵电路包括：电荷泵单元，其输入端耦接所述电荷泵电路的输入端，其输出端耦接所述电荷泵电路的输出端；时钟升压电路，接收时钟信号，适于将所述时钟信号进行升压，以输出升压时钟信号；升压电路，接收所述升压时钟信号，适于基于所述升压时钟信号提升电压，以输出升压信号；传输电路，适于将所述升压信号传输至所述电荷泵单元。相比于现有技术，本发明实施例中的时钟升压电路对所述时钟信号或者反相时钟信号进行了预升压，例如，升压幅度为两倍，则传输至所述升压电路的时钟升压信号的高电平的幅度升压为两倍。由于所述升压电路可以被所述时钟升压信号的高电平充电，并且可以充电后获得的电荷进行维持，因此，所述升压电路可以是电容。在存储恒定电荷的情况下，由于充电电压的增加，所述电容的面积在保持电容极板的距离不变的情况下，所述电容极板的正对面积可以减小，因此，本实施例电荷泵电路具有较高的面积效率。

附图说明

图1是现有技术中的一种电荷泵电路的结构框图。

图2是现有技术中的一种电荷泵系统的结构框图。

图3是本发明实施例一种电荷泵电路的结构框图。

图4是本发明实施例另一种电荷泵电路的结构框图。

具体实施方式

如背景技术部分所述，随着半导体工艺的不断发展，现有技术中的电荷泵电路的面积需要进一步减小。

继续参照图1，本申请发明人对所述电荷泵电路100进行了分析。由于电荷泵电路100的工作原理是在时钟信号CK1作用于所述电容C1，在所述电容C1升压的同时，将电荷传输至正电荷泵单元101和负电荷泵单元102，并由所述时钟信号CK1的相位和所述正电荷泵单元101和负电荷泵单元102决定将所述电荷进行“储存”还是对外传输。根据电容C、电压U和电容存储的电荷Q的关系Q＝C×U可知，在电容存储的电荷一定时，所施加的电压越大，所述电容可以越小。电容C的计算公式为C＝εS/(4πkd)，其中，ε是常数，S为电容极板的正对面积，d为电容极板的距离，k则是静电力常量。在半导体工艺中，栅氧化层相当于电容的介质，电容容量与介质厚度成反比，所述电容一般采用高压MOS管实现，也意味着高压MOS管的栅氧化层厚度较大，因此，想要增加电容的容值，唯有增加其面积。

因此，根据以上分析可以得出，在存储的电荷恒定的情况下，可以采用增加电压U的方式，降低电荷泵电路100中电容C1的面积。

针对以上所述的技术问题，本发明实施例提出一种电荷泵电路，在现有技术电荷泵电路的基础上，对时钟信号进行预升压，使得施加在电荷泵电路中升压电路上的电压被提升，以此降低升压电路的面积。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图3和图4所示，本发明实施例提供一种电荷泵电路200，所述电荷泵电路200可以包括：电荷泵单元204、时钟升压电路201、升压电路202和传输电路203。

其中，所述电荷泵单元204的输入端耦接所述电荷泵电路200的输入端，所述电荷泵单元204的输出端耦接所述电荷泵电路200的输出端。

所述时钟升压电路201接收时钟信号CK，适于将所述时钟信号CK进行升压，以输出升压时钟信号CKM。

具体而言，所述时钟信号CK可以为周期信号，且在每一周期内具有高电平和低电平，所述时钟升压电路201可以对所述时钟信号CK进行升压，可以将所述时钟信号CK每一周期内的高电平进行升压，并保持低电平不变。所述时钟信号CK的占空比可以是50％，但不限于此。在具体实施中，所述时钟升压电路201还可以将反相时钟信号CKb每一周期内的高电平进行升压，并保持低电平不变，以得到所述升压时钟信号CKM，所述反相时钟信号CKb与所述时钟信号CK反相。其中，所述时钟信号CK可以经由奇数级的反相器得到所述反向时钟信号，此处不再赘述。

所述升压电路202接收所述升压时钟信号CKM，适于基于所述升压时钟信号CKM提升电压，以输出升压信号VBst。当所述升压时钟信号CKM为高电平时，所述升压时钟信号CKM向所述升压电路202充电以使得所述升压信号VBst的幅度增加，当所述升压时钟信号CKM为低电平时，所述升压信号VBst的幅度维持恒定。

所述传输电路203适于将所述升压信号VBst传输至所述电荷泵单元204。

在具体实施中，所述电荷泵单元204可以包括正电荷泵单元2041和/或负电荷泵单元2042，本实施例不进行特殊限制。

具体地，当所述电荷泵单元204包括正电荷泵单元2041时，所述传输电路203包括第一传输电路(图中未标示)。当所述电荷泵单元204包括负电荷泵单元2042时，所述传输电路203包括第二传输电路(图中未标示)。当所述电荷泵单元204包括所述正电荷泵单元2041和负电荷泵单元2042时，所述传输电路203包括所述第一传输电路和第二传输电路。

其中，所述第一传输电路适于将所述升压信号VBst传输至所述正电荷泵单元2041；所述第二传输电路适于将所述升压信号VBst传输至所述负电荷泵单元2042。

需要说明的是，当所述电荷泵单元204包括所述正电荷泵单元2041和负电荷泵单元2042时，所述电荷泵电路200的输入端包括第一输入端和第二输入端，所述电荷泵电路200的输出端包括第一输出端和第二输出端，所述正电荷泵单元2041的输入端耦接所述电荷泵电路200的第一输入端，所述正电荷泵单元2041的输出端耦接所述电荷泵电路200的第一输出端，所述负电荷泵单元2042的输入端耦接所述电荷泵电路200的第二输入端，所述负电荷泵单元2042的输出端耦接所述电荷泵电路200的第二输出端。

在具体实施中，所述时钟升压电路201可以为倍压电路，也即所述时钟升压电路201适于将所述时钟信号CK的幅度升压为两倍。然而，本实施例对所述时钟升压信号VBst的升压幅度不做特殊限制。

在这种情况下，以所述时钟升压电路201将反相时钟信号CKb每一周期内的高电平进行升压，并保持低电平不变为例。当所述时钟信号CK为高电平(设高电平的幅度为电源电压，表示为Vdd)时，所述反相时钟信号CKb为低电平(幅度为0)，所述升压时钟信号CKM的幅度为0；当所述时钟信号CK为低电平(幅度为0)时，所述反相时钟信号CKb为高电平(幅度为Vdd)，所述升压时钟信号CKM的幅度为两倍的电源电压，也即2Vdd。所述时钟升压信号VBst的幅度在0和2Vdd间变化。

总结而言，相比于现有技术，本发明实施例中的时钟升压电路201对所述时钟信号CK或者反相时钟信号CKb进行了预升压，例如，升压幅度为两倍，则传输至所述升压电路202的时钟升压信号VBst的高电平由Vdd升高至2Vdd。由于所述升压电路202可以被所述时钟升压信号VBst的高电平充电，并且可以充电后获得的电荷进行维持，因此，所述升压电路202可以是电容。在存储恒定电荷的情况下，由于充电电压的增加，所述电容的面积在保持电容极板的距离不变(形成所述电容的MOS管的栅氧化层厚度不变)的情况下，所述电容极板的正对面积可以减小，具有较高的面积效率。

在具体实施中，若所述时钟升压电路201为倍压电路，所述时钟升压电路201可以包括：第一电容单元(图中未标示)、第一开关单元(图中未标示)、第二开关单元(图中未标示)、第三开关单元(图中未标示)和第四开关单元(图中未标示)。

其中，所述第一电容单元的第一端接收所述反相时钟信号CKb。

所述第一开关单元具有第一开启特性，其控制端接收所述反相时钟信号CKb，其第一端耦接电源VDD。

所述第二开关单元具有所述第一开启特性，其控制端接收所述升压时钟信号CKM，其第一端耦接所述第一开关单元的第二端，其第二端耦接所述第一电容单元的第二端。

所述第三开关单元具有所述第一开启特性，其控制端接收所述时钟信号CK，其第一端耦接所述第二开关单元的第二端，其第二端输出所述升压时钟信号CKM。

所述第四开关单元具有不同于所述第一开启特性的第二开启特性，其控制端接收所述时钟信号CK，其第一端耦接所述第三开关单元的第二端，其第二端接地。

需要说明的是，所述第一开启特性和第二开启特性指的是在控制端接收不同的控制电压时开关单元开启或者关断的特性。例如，所述第一开关单元可以在控制端接收高电平时导通，称之为其具有所述第一开启特性，对应地，所述第四开关单元在控制端接收低电平时导通，可以称之为其具有所述第二开启特性。

具体而言，所述第一开关单元可以包括第一PMOS管P1，所述第一PMOS管P1的栅极耦接所述第一开关单元的控制端，所述第一PMOS管P1的源极耦接所述第一开关单元的第一端，所述第一PMOS管P1的漏极耦接所述第一开关单元的第二端。

所述第二开关单元可以包括第二PMOS管P2，所述第二PMOS管P2的栅极耦接所述第二开关单元的控制端，所述第二PMOS管P2的源极耦接所述第二开关单元的第一端，所述第二PMOS管P2的漏极耦接所述第二开关单元的第二端。

所述第三开关单元可以包括第三PMOS管P3，所述第三PMOS管P3的栅极耦接所述第三开关单元的控制端，所述第三PMOS管P3的源极耦接所述第三开关单元的第一端，所述第三PMOS管P3的漏极耦接所述第三开关单元的第二端。

在具体实施中，所述第四开关单元可以包括第一NMOS管N1和第二NMOS管N2。

其中，所述第一NMOS管N1的栅极耦接所述第四开关单元的控制端，所述第一NMOS管N1的源极耦接所述第四开关单元的第二端。

所述第二NMOS管N2的栅极耦接电源VDD，所述第二NMOS管N2的源极耦接所述第一NMOS管N1的漏极，所述第二NMOS管N2的漏极耦接所述第四开关单元的第一端。

当所述时钟信号CK的电平为Vdd时，所述反相时钟信号CKb的幅度为0，此时，所述第一PMOS管P1导通，所述第三PMOS管P3关断，所述第一NMOS管N1和第二NMOS管N2导通，所述升压时钟信号CKM的幅度为0，所述第二PMOS管P2导通；此时，所述第一电容单元的第一端的电平幅度为0，第二端的电平幅度为Vdd。

当所述时钟信号CK的电平变化为0时，所述反相时钟信号CKb的幅度为Vdd，此时，所述第一PMOS管P1关断，所述第一NMOS管N1关断；由于所述反相时钟信号CKb对所述第一电容单元充电，所述第一电容单元的第一端的电平幅度变化为Vdd，第二端的电平幅度变化为2Vdd，又由于所述第三PMOS管P3导通，因此，所述升压时钟信号CKM的幅度变换为2Vdd，也即完成了对所述时钟信号CK的升压。

需要说明的是，所述第一开关单元、第二开关单元、第三开关单元并不限定于PMOS管，所述第四开关单元也不限定于NMOS管。它们还可以采用其他的开关器件实现，只要其开启特性满足本实施例的要求即可。此外，所述第四开关单元还可以不包括所述第二NMOS管N2，仅包括所述第一NMOS管N1。

还需要说明的是，所述时钟升压电路201还可以是将所述时钟信号CK在每一个周期的高电平升高至三倍、四倍等等，本实施例对所述时钟升压电路201的升压幅度不进行限制。

在具体实施中，所述第一电容单元可以包括：第一电容C1，所述第一电容C1的第一端耦接所述第一电容单元的第一端，所述第一电容C1的第二端耦接所述第一电容单元的第二端。

具体地，所述第一电容C1可以包括：第四PMOS管N4，所述第四PMOS管N4的栅极耦接所述第一电容C1的第一端，所述第四PMOS管N4的衬底耦接所述第四PMOS管N4的源极、漏极以及所述第一电容C1的第二端。

在具体实施中，所述升压电路202可以包括：第二电容C2，所述第二电容C2的第一端耦接所述升压电路202的输入端，所述第二电容C2的第二端耦接所述升压电路202的输出端。

所述升压电路202还可以采用其他的升压元件、荣型阻抗或者几个电容的串并联实现，本实施例不进行特殊限制。

在本实施例中，可以设置所述第一电容C1的栅氧化层厚度小于所述第二电容C2的栅氧化层厚度。

在所述时钟升压电路201为倍压电路(也即，将输入电压的幅度升高为2倍的电路)的情况下，所述第二电容C2相比于现有技术，可以节约一半的面积。进一步相比于现有技术而言，本实施例中的时钟升压电路201在具体实施中，各个开关单元可以采用MOS管实现，所占面积很小，可以忽略不计，而其中的第一电容单元可以包括所述第一电容C1，所述第一电容C1在半导体工艺中，由于其可以采用非高压的MOS管进行实施，因此，所述第一电容C1可以具有相对较薄的栅氧化层厚度，以使得所述第一电容C1的面积较小。总体而言，相比于现有技术，本实施例电荷泵电路200中的第一电容C1和第二电容C2从总体上依然节约了面积。

在具体实施中，所述第一传输电路可以包括：第五PMOS管P5，所述第五PMOS管P5的栅极接收地线电压，所述第五PMOS管P5的漏极接收所述升压信号VBst，所述第五PMOS管P5的源极耦接所述电荷泵单元204。

由于所述第五PMOS管P5的栅极接收的电压为地线电压，因此，所述第五PMOS管P5可以传输正电压。本实施例中，还可以根据欲传输的电压幅度，对所述第五PMOS管P5的栅极所接收的电压进行调节。

在具体实施中，所述第二传输电路可以包括：第三NMOS管N3，所述第三NMOS管N3的栅极接收电源电压Vdd，所述第三NMOS管N3的漏极耦接所述第五PMOS管P5的漏极，所述第三NMOS管N3的源极耦接所述电荷泵单元204。

由于所述第三NMOS管N3的栅极接收的电压为电源电压Vdd，因此，所述第三NMOS管N3可以传输低于所述电源电压Vdd的负电压。本实施例中，还可以根据欲传输电压的幅度，对所述第三NMOS管N3的栅极所接收的电压进行调节。

在本发明实施例中，所述电荷泵电路200还可以包括：驱动电路206，适于增加所述时钟信号CK的驱动能力。

在具体实施中，所述驱动电路206可以包括：第一反相器I1，其输入端接收所述时钟信号CK，其输出端输出所述反相时钟信号CKb。

本领域技术人员应当理解的是，所述驱动电路206还可以其他常规的驱动电路，例如，所述驱动电路206还可以包括多个级联的反相器，所述多个级联的反相器中的第一级反相器的输入端接收所述时钟信号CK，所述多个级联的反相器中的最后一级反相器的输出端输出所述反相时钟信号CKb。此外，对所述多个级联的反相器的级数不进行限制，所述级数为奇数或者偶数时，可以在具体应用中，对增加了驱动能力的时钟信号CK的逻辑进行相应地处理，此处不做赘述。

本发明实施例还公开一种电荷泵系统，包括多个互相级联电荷泵电路200。相比于图2所示的电荷泵系统，本发明实施例电荷泵系统具有更高的面积效率。

具体地，当所述电荷泵单元204包括正电荷泵单元2041时，所述多个互相级联的电荷泵电路200中的第一级电荷泵电路的输入端接收第一初始电压。

具体地，当所述电荷泵单元204包括负电荷泵单元2042时，所述多个互相级联的电荷泵电路200中的第一级电荷泵电路的输入端接收第二初始电压。

具体地，当所述电荷泵单元204包括所述正电荷泵单元2041和负电荷泵单元2042时，所述多个互相级联的电荷泵电路200中的第一级电荷泵电路的第一输入端接收所述第一初始电压，后一级电荷泵电路的第一输入端耦接前一级电荷泵电路的第一输出端，所述多个互相级联的电荷泵电路200中的最后一级电荷泵电路的第一输出端耦接作为所述电荷泵系统的第一输出端；所述多个互相级联的电荷泵电路200中的第一级电荷泵电路的第二输入端接收所述第二初始电压，后一级电荷泵电路的第二输入端耦接前一级电荷泵电路的第二输出端，所述多个互相级联的电荷泵电路200中的最后一级电荷泵电路的第二输出端耦接作为所述电荷泵系统的第二输出端。

所述第一初始电压可以是电源电压Vdd，所述第二初始电压可以是地线电压，但不限于此。

本发明实施例还公开一种存储器，包括以上所述的电荷泵系统，所述电荷泵系统适于为所述存储器提供编程电压和/或擦除电压。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种电荷泵电路，其特征在于，包括：

电荷泵单元，其输入端耦接所述电荷泵电路的输入端，其输出端耦接所述电荷泵电路的输出端；

时钟升压电路，接收时钟信号，适于将所述时钟信号进行升压，以输出升压时钟信号；

升压电路，接收所述升压时钟信号，适于基于所述升压时钟信号提升电压，以输出升压信号；

传输电路，适于将所述升压信号传输至所述电荷泵单元。

2.根据权利要求1所述的电荷泵电路，其特征在于，所述时钟信号为周期信号，且在每一周期内具有高电平和低电平，所述时钟升压电路适于将反相时钟信号每一周期内的高电平进行升压，并保持低电平不变，以得到所述升压时钟信号，所述反相时钟信号与所述时钟信号反相。

3.根据权利要求2所述的电荷泵电路，其特征在于，所述时钟升压电路为倍压电路，适于将所述时钟信号的幅度升压为两倍。

4.根据权利要求3所述的电荷泵电路，其特征在于，所述时钟升压电路包括：

第一电容单元，所述第一电容单元的第一端接收所述反相时钟信号；

第一开关单元，具有第一开启特性，其控制端接收所述反相时钟信号，其第一端耦接电源；

第二开关单元，具有所述第一开启特性，其控制端接收所述升压时钟信号，其第一端耦接所述第一开关单元的第二端，其第二端耦接所述第一电容单元的第二端；

第三开关单元，具有所述第一开启特性，其控制端接收所述时钟信号，其第一端耦接所述第二开关单元的第二端，其第二端输出所述升压时钟信号；

第四开关单元，具有不同于所述第一开启特性的第二开启特性，其控制端接收所述时钟信号，其第一端耦接所述第三开关单元的第二端，其第二端接地。

5.根据权利要求4所述的电荷泵电路，其特征在于，

所述第一开关单元包括：第一PMOS管，所述第一PMOS管的栅极耦接所述第一开关单元的控制端，所述第一PMOS管的源极耦接所述第一开关单元的第一端，所述第一PMOS管的漏极耦接所述第一开关单元的第二端；

所述第二开关单元包括：第二PMOS管，所述第二PMOS管的栅极耦接所述第二开关单元的控制端，所述第二PMOS管的源极耦接所述第二开关单元的第一端，所述第二PMOS管的漏极耦接所述第二开关单元的第二端；

所述第三开关单元包括：第三PMOS管，所述第三PMOS管的栅极耦接所述第三开关单元的控制端，所述第三PMOS管的源极耦接所述第三开关单元的第一端，所述第三PMOS管的漏极耦接所述第三开关单元的第二端。

6.根据权利要求4所述的电荷泵电路，其特征在于，所述第四开关单元包括：

第一NMOS管，所述第一NMOS管的栅极耦接所述第四开关单元的控制端，所述第一NMOS管的源极耦接所述第四开关单元的第二端；

第二NMOS管，所述第二NMOS管的栅极耦接电源，所述第二NMOS管的源极耦接所述第一NMOS管的漏极，所述第二NMOS管的漏极耦接所述第四开关单元的第一端。

7.根据权利要求4所述的电荷泵电路，其特征在于，所述第一电容单元包括第一电容，所述第一电容的第一端耦接所述第一电容单元的第一端，所述第一电容的第二端耦接所述第一电容单元的第二端；

所述升压电路包括：第二电容，所述第二电容的第一端耦接所述升压电路的输入端，所述第二电容的第二端耦接所述升压电路的输出端。

8.根据权利要求7所述的电荷泵电路，其特征在于，所述第一电容的栅氧化层厚度小于所述第二电容的栅氧化层厚度。

9.根据权利要求7所述的电荷泵电路，其特征在于，所述第一电容包括：第四PMOS管，所述第四PMOS管的栅极耦接所述第一电容的第一端，所述第四PMOS管的衬底耦接所述第四PMOS管的源极、漏极以及所述第一电容的第二端。

10.根据权利要求1至9任一项所述的电荷泵电路，其特征在于，

所述电荷泵单元包括正电荷泵单元，所述传输电路包括第一传输电路；

或者，所述电荷泵单元包括负电荷泵单元，所述传输电路包括第二传输电路；

或者，所述电荷泵单元包括所述正电荷泵单元和负电荷泵单元，所述传输电路包括所述第一传输电路和第二传输电路；所述电荷泵电路的输入端包括第一输入端和第二输入端，所述电荷泵电路的输出端包括第一输出端和第二输出端，所述正电荷泵单元的输入端耦接所述电荷泵电路的第一输入端，所述正电荷泵单元的输出端耦接所述电荷泵电路的第一输出端，所述负电荷泵单元的输入端耦接所述电荷泵电路的第二输入端，所述负电荷泵单元的输出端耦接所述电荷泵电路的第二输出端；

其中，所述第一传输电路适于将所述升压信号传输至所述正电荷泵单元；

所述第二传输电路适于将所述升压信号传输至所述负电荷泵单元。

11.根据权利要求10所述的电荷泵电路，其特征在于，

所述第一传输电路包括：第五PMOS管，所述第五PMOS管的栅极接收地线电压，所述第五PMOS管的漏极接收所述升压信号，所述第五PMOS管的源极耦接所述电荷泵单元；

所述第二传输电路包括：第三NMOS管，所述第三NMOS管的栅极接收电源电压，所述第三NMOS管的漏极耦接所述第五PMOS管的漏极，所述第三NMOS管的源极耦接所述电荷泵单元。

12.根据权利要求1所述的电荷泵电路，其特征在于，还包括：驱动电路，适于增加所述时钟信号的驱动能力。

13.一种电荷泵系统，其特征在于，包括多个互相级联的权利要求1至12任一项所述的电荷泵电路。

14.一种存储器，其特征在于，包括权利要求13所述的电荷泵系统，所述电荷泵系统适于为所述存储器提供编程电压和/或擦除电压。