CN106785284A - 基于介质集成悬置线的低损耗电路结构 - Google Patents

基于介质集成悬置线的低损耗电路结构 Download PDF

Info

Publication number
CN106785284A
CN106785284A CN201611113847.6A CN201611113847A CN106785284A CN 106785284 A CN106785284 A CN 106785284A CN 201611113847 A CN201611113847 A CN 201611113847A CN 106785284 A CN106785284 A CN 106785284A
Authority
CN
China
Prior art keywords
circuit board
cavity
circuit
intermediate layer
hollow out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611113847.6A
Other languages
English (en)
Inventor
马凯学
王勇强
牟首先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201611113847.6A priority Critical patent/CN106785284A/zh
Publication of CN106785284A publication Critical patent/CN106785284A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/16Dielectric waveguides, i.e. without a longitudinal conductor

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了基于介质集成悬置线的低损耗电路结构,包括N层进行层叠设置的电路板,N为大于等于3的奇数,电路板包括介质基板和设置在介质基板正反面的金属层,位于中间层的电路板与位于顶层的电路板之间形成腔体A,位于中间层的电路板与位于底层的电路板之间形成腔体B,位于中间层的电路板进行金属布线,形成信号导带,所述位于中间层的电路板上金属布线以外的区域进行局部镂空切除,形成至少一个镂空腔,记为腔体C,腔体A、腔体B、腔体C形成连续腔体结构,N层进行层叠设置的电路板上开有贯穿至少一层电路板的金属化通孔A。所述传输线形成了围绕信号导带的空气腔体结构,从而可以减小传输线的介质损耗,具有低功耗、结构紧凑、重量轻、体积小、成本低、易于组装的优点,有效克服了当前的传输线存在的损耗大、成本高的问题。

Description

基于介质集成悬置线的低损耗电路结构
技术领域
本发明涉及悬置线电路技术,具体涉及基于介质集成悬置线的低损耗电路结构。
背景技术
射频微波电路与系统作为无线电技术的核心技术部分,在无线通信、射电天文、导弹制导、电子对抗等方面具有重要的应用。随着时代的发展,对射频微波电路与系统的要求越来越高,如低损耗、低成本等要求。传输线作为射频电路与系统的基本组成成分,其性能的优劣直接影响整个电路与系统的工作状态。传输线的损耗是射频微波电路系统中重要的考量指标之一,其损耗一般包括金属损耗、介质损耗以及辐射损耗三个部分。常见的传输线结构包括非平面的金属波导、同轴线,平面形式的微带、带状线、槽线、共面波导、基片集成波导等结构。其中,平面形式的微带、带状线、槽线、共面波导、基片集成波导等结构损耗过高;非平面的金属波导虽然相对于平面传输线中的微带线、带状线等具有较低的损耗和较高的品质因数,但其重量大、加工成本高;同轴线通常由同心的外导体和内导体,以及内外导体间的填充介质构成,但由于填充的绝缘材料的存在,其介质损耗也无法避免。
发明内容
本发明目的在于提供基于介质集成悬置线的低损耗电路结构,解决当前的传输线存在的损耗大的问题。
本发明通过下述技术方案实现:
基于介质集成悬置线的低损耗电路结构,包括N层进行层叠设置的电路板,N为大于等于3的奇数,电路板包括介质基板和设置在介质基板正反面的金属层,位于中间层的电路板进行局部镂空切除,形成两个镂空腔,镂空腔A和镂空腔B,与中间层相邻的电路板沿远离中间层的方向凹陷,凹陷的面积至少覆盖镂空腔A和镂空腔B的一部分,镂空腔A、镂空腔B与中间层电路板之外的其他层电路板形成腔体结构,中间层电路板的介质基板上两个镂空腔A和B之间的区域进行双面布线,形成信号导带,N层进行层叠设置的电路板上开有贯穿至少一层电路板的金属化通孔。
特别地,所述多层电路板包括3层进行层叠设置的电路板,中间层的电路板定义为第一电路板,中间层上方的电路板定义为第二电路板,中间层下方的电路板定义为第三电路板,其中,第一电路板的局部区域进行局部镂空切除,形成两个镂空腔,镂空腔A和镂空腔B,第二电路板和第三电路板均沿远离第一电路板的方向凹陷,凹陷的面积均至少覆盖镂空腔A和镂空腔B的一部分,第二电路板、镂空腔A、镂空腔B与第三电路板形成围绕信号导带的空气腔体结构。
特别地,所述多层电路板包括5层进行层叠设置的电路板,中间层的电路板定义为第一电路板,中间层上方的电路板自下而上定义为第二电路板和第四电路板,中间层下方的电路板自上而下定义为第三电路板和第五电路板,其中,第一电路板的局部区域进行局部镂空切除,形成两个镂空腔,镂空腔A和镂空腔B,第二电路板的局部区域进行局部镂空切除,形成镂空腔C,镂空腔C的面积至少覆盖镂空腔A和镂空腔B的一部分,第三电路板的局部区域进行局部镂空切除,形成镂空腔D,镂空腔D的面积至少覆盖镂空腔A和镂空腔B的一部分,第四电路板覆盖在镂空腔C的上方,第五电路板覆盖在镂空腔D的下方,第四电路板、镂空腔A、镂空腔B、镂空腔C、镂空腔D与第五电路板构成围绕信号导带的空气腔体结构本发明与现有技术相比,具有如下的优点和有益效果:
1)相对于传统的传输线形式,由于该发明在介质集成悬置线的结构的基础上,将电路板所在介质层尽可能挖除,同时保证必要的机械强度和连接,将减小电路的介质损耗。同时采用金属通孔将介质板双面的走线互联,可以进一步减小金属损耗。另外由于介质集成悬置线的自封装等优势,将进一步减小电路的辐射损耗。
2)由于采用多层印制电路板的成熟工艺技术,该发明具有加工成本低、重量轻等优势;
3)该发明提出的基于介质集成悬置线的低损耗电路,可以在多层板结构中实现与其他种类的平面传输线形式如微带线、带状线、共面波导等有效过渡连接,在工程设计以及实现中更加灵活,结构紧凑,具有较高的电路集成度。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明实施例1所述的基于介质集成悬置线的低损耗电路三维立体分解示意图。
图2为本发明实施例1所述的基于介质集成悬置线的低损耗电路结构横截面示意图。
图3为本发明实施例2所述的基于介质集成悬置线的低损耗电路三维立体分解示意图。
图4为本发明实施例2所述的基于介质集成悬置线的低损耗电路结构横截面示意图。
图5为本发明实施例3所述的基于介质集成悬置线的低损耗电路三维立体分解示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1
如图1、图2所示,图1为本发明实施例1所述的基于介质集成悬置线的低损耗电路三维立体分解示意图,图2为本发明实施例1所述的基于介质集成悬置线的低损耗电路结构横截面示意图。
所述基于介质集成悬置线的低损耗电路结构包括5层进行层叠设置的电路板,每层电路板均为双面敷铜板的介质基板,中间层的电路板定义为第一电路板,中间层上方的电路板自下而上定义为第二电路板和第四电路板,中间层下方的电路板自上而下定义为第三电路板和第五电路板。第一电路板进行金属布线,形成信号导带,所述第一电路板上金属布线以外的区域进行局部镂空切除,形成一个镂空腔,记为腔体C。第二电路板的局部区域进行局部镂空切除,形成镂空腔,记为腔体A,腔体A的面积至少覆盖腔体C的一部分。第三电路板的局部区域进行局部镂空切除,形成镂空腔,记为腔体B,腔体B的面积至少覆盖腔体C的一部分。第四电路板和第五电路板不进行镂空设置。将5层电路板进行压合,第四电路板覆盖在腔体A的上方,第五电路板覆盖在腔体B的下方,第四电路板、腔体A、腔体B、腔体C与第五电路板构成围绕信号导带的空气腔体结构,腔体结构中的空气作为介质。本实施例将第一电路板进行局部镂空切除,形成镂空腔,与未进行镂空处理相比的好处在于:未进行镂空处理前,电路的电磁场主要分布在空气腔体以及有损耗的介质中,当进行镂空处理后,电磁场在介质中的分布减小,更多的电磁场将分布在空气腔体中,而空气腔体的损耗是极小的,因此,第一电路板的镂空处理可以实现减小传输线的介质损耗的目的。
实施例二
如图3、图4所示,图3为本发明实施例2所述的基于介质集成悬置线的低损耗电路三维立体分解示意图,图4为本发明实施例2所述的基于介质集成悬置线的低损耗电路结构横截面示意图。
本实施例二与实施例一的区别在于所述第一电路板上金属布线以外的区域进行局部镂空切除,形成两个镂空腔,记为腔体C1和腔体C2,腔体A至少覆盖腔体C1的一部分和腔体C2的一部分,同时,腔体B至少覆盖腔体C1的一部分和腔体C2的一部分,则第四电路板、镂空腔A、镂空腔B、镂空腔C1、镂空腔C2与第五电路板构成环绕信号导带的空气腔体结构,该连续的空气腔体结构作为类同轴传输线内外导体间的绝缘材料部分,也就是说将空气作为绝缘材料,其介电常数1。第四电路板下表面敷铜金属层、第五电路板上表面敷铜金属层以及围绕整个空气腔体结构的贯穿多层电路板的金属层通孔A,共同构成该发明所提出的类同轴传输线的信号地,即外导体部分。
因此,外周金属化通孔以及上顶部和下顶部的金属层共同作为信号地,即外导体,第一电路板的信号导带作为内导体,腔体结构中的空气作为介质,最终形成了空气类同轴传输线结构。该结构可以减小传输线的介质损耗、金属损耗,并且几乎没有辐射损耗,具有低功耗、结构紧凑、重量轻、体积小、成本低、易于加工、集成度高的优点,有效克服了传统传输线存在的损耗大、成本高的问题。
实施例三
如图5所示,图5为本发明实施例3所述的基于介质集成悬置线的低损耗电路三维立体分解示意图。
本实施例与实施例一的区别在于所述第一电路板上金属布线以外的区域进行局部镂空切除,在保证第一电路板机械强度的基础上,形成大于两个的多个镂空腔,同样可以减小传输线的介质损耗。
实施例四
本实施例四与实施例一至三的区别在于所述基于介质集成悬置线的低损耗电路结构包括3层进行层叠设置的电路板,第二电路板的局部区域进行挖槽处理但不镂空,形成沿远离第一电路板方向的凹陷,第二电路板与第一电路板之间形成腔体A,第三电路板的局部区域进行挖槽处理但不镂空,形成沿远离第一电路板方向的凹陷,第三电路板与第一电路板之间形成腔体B,腔体A的面积和腔体B的面积均为至少覆盖腔体C一部分。将3层电路板进行压合,第二电路板、腔体A、腔体B、腔体C与第五电路板构成围绕信号导带的空气腔体结构,从而可以实现减小传输线的介质损耗。。
同理,所述基于介质集成悬置线的低损耗电路结构可以包括其他N层进行层叠设置的电路板,N为大于等于3的奇数,仅需满足中间层电路板之外的其他层电路板与中间层电路板上的腔体之间构成围绕信号导带的空气腔体结构即可。
需要说明的是介质基板所敷铜板也可为其他可导电的金属材质。
本发明的技术方案在中间层电路板设置信号导带和信号导带区域外的镂空腔,镂空腔与其它层电路板构成围绕信号导带的空气腔体结构,从而可以减小传输线的介质损耗具有低功耗、结构紧凑、重量轻、体积小、成本低、易于组装的优点,有效克服了当前的传输线存在的损耗大、成本高的问题。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.基于介质集成悬置线的低损耗电路结构,其特征在于,包括N层进行层叠设置的电路板,N为大于等于3的奇数,电路板包括介质基板和设置在介质基板正反面的金属层,位于中间层的电路板与位于顶层的电路板之间形成腔体A,位于中间层的电路板与位于底层的电路板之间形成腔体B,位于中间层的电路板进行金属布线,形成信号导带,所述位于中间层的电路板上金属布线以外的区域进行局部镂空切除,形成至少一个镂空腔,记为腔体C,腔体A、腔体B、腔体C形成连续腔体结构,N层进行层叠设置的电路板上开有贯穿至少一层电路板的金属化通孔A。
2.根据权利要求1所述的基于介质集成悬置线的低损耗电路结构,其特征在于,所述多层电路板包括3层进行层叠设置的电路板,位于中间层的电路板定义为第一电路板,中间层上方的电路板定义为第二电路板,中间层下方的电路板定义为第三电路板,其中,第一电路板进行金属布线,形成信号导带,第一电路板上金属布线以外的区域进行局部镂空切除,形成至少一个镂空腔,记为腔体C,第二电路板和第三电路板沿远离第一电路板的方向凹陷,第二电路板与第一电路板之间形成腔体A,第三电路板与第一电路板之间形成腔体B,腔体A的面积和腔体B的面积均为至少覆盖腔体C一部分,腔体A、腔体B、腔体C形成围绕信号导带的空气腔体结构。
3.根据权利要求1所述的基于介质集成悬置线的低损耗电路结构,其特征在于,所述多层电路板包括5层进行层叠设置的电路板,位于中间层的电路板定义为第一电路板,中间层上方的电路板自下而上定义为第二电路板和第四电路板,中间层下方的电路板自上而下定义为第三电路板和第五电路板,其中,第一电路板进行金属布线,形成信号导带,第一电路板上金属布线以外的区域进行局部镂空切除,形成至少一个镂空腔,记为腔体C,第二电路板的局部区域进行局部镂空切除,形成镂空腔,记为腔体A,腔体A的面积至少覆盖腔体C一部分,第三电路板的局部区域进行局部镂空切除,形成镂空腔,记为腔体B,腔体B的面积至少覆盖腔体C一部分,第四电路板覆盖在镂空腔C的上方,第五电路板覆盖在镂空腔D的下方,腔体A、腔体B、腔体C形成围绕信号导带的空气腔体结构。
4.根据权利要求1至3任一所述的基于介质集成悬置线的低损耗电路结构,其特征在于,所述位于中间层的电路板进行双面金属布线,则所述金属布线区域开有贯穿中间层电路板的金属化通孔B。
CN201611113847.6A 2016-12-06 2016-12-06 基于介质集成悬置线的低损耗电路结构 Pending CN106785284A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611113847.6A CN106785284A (zh) 2016-12-06 2016-12-06 基于介质集成悬置线的低损耗电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611113847.6A CN106785284A (zh) 2016-12-06 2016-12-06 基于介质集成悬置线的低损耗电路结构

Publications (1)

Publication Number Publication Date
CN106785284A true CN106785284A (zh) 2017-05-31

Family

ID=58874758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611113847.6A Pending CN106785284A (zh) 2016-12-06 2016-12-06 基于介质集成悬置线的低损耗电路结构

Country Status (1)

Country Link
CN (1) CN106785284A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108808180A (zh) * 2018-06-08 2018-11-13 电子科技大学 基于介质集成悬置线的移相器结构及混频器结构
CN109194295A (zh) * 2017-10-20 2019-01-11 胡建全 一种介质集成悬置线wlan双通带低噪声放大器
CN113163579A (zh) * 2021-04-16 2021-07-23 电子科技大学 一种基于介质集成悬置线的过渡结构及集成模块
CN113347780A (zh) * 2021-06-02 2021-09-03 电子科技大学 一种多层电路板构成的鳍线结构
CN114744389A (zh) * 2022-04-14 2022-07-12 浙江大学 一种基于介质槽和介质支撑的柔性电路高频传输线
CN115066137A (zh) * 2022-06-30 2022-09-16 中航光电科技股份有限公司 多层微波组件、双层压合微波组件及其实现方法
CN115395197A (zh) * 2022-08-25 2022-11-25 天津大学 基于介质集成悬置平行带线的慢波传输线结构
CN115882183A (zh) * 2022-12-29 2023-03-31 华中科技大学 一种低损耗线传输结构
CN116315559A (zh) * 2023-03-02 2023-06-23 电子科技大学 一种多层电路板构成的鳍线集成平面功分器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007149046A1 (en) * 2006-06-22 2007-12-27 Meds Technologies Pte Ltd Quasi-planar circuits with air cavities
CN105493343A (zh) * 2014-02-14 2016-04-13 华为技术有限公司 平面传输线波导转接器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007149046A1 (en) * 2006-06-22 2007-12-27 Meds Technologies Pte Ltd Quasi-planar circuits with air cavities
CN105493343A (zh) * 2014-02-14 2016-04-13 华为技术有限公司 平面传输线波导转接器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAIXUE MA等: "A Novel Self-Packaged Substrate Integrated Suspended Line Quasi-Yagi Antenna", 《IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY》 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109194295A (zh) * 2017-10-20 2019-01-11 胡建全 一种介质集成悬置线wlan双通带低噪声放大器
CN109194295B (zh) * 2017-10-20 2023-11-28 成都智芯测控科技有限公司 一种介质集成悬置线wlan双通带低噪声放大器
CN108808180A (zh) * 2018-06-08 2018-11-13 电子科技大学 基于介质集成悬置线的移相器结构及混频器结构
CN108808180B (zh) * 2018-06-08 2021-02-19 电子科技大学 基于介质集成悬置线的移相器结构及混频器结构
CN113163579A (zh) * 2021-04-16 2021-07-23 电子科技大学 一种基于介质集成悬置线的过渡结构及集成模块
CN113347780B (zh) * 2021-06-02 2022-08-02 电子科技大学 一种多层电路板构成的鳍线结构
CN113347780A (zh) * 2021-06-02 2021-09-03 电子科技大学 一种多层电路板构成的鳍线结构
CN114744389A (zh) * 2022-04-14 2022-07-12 浙江大学 一种基于介质槽和介质支撑的柔性电路高频传输线
CN115066137A (zh) * 2022-06-30 2022-09-16 中航光电科技股份有限公司 多层微波组件、双层压合微波组件及其实现方法
CN115395197A (zh) * 2022-08-25 2022-11-25 天津大学 基于介质集成悬置平行带线的慢波传输线结构
CN115395197B (zh) * 2022-08-25 2024-03-01 天津大学 基于介质集成悬置平行带线的慢波传输线结构
CN115882183A (zh) * 2022-12-29 2023-03-31 华中科技大学 一种低损耗线传输结构
CN115882183B (zh) * 2022-12-29 2023-12-29 华中科技大学 一种低损耗线传输结构
CN116315559A (zh) * 2023-03-02 2023-06-23 电子科技大学 一种多层电路板构成的鳍线集成平面功分器

Similar Documents

Publication Publication Date Title
CN106785284A (zh) 基于介质集成悬置线的低损耗电路结构
US7705246B1 (en) Compact differential signal via structure
CN106848519B (zh) 一种人工复合介质填充的介质集成悬置线
JP5405851B2 (ja) それぞれが少なくとも1つの伝送ラインを含む2つの基板を相互接続するシステム
CN107154524B (zh) 介质集成悬置线电路到矩形波导的过渡结构
WO2012074100A1 (ja) 高周波信号線路
US8253029B2 (en) Filter circuit element and electronic circuit device
US11569574B2 (en) Millimeter wave phased array
US8536464B2 (en) Multilayer substrate
US9282632B2 (en) Multilayer circuit substrate
WO2008047852A1 (en) Multilayer substrate
US9054404B2 (en) Multi-layer circuit board with waveguide to microstrip transition structure
CN101436696A (zh) 一种微带滤波器
CN109149044A (zh) 基于多内层结构的介质集成悬置线耦合器
CN116209136B (zh) 一种信号传输结构、电子设备及pcb板
CN113347780B (zh) 一种多层电路板构成的鳍线结构
CN108365316B (zh) 基于超材料的介质集成悬置线结构
CN113285197A (zh) 三维阻抗网络双面加载的慢波基片集成波导及其设计方法
CN209880807U (zh) Sigw圆极化天线
WO2014115678A1 (ja) 高周波信号伝送線路及び電子機器
WO2023133750A1 (en) Ultra wideband board-to-board transitions for stripline rf transmisison lines
JP2007329908A (ja) 誘電体基板、導波管、伝送線路変換器
US20210135329A1 (en) Implementation of inductive posts in an siw structure and production of a generic filter
KR100852003B1 (ko) 인쇄회로기판에서의 비아홀을 이용한 접지 구조 및 상기접지 구조를 적용한 회로 소자
KR100560932B1 (ko) 내부에 입체 패턴의 도파관이 구비된 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication