CN106777483B - 用于集成电路的片上电感等效电路模型及参数提取方法 - Google Patents

用于集成电路的片上电感等效电路模型及参数提取方法 Download PDF

Info

Publication number
CN106777483B
CN106777483B CN201611024213.3A CN201611024213A CN106777483B CN 106777483 B CN106777483 B CN 106777483B CN 201611024213 A CN201611024213 A CN 201611024213A CN 106777483 B CN106777483 B CN 106777483B
Authority
CN
China
Prior art keywords
substrate
resistance
parameter
inductance
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611024213.3A
Other languages
English (en)
Other versions
CN106777483A (zh
Inventor
王瀚升
何伟梁
张明辉
唐旭升
黄风义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201611024213.3A priority Critical patent/CN106777483B/zh
Publication of CN106777483A publication Critical patent/CN106777483A/zh
Application granted granted Critical
Publication of CN106777483B publication Critical patent/CN106777483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于集成电路的片上电感等效电路模型，包括输入端、输出端、串联部分和衬底部分；所述串联部分与所述衬底部分并联在输入端与输出端之间；所述串联部分中包括趋肤寄生单元，所述趋肤寄生单元并联在串联部分中电阻的两端，所述趋肤寄生单元包括依次串联的趋肤寄生电容、趋肤寄生电阻和趋肤寄生电感。本发明还提供了用于集成电路的片上电感等效电路模型中参数的提取方法。本发明提出的包含趋肤效应和衬底横向耦合效应寄生元件的片上电感等效电路模型能够提高仿真同测试结果的拟合精度。同时，电路模型的参数提取的方法也更加简单，使整个电路模型实现对片上电感的高精度仿真。

Description

用于集成电路的片上电感等效电路模型及参数提取方法
技术领域
本发明属于电感的器件模型领域，尤其涉及一种用于集成电路的片上电感等效电路及参数提取方法。
背景技术
随着集成电路技术不断发展，电感元件在集成电路中的应用越来越广泛，集成芯片上电感也成为射频集成电路中重要的组成部分。有研究表明，集成电路中70％-80％的片上面积被片上螺旋电感占据，并且片上电感的性能是影响射频集成电路性能的重要因素。因而，片上电感成为射频集成电路研究中一个重要的器件对象。
器件模型是对器件进行深入研究的基础，一个精确的模型是后续研究必须的条件。为此，国内外研究人员对片上电感物理效应进行了深入研究，并在逐步完善其等效电路模型。迄今为止，片上电感等效电路模型的基本结构已获得突破，但在一些高阶寄生效应的电路拓扑和等效电路模型参数提取算法仍有改进空间。
本发明主要是针对片上电感的等效电路模型。目前国际上通用的片上电感模型，是基于论文(Huang F,Jiang N,Bian E.Characteristic-function approach toparameter extraction for asymmetric equivalent circuit of on-chip spiralinductors.IEEE Transactions on Microwave Theory&Techniques,2006,54(1):115-119.参考文献1)提出的9元件模型结构。这种传统模型的一个重要缺点是只考虑了一级寄生效应，其中串联部分只包含了一个电阻、一个电感和一个电容，衬底部分只有纵向的寄生元件，但没有考虑高频电源条件下电流所导致的高级寄生效应。本发明针对传统模型的这个缺陷，提出一种新型的模型结构，从而包含趋肤效应和衬底横向耦合效应寄生元件，从而实现对片上电感的高精度仿真。
以下，我们通过对片上电感传统模型技术的分析，介绍传统片上电感等效电路模型的缺陷，并说明本发明思想的新颖性。
片上电感的传统等效电路模型是基于参考文献1的9元件模型。该等效电路模型包括串联部分和衬底部分两部分，其中，串联部分包括串联电阻、串联电感、寄生电容；衬底部分包括衬底电阻、衬底电容以及介层电容。该模型考虑的寄生效应体现在串联部分的寄生电容和衬底部分的衬底电阻、衬底电容以及介层电容。但该模型没有考虑高级寄生效应。
论文(Huang F Y,Lu J X,Jiang D M,et al.A novel analytical approach toparameter extraction for on-chip spiral inductors taking into account high-order parasitic effect.Solid-State Electronics,2006,50(9-10):1557-1562.参考文献2)介绍了带有趋肤效应和衬底横向耦合效应的片上电感等效电路模型及参数提取算法，相比于传统9元件的等效电路模型，在串联部分增加了电阻电感串联的趋肤效应支路，在衬底部分增加了横向耦合电容。但在该模型趋肤效应支路缺少频率控制元件，不适用于宽频带应用，而且仅用横向耦合电容表征衬底横向耦合效应也仅在低频条件下适用。
论文(Huang F,Lu J,Zhu Y,et al.Effect of Substrate ParasiticInductance on Silicon-Based Transmission Lines and On-Chip Inductors.IEEEElectron Device Letters,2007,28(11):1025-1028.参考文献3)介绍了带有衬底涡流效应的片上电感等效电路模型。论文中在衬底部分纵向电路串联底衬电感来表征衬底涡流效应。该模型仅考虑了纵向的涡流效应，缺少对于衬底横向涡流效应的考虑。
论文(Yin W Y,Pan S,Li L W,et al.Experimental characterization of on-chip inductor and capacitor interconnect:part I.Series case.IEEE Transactionson Magnetics,2003,15(6):3497-3502.参考文献4)中介绍了含有带开关电容的趋肤效应寄生元件，通过开关电容的通断，实现了等效电路模型的宽频带应用，但该模型中趋肤效应寄生元件的电容仅作为开关，未对电容值进行准确提取。
论文(Y.Zhu et al.,"An Equivalent Circuit Model With Current ReturnPath Effects for ON-Chip Interconnect up to 80GHz,"in IEEE Transactions onComponents,Packaging and Manufacturing Technology,2015,5(9):1320-1330.参考文献5)介绍了环状片上传输线在衬底中的寄生效应，其中涉及了耦合电阻和耦合电感并联的等效电路结构，但由于效应较弱，该模型并未对横向耦合效应进行等效电路建模和模型参数提取。
现有片上等效电路模型已经考虑的寄生效应主要体现在串联部分的寄生电容，衬底部分的衬底电容、衬底电阻和介层电容。在此基础上，虽然引入了衬底电感和趋肤效应支路，但是对于趋肤效应的频率敏感性和衬底横向耦合效应缺乏充分的考虑，这种特性将无法通过调节现有片上电感等效电路模型中的元件参数来体现，从而，现有片上电感模型无法实现对片上电感的高精度仿真。
综上所述，目前国际上现有的片上电感等效电路模型均没有充分考虑存在的趋肤效应和衬底横向耦合效应寄生元件，因此现有晶体管小信号等效电路模型无法实现同测试结果的高精度拟合。
发明内容
发明目的：本发明针对现有技术存在的问题，提供了一种能够对片上电感进行高精度仿真的用于集成电路的片上电感等效电路模型。
技术方案：本发明提供了一种用于集成电路的片上电感等效电路模型，包括输入端、输出端、串联部分和衬底部分；所述串联部分与所述衬底部分并联在输入端与输出端之间；所述串联部分中包括趋肤寄生单元，所述趋肤寄生单元并联在串联部分中电阻的两端，所述趋肤寄生单元包括依次串联的趋肤寄生电容、趋肤寄生电阻和趋肤寄生电感。
进一步，所述衬底部分包括第一衬底纵向单元、第二衬底纵向单元和衬底横向单元，所述第一衬底纵向单元的两端分别与输入端和地线连接，所述第二衬底纵向单元的两端分别与输出端和地线连接，衬底横向单元设置在第一衬底纵向单元和第二衬底纵向单元之间。
进一步，所述第一衬底纵向单元包括第一介层电容、第一衬底电阻、第一衬底电容、第一衬底电感；第二衬底纵向单元包括第二介层电容、第二衬底电阻、第二衬底电容、第二衬底电感；衬底横向单元包括第一耦合电阻、耦合电感、第二耦合电阻、耦合电容；第一介层电容的一端与输入端连接，第一介层电容的另一端分别与第一衬底电阻的一端、第一衬底电容的一端和耦合电感的一端连接，第一衬底电阻和第一衬底电容的另一端均与第一衬底电感的一端连接，第一衬底电感的另一端接地；耦合电感的一端分别与第一耦合电阻和耦合电容的一端连接；耦合电感的一端的另一端与第二耦合电阻的一端连接；第一耦合电阻和耦合电容的另一端均与第二耦合电阻的另一端连接，第二耦合电阻的另一端分别与第二介层电容的一端、第二衬底电阻的一端和第二衬底电容的一端连接，第二介层电容的另一端与输出端连接，第二衬底电阻的另一端和第二衬底电容的另一端均与第二衬底电感的一端连接，第二衬底电感的另一端接地。
本发明还提供了一种上述用于集成电路的片上电感等效电路模型的参数提取方法，其特征在于：包括以下步骤：
步骤1：确定场片上电感等效电路模型；并进行仿真；
步骤2：对片上电感进行测试，扫描一组频率，从而得到不同频率点上的两端口的射频散射参数，射频阻抗参数和射频导纳参数；
步骤3：通过特征函数f1(ω)对ω2、特征函数f2(ω)对ω2进行线性回归，根据公式R1＝b1、C1＝b2分别获得串联部分中第一电阻、第一电感、寄生电容的值；其中，R1表示第一电阻的阻值，L1表示第一电感的电感值，C1表示寄生电容的电容值；k1表示特征函数f1(ω)线性拟合之后的斜率，b1表示特征函数f1(ω)线性拟合之后的截距；k2表示特征函数f2(ω)线性拟合之后的斜率，b2表示特征函数f2(ω)线性拟合之后的截距；Y12(ω)表示第一衬底纵向单元的转移导纳参数，ω表示角频率；
步骤4：根据测量所得的射频导纳参数，结合趋肤寄生单元的电路结构及第一电阻R1、第一电感L1和寄生电容C1的参数值，构造趋肤效应特征函数f3(ω)和f4(ω)；通过特征函数f3(ω)对ω2、特征函数f4(ω)对ω2进行线性回归，根据公式 和获得趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2的参数值；其中， k3表示特征函数f3(ω)线性拟合之后的斜率，b3表示特征函数f3(ω)线性拟合之后的截距；k4表示特征函数f4(ω)线性拟合之后的斜率，b4表示特征函数f4(ω)线性拟合之后的截距；
步骤5：基于传统的9元件片上电感等效电路模型对衬底纵向单元中元件参数的提取方法，对衬底纵向单元衬底导纳参数进行迭代来求解每个衬底纵向单元中元件参数的值；
步骤6：根据已提取的参数值获得衬底部分耦合阻抗参数，再利用矢量拟合方法获得极点表达式，然后根据公式 和获得衬底横向单元中第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7的值，其中，a1、a2、A1、A2为极点多项式的参数。
进一步，所述步骤5中对每个衬底纵向单元中元件参数的提取方法包括以下步骤：
步骤51：根据每个衬底纵向单元的输入导纳参数与转移导纳参数的和获得衬底纵向单元衬底导纳参数的初始值；
步骤52：根据9元件片上电感等效电路模型的参数提取方法得到第n次迭代时，衬底纵向单元中衬底电阻、衬底电容和介层电容的值；在第一次的迭代时，带入步骤51中得到的初始值；
步骤53：根据公式计算第n次迭代时衬底部分的剩余阻抗参数其中，表示第n次迭代时衬底纵向单元衬底导纳参数的值，第n次迭代时介层电容的值，第n次迭代时衬底电阻的值，第n次迭代时衬底电容的值；
步骤54：根据步骤53得到的第n次迭代时衬底部分的剩余阻抗参数判断imag(Zres)/ω的值是否在高频频段达到稳定，如果达到，进入步骤55；如果没有达到，进入步骤56；
步骤55：根据计算第n次迭代时衬底电感同时结束迭代过程；当前迭代的介层电容衬底电阻衬底电容和衬底电感的值即为衬底纵向单元中的每个元器件的参数值；
步骤56：根据公式更新第n+1次迭代的衬底纵向单元的衬底导纳参数然后重复步骤52～54。
有益效果：与现有的技术相比，本发明提出的包含趋肤效应和衬底横向耦合效应寄生元件的片上电感等效电路模型能够提高仿真同测试结果的拟合精度。同时，电路模型的参数提取的方法也更加简单，使整个电路模型实现对片上电感的高精度仿真。
附图说明
图1为本发明的结构示意图；
图2为片上电感S参数测量值与采用本发明及采用传统的片上电感等效电路模型时仿真值的比较示意图；其中，图2(a)～(d)分别为片上电感S参数的S11、S12、S21、S22四个分量的对比图，图中，61为片上电感S参数测量值；62为采用传统片上电感等效电路模型时S参数仿真值；63为采用本发明片上电感等效电路模型时S参数仿真值。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，本发明提供的一种用于集成电路的片上电感等效电路模型，包括串联部分1和衬底部分2；串联部分1和衬底部分2的一端均与输入端连接，串联部分1和衬底部分2的另一端均与输出端连接。其中，串联部分1包括第一电阻R1、第一电感L1、寄生电容C1和趋肤寄生单元11；第一电阻R1、第一电感L1和寄生电容C1依次连接，串联在一起，趋肤寄生单元11并联在第一电阻R1的两端，寄生电容C1的两端分别与输入端和输出端连接；趋肤寄生单元11包括趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2，趋肤寄生电容C2、趋肤寄生电阻R2和趋肤寄生电感L2依次连接，三者串联在一起，趋肤寄生电容C2的一端与第一电阻R1的一端连接，趋肤寄生电感L2的一端与第一电阻R1的另一端连接。
衬底部分2包括第一衬底纵向单元21、第二衬底纵向单元22和衬底横向单元23，第一衬底纵向单元21的两端分别与输入端和地线连接，第二衬底纵向单元22的两端分别与输出端和地线连接，衬底横向单元23设置在第一衬底纵向单元21和第二衬底纵向单元22之间。其中，第一衬底纵向单元21包括第一介层电容C3、第一衬底电阻R3、第一衬底电容C4、第一衬底电感L3；第二衬底纵向单元22包括第二介层电容C5、第二衬底电阻R4、第二衬底电容C6、第二衬底电感L4；衬底横向单元23包括第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7；第一介层电容C3的一端与输入端连接，第一介层电容C3的另一端分别与第一衬底电阻R3的一端、第一衬底电容C4的一端和耦合电感L5的一端连接，第一衬底电阻R3和第一衬底电容C4的另一端均与第一衬底电感L3的一端连接，第一衬底电感L3的另一端接地；耦合电感L5的一端分别与第一耦合电阻R5和耦合电容C7的一端连接；耦合电感L5的另一端与第二耦合电阻R6的一端连接；第一耦合电阻R5和耦合电容C7的另一端均与第二耦合电阻R6的另一端连接，第二耦合电阻R6的另一端分别与第二介层电容C5的一端、第二衬底电阻R4的一端和第二衬底电容C6的一端连接，第二介层电容C5的另一端与输出端连接，第二衬底电阻R4的另一端和第二衬底电容C6的另一端均与第二衬底电感L4的一端连接，第二衬底电感L4的另一端接地。
针对本发明提供的一种用于集成电路的片上电感等效电路模型的建模方法包括以下步骤：
步骤一：确定场片上电感等效电路模型。
步骤二：以上确定的片上电感等效电路模型的输入端和输出端，进行仿真。
步骤三：对片上电感进行测试，扫描一组频率，从而得到不同频率点上的两端口的射频散射参数(简称为S参数)，射频阻抗参数(简称为Z参数)，射频导纳参数(简称为Y参数)。
步骤四：在已进行片上电感测试得到不同频率点上的两端口的S参数Z参数和Y参数后，进行片上电感等效电路模型的元件参数提取。
其中，本发明中用于集成电路的片上电感等效电路模型的每个参数的提取方法为：
1)第一电阻R1、第一电感L1、寄生电容C1的值的提取。
根据传统9元件片上电感等效电路模型的参数提取方法提取第一电阻R1、第一电感L1、寄生电容C1的值。根据公式(1)～(2)，通过特征函数f1(ω)对ω2、特征函数f2(ω)对ω2进行线性回归。
其中，ω表示角频率，Y12(ω)表示第一衬底纵向单元的转移导纳参数，k1表示特征函数f1(ω)线性拟合之后的斜率，b1表示特征函数f1(ω)线性拟合之后的截距，real()表示对括号内的参数取实部，imag()表示对括号内的参数取虚部，k2表示特征函数f2(ω)线性拟合之后的斜率，b2表示特征函数f2(ω)线性拟合之后的截距。
根据公式(1)～(2)能够得到第一电阻R1、第一电感L1和寄生电容C1的计算公式，将对应的参数值代入公式(3)～(5)中即可得到第一电阻R1、第一电感L1和寄生电容C1的参数值。
R1＝b1 (3)
C1＝b2 (5)
2)趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2的值的提取。
根据趋肤寄生单元11的电路结构及第一电阻R1、第一电感L1和寄生电容C1的参数值，构造趋肤效应特征函数f3(ω)和f4(ω)；结合公式(6)～(10)，通过特征函数f3(ω)对ω2、特征函数f4(ω)对ω2进行线性回归。
其中，k3表示特征函数f3(ω)线性拟合之后的斜率，b3表示特征函数f3(ω)线性拟合之后的截距；k4表示特征函数f4(ω)线性拟合之后的斜率，b4表示特征函数f4(ω)线性拟合之后的截距。
根据公式(6)～(7)能够得到趋肤寄生单元11中趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2的参数值的计算公式，将相应的参数值代入公式(8)～(10)中能够提取到趋肤寄生单元11中趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2的参数值。
3)第一介层电容C3、第一衬底电阻R3、第一衬底电容C4、第一衬底电感L3、第二介层电容C5、第二衬底电阻R4、第二衬底电容C6、第二衬底电感L4参数值的提取。
第一衬底纵向单元21和第二衬底纵向单元22提取方法是一致的，但是迭代算法的初值有差异，导致最终提取的参数结果也会有差异，在本实施例中以第一衬底纵向单元21为例进行迭代算法。
(31)根据输入输出两端口的Y参数，衬底部分的导纳参数可通过公式(11)计算得到，并作为迭代过程的初值：
其中，表示第一衬底纵向单元21衬底导纳参数的初始值，表示Y11(ω)表示第一衬底纵向单元21的输入端口的输入导纳参数，Y21(ω)表示第一衬底纵向单元的转移导纳参数。
(32)如公式(12)～(13)，根据9元件片上电感等效电路模型的特征函数f5(ω)和f6(ω)，通过特征函数f5(ω)对ω2、特征函数f6(ω)对ω2进行线性回归。
其中，表示第n次迭代时第一衬底纵向单元21衬底导纳参数的值，初始时，n＝0；表示第n次迭代时第一衬底电阻R3的值，表示第n次迭代时第一介层电容C3的值，表示第n次迭代时第一衬底电容的C4值；k5表示特征函数f5(ω)线性拟合之后的斜率，b5表示特征函数f5(ω)线性拟合之后的截距，k6表示特征函数f6(ω)线性拟合之后的斜率，b6表示特征函数f6(ω)线性拟合之后的截距。
(33)根据公式(12)～(13)得到第一介层电容C3、第一衬底电阻R3、第一衬底电容C4的计算公式，如公式(14)～(16)所示分别得到第n次迭代时第一介层电容C3、第一衬底电阻R3、第一衬底电容C4的值：
(34)根据公式(17)能够得到第n次迭代时衬底部分的剩余阻抗参数
(35)根据步骤(34)得到的第n次迭代时衬底部分的剩余阻抗参数判断imag(Zres)/ω的值是否在高频频段达到稳定，如果达到，进入步骤(36)；如果没有达到，进入步骤(37)。其中，对于一个宽频带的测试数据，可指定一个高频百分比p，对于一个指定的值p，如果满足则可以认为此频点的测试数据位于高频频段。其中fm为测试频率上限，ωm为测试角频率上限。对于一个指定的值ε，如果满足则可以认为x达到稳定，其中，max(x)为x的最大值，min(x)为x的最小值，为x的平均值，所以具体p和ε的取值由设计建模需要而定，本实施例中p＝80％，ε＝10％。
(36)根据公式(18)计算第n次迭代的第一衬底电感同时结束迭代过程；当前迭代的第一介层电容第一衬底电阻第一衬底电容和第一衬底电感的值即为电路模型中第一衬底纵向单元21的每个元器件的参数值。
(37)根据公式(19)更新第n+1次迭代的第一衬底纵向单元21的衬底导纳参数主要采用衬底部分的剩余阻抗参数修正衬底部分的导纳参数，减少衬底电感的影响。然后重复步骤(32)～(35)。
在进行第二衬底纵向单元22中每个元件的参数进行提取时，根据公式 得到第二衬底纵向单元22衬底导纳参数的初始值其中，Y12(ω)表示第二衬底纵向单元的转移导纳参数，Y22(ω)表示第二衬底纵向单元22的输入端口的输入导纳参数。然后将相应的参数带入步骤(32)～(37)中提取第二介层电容C5、第二衬底电阻R4、第二衬底电容C6和第二衬底电感L4的参数值。
4)衬底横向单元23中第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7的值的提取。
根据公式(20)可以得到衬底部分的耦合阻抗参数Zcoup(s)。见下式，
其中，s指复频率，s＝jω，j表示虚数单位，ω表示角频率。根据衬底横向单元23中含有的两个动态元件，衬底部分的耦合阻抗参数Zcoup(s)可用极点多项式进行拟合：
利用矢量拟合的方法，可以得到极点多项式的参数a1、a2、A1、A2。
根据衬底横向单元23的电路结构，衬底部分的耦合阻抗参数Zcoup(s)可用寄生元件计算得到，如公式(22)所示。
通过换算，得到衬底横向单元23中第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7的值计算公式(23)～(26)。将相关参数带入公式(23)～(26)中提取到衬底横向单元23中第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7的值。
采用本发明提供的用于集成电路的片上电感等效电路模型和现有技术中的片上电感等效电路模型对片上电感进行仿真，获得片上电感S参数的仿真值，并与片上电感S参数测量值进行对比。如图2所示，当采用不包含趋肤效应和衬底横向耦合效应寄生元件的传统片上电感等效电路模型，对测试S参数四个分量S11、S12、S21、S22进行仿真时，即使调节模型的元件参数，也无法实现S11、S12、S21、S22同测试结果的高精度拟合。利用本发明的包含趋肤效应和衬底横向耦合效应寄生元件的片上电感等效电路模型以及参数提取方法可以实现S11、S12、S21、S22四个分量同测试结果更高精度的拟合。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种用于集成电路的片上电感等效电路模型，包括输入端、输出端、串联部分和衬底部分；所述串联部分与所述衬底部分并联在输入端与输出端之间；其特征在于：所述串联部分中包括趋肤寄生单元，所述趋肤寄生单元并联在串联部分中电阻的两端，所述趋肤寄生单元包括依次串联的趋肤寄生电容、趋肤寄生电阻和趋肤寄生电感。
2.根据权利要求1所述的用于集成电路的片上电感等效电路模型，其特征在于：所述衬底部分包括第一衬底纵向单元、第二衬底纵向单元和衬底横向单元，所述第一衬底纵向单元的两端分别与输入端和地线连接，所述第二衬底纵向单元的两端分别与输出端和地线连接，衬底横向单元设置在第一衬底纵向单元和第二衬底纵向单元之间。
3.根据权利要求2所述的用于集成电路的片上电感等效电路模型，其特征在于：所述第一衬底纵向单元包括第一介层电容、第一衬底电阻、第一衬底电容、第一衬底电感；第二衬底纵向单元包括第二介层电容、第二衬底电阻、第二衬底电容、第二衬底电感；衬底横向单元包括第一耦合电阻、耦合电感、第二耦合电阻、耦合电容；第一介层电容的一端与输入端连接，第一介层电容的另一端分别与第一衬底电阻的一端、第一衬底电容的一端和耦合电感的一端连接，第一衬底电阻和第一衬底电容的另一端均与第一衬底电感的一端连接，第一衬底电感的另一端接地；耦合电感的一端分别与第一耦合电阻和耦合电容的一端连接；耦合电感的一端的另一端与第二耦合电阻的一端连接；第一耦合电阻和耦合电容的另一端均与第二耦合电阻的另一端连接，第二耦合电阻的另一端分别与第二介层电容的一端、第二衬底电阻的一端和第二衬底电容的一端连接，第二介层电容的另一端与输出端连接，第二衬底电阻的另一端和第二衬底电容的另一端均与第二衬底电感的一端连接，第二衬底电感的另一端接地。
4.一种权利要求3所述的用于集成电路的片上电感等效电路模型的参数提取方法，其特征在于：包括以下步骤：
步骤1：确定场片上电感等效电路模型；并进行仿真；
步骤2：对片上电感进行测试，扫描一组频率，从而得到不同频率点上的输入端和输出端的射频散射参数，射频阻抗参数和射频导纳参数；
步骤3：通过特征函数f1(ω)对ω2、特征函数f2(ω)对ω2进行线性回归，根据公式R1＝b1、C1＝b2分别获得串联部分中第一电阻、第一电感、寄生电容的值；其中，R1表示第一电阻的阻值，L1表示第一电感的电感值，C1表示寄生电容的电容值；k1表示特征函数f1(ω)线性拟合之后的斜率，b1表示特征函数f1(ω)线性拟合之后的截距；k2表示特征函数f2(ω)线性拟合之后的斜率，b2表示特征函数f2(ω)线性拟合之后的截距；Y12(ω)表示第一衬底纵向单元的转移导纳参数，ω表示角频率；
步骤4：根据测量所得的射频导纳参数，结合趋肤寄生单元的电路结构及第一电阻R1、第一电感L1和寄生电容C1的参数值，构造趋肤效应特征函数f3(ω)和f4(ω)；通过特征函数f3(ω)对ω2、特征函数f4(ω)对ω2进行线性回归，根据公式 和获得趋肤寄生电阻R2、趋肤寄生电容C2和趋肤寄生电感L2的参数值；其中， k3表示特征函数f3(ω)线性拟合之后的斜率，b3表示特征函数f3(ω)线性拟合之后的截距；k4表示特征函数f4(ω)线性拟合之后的斜率，b4表示特征函数f4(ω)线性拟合之后的截距；
步骤5：基于传统的9元件片上电感等效电路模型对衬底纵向单元中元件参数的提取方法，对衬底纵向单元衬底导纳参数进行迭代来求解每个衬底纵向单元中元件参数的值；
步骤6：根据已提取的参数值获得衬底部分耦合阻抗参数，再利用矢量拟合方法获得极点表达式，然后根据公式 和获得衬底横向单元中第一耦合电阻R5、耦合电感L5、第二耦合电阻R6、耦合电容C7的值，其中，a1、a2、A1、A2为极点多项式的参数。
5.根据权利要求4所述的用于集成电路的片上电感等效电路模型的参数提取方法，其特征在于：所述步骤5中对每个衬底纵向单元中元件参数的提取方法包括以下步骤：
步骤51：根据每个衬底纵向单元的输入导纳参数与转移导纳参数的和获得衬底纵向单元衬底导纳参数的初始值；
步骤52：根据9元件片上电感等效电路模型的参数提取方法得到第n次迭代时，衬底纵向单元中衬底电阻、衬底电容和介层电容的值；在第一次的迭代时，带入步骤51中得到的初始值；
步骤53：根据公式计算第n次迭代时衬底部分的剩余阻抗参数其中，表示第n次迭代时衬底纵向单元衬底导纳参数的值，第n次迭代时介层电容的值，第n次迭代时衬底电阻的值，第n次迭代时衬底电容的值；
步骤54：根据步骤53得到的第n次迭代时衬底部分的剩余阻抗参数判断imag(Zres)/ω的值是否在高频频段达到稳定，如果达到，进入步骤55；如果没有达到，进入步骤56；
步骤55：根据计算第n次迭代时衬底电感同时结束迭代过程；当前迭代的介层电容衬底电阻衬底电容和衬底电感的值即为衬底纵向单元中的每个元器件的参数值；
步骤56：根据公式更新第n+1次迭代的衬底纵向单元的衬底导纳参数然后重复步骤52～54。
CN201611024213.3A 2016-11-18 2016-11-18 用于集成电路的片上电感等效电路模型及参数提取方法 Active CN106777483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611024213.3A CN106777483B (zh) 2016-11-18 2016-11-18 用于集成电路的片上电感等效电路模型及参数提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611024213.3A CN106777483B (zh) 2016-11-18 2016-11-18 用于集成电路的片上电感等效电路模型及参数提取方法

Publications (2)

Publication Number Publication Date
CN106777483A CN106777483A (zh) 2017-05-31
CN106777483B true CN106777483B (zh) 2019-10-11

Family

ID=58969763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611024213.3A Active CN106777483B (zh) 2016-11-18 2016-11-18 用于集成电路的片上电感等效电路模型及参数提取方法

Country Status (1)

Country Link
CN (1) CN106777483B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895079B (zh) * 2017-11-14 2021-04-27 东南大学 全频带超宽带天线电路模型
CN110008489B (zh) * 2018-11-23 2023-07-14 杭州电子科技大学 一种THz频段InP DHBT器件在片测试结构建模方法
CN112541314A (zh) * 2020-12-10 2021-03-23 成都博思微科技有限公司 一种用于高性能压控振荡器的片上键合线电感设计方法
CN113191036B (zh) * 2021-03-19 2023-03-14 西安电子科技大学 一种共面波导等效电路结构及其参数提取方法
CN113449486B (zh) * 2021-05-15 2023-05-19 山东英信计算机技术有限公司 评估pcb高速连接器焊盘参数方法、装置、设备及可读介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845301A (zh) * 2005-04-08 2006-10-11 上海傲亚微电子有限公司 硅基螺旋电感器件非对称等效电路模型参数的提取方法
CN1908943A (zh) * 2005-08-05 2007-02-07 爱斯泰克（上海）高频通讯技术有限公司 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
CN101149761A (zh) * 2006-09-20 2008-03-26 爱斯泰克（上海）高频通讯技术有限公司 硅基螺旋电感器件等效电路双∏非对称模型参数的提取方法
CN102426621A (zh) * 2011-11-11 2012-04-25 上海表象信息科技有限公司 硅基在片变压器器件的等效电路模型参数的提取方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773244B1 (ko) * 2006-12-27 2007-11-05 동부일렉트로닉스 주식회사 인덕터 등가 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845301A (zh) * 2005-04-08 2006-10-11 上海傲亚微电子有限公司 硅基螺旋电感器件非对称等效电路模型参数的提取方法
CN1908943A (zh) * 2005-08-05 2007-02-07 爱斯泰克（上海）高频通讯技术有限公司 硅基在片螺旋电感等效电路单π对称模型参数的提取方法
CN101149761A (zh) * 2006-09-20 2008-03-26 爱斯泰克（上海）高频通讯技术有限公司 硅基螺旋电感器件等效电路双∏非对称模型参数的提取方法
CN102426621A (zh) * 2011-11-11 2012-04-25 上海表象信息科技有限公司 硅基在片变压器器件的等效电路模型参数的提取方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A novel analytical approach to parameter extraction for on-chip spiral inductors taking into account high-order parasitic effect;F.Y.Huang等;《Solid-State Electronics》;20060928;第7卷(第18期);第1557-1562页 *
An Equivalent Circuit Model With Current Return Path Effects for ON-Chip Interconnect up to 80 GHz;Yukun Zhu等;《IEEE TRANSATIONS ON COMPONENTS,PACKAGING AND MANUFACTURING TECHNOLOGY》;20150930;第5卷(第9期);第1320-1330页 *
Effect of Substrate Parasitic Inductance on Silicon-Based Transmission Lines and On-Chip Inductors;Fengyi Huang等;《IEEE ELETRON DEVICE LETTERS》;20071130;第28卷(第11期);第1025-1028页 *
片上螺旋电感宽频带等效电路模型的建立;罗晓斌等;《微波学报》;20140228;第30卷(第1期);第1-5页 *

Also Published As

Publication number Publication date
CN106777483A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106777483B (zh) 用于集成电路的片上电感等效电路模型及参数提取方法
Huang et al. Frequency-independent asymmetric double-$ pi $ equivalent circuit for on-chip spiral inductors: Physics-based modeling and parameter extraction
Watson et al. A comprehensive compact-modeling methodology for spiral inductors in silicon-based RFICs
CN102117352A (zh) 射频mos变容器的模拟方法
Timmins et al. An efficient systematic approach to model extraction for passive microwave circuits
CN110287582A (zh) 一种新型场效应晶体管小信号等效电路模型参数提取方法
Wang et al. A physics-based equivalent-circuit model for on-chip symmetric transformers with accurate substrate modeling
CN110008489B (zh) 一种THz频段InP DHBT器件在片测试结构建模方法
CN103943922B (zh) 谐波抑制带通滤波器及制造方法
Goto et al. New on-chip de-embedding for accurate evaluation of symmetric devices
Dong et al. An Improved Double-a Model for Millimeter wave CMOS On-Chip Inductor
Gao et al. Analysis and modeling of CMOS millimeter-wave M: N six-port transformers
Fernandez-Lopez et al. A methodology to design an EMC filter layout providing optimal response based on simulation and considering the inter-component couplings
Chen et al. Accurate modeling of three-port center-tapped octagonal inductors for SPDT switch design in 0.13-μm BiCMOS
Batistell et al. System-in-Package Matching Network for RF Wireless Transceivers
Han et al. Comparison of lumped-parameter circuit models for on-chip spiral inductors
Hebeler et al. Design and modelling of magnetic on-chip structures at 240 ghz
Wei et al. Direct extraction of equivalent circuit parameters for on-chip spiral transformers
Gao et al. An improved equivalent circuit model based on the CMOS on-chip multiple coupled inductors from DC to millimeter-wave region
Russer et al. Compact equivalent network synthesis for double-symmetric four-ports
Wang et al. Differential-mode modeling of common mode chokes for EMI filter in switching power supply
Savio et al. A new lumped model for on-chip inductors including substrate currents
Žlebič et al. Application for fast determination of inductor's electrical characteristics from S-parameters
Liu et al. An accurate compact model for on-chip vertically coiled transformers
Bačmaga et al. Methodology for characterization and modelling of dc-biased surface-mount ferrite power inductors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant