CN106716538A - 具有第一和第二字线的多端口sram电路 - Google Patents

具有第一和第二字线的多端口sram电路 Download PDF

Info

Publication number
CN106716538A
CN106716538A CN201580049316.2A CN201580049316A CN106716538A CN 106716538 A CN106716538 A CN 106716538A CN 201580049316 A CN201580049316 A CN 201580049316A CN 106716538 A CN106716538 A CN 106716538A
Authority
CN
China
Prior art keywords
mos transistor
coupled
word line
channel mos
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580049316.2A
Other languages
English (en)
Other versions
CN106716538B (zh
Inventor
詹特星·林
保罗·巴塞特
苏雷什·文库马洪蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106716538A publication Critical patent/CN106716538A/zh
Application granted granted Critical
Publication of CN106716538B publication Critical patent/CN106716538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种位于静态随机存取存储器SRAM装置中的多端口混合型全摆幅/低摆幅存储器电路包括：第一字线驱动器，所述第一字线驱动器包括读取字线驱动器；第二字线驱动器，所述第二字线驱动器包括读取字线驱动器抑或读取/写入字线驱动器；存储器单元，所述存储器单元耦合到所述第一和第二字线驱动器；读出放大器，所述读出放大器耦合到所述存储器单元；以及锁存器，所述锁存器耦合到所述存储器单元。所述存储器电路能够达成高速低摆幅或低速全摆幅操作，同时避免对于集成电路上的大电路面积的需要。

Description

具有第一和第二字线的多端口SRAM电路
技术领域
本文所描述的各种实施例涉及存储器电路，且更确切地说，涉及多端口存储器电路。
背景技术
已针对包含静态随机存取存储器(SRAM)的随机存取存储器(RAM)设计各种电路布局。此外，已进行各种尝试以设计支持更高存储器带宽(即，更高存储器吞吐或速度)的存储器电路，同时尝试避免增大电路佈局的表面面积的必要性(也被称为区域损失)。举例来说，用以增大存储器带宽的一种类型的常规方案被称作双抽运，也就是说，按核心频率(即，存储器阵列借以操作的处理器的时钟速率)的频率两倍运行存储器阵列。然而，即使在双抽运的情况下，存储器存取的速度通常限制最大核心频率。用以增大存储器带宽的另一种类型的常规方案为通过存储器地址将存储器分割成多个小组。如果不存在地址冲突，那么可同时存取存储器的多个组。然而，具有多个小组的结构的经分割存储器可能引发区域损失，这是因为此存储器可能需要比具有相同电晶体大小和相同容量的未分割存储器大的表面面积。
此外，已针对SRAM单元设计各种常规电路，其在存储器速度、电路面积与用于存储器存取的读取/写入埠的数目之间达到权衡。举例来说，具有单个字线驱动器的常规摆幅6T存储器单元(“T”之前的数字指定每单元晶体管的数目)可占据相对小电路面积，但可能仅能够在既定时间处支持一个读取抑或一个写入，且存储器存取的速度可能相对慢速。作为另一实例，具有单独读取和写入字线驱动器的常规全摆幅8T存储器单元可能够对于不同项同时支持一个读取和一个写入并在相对快存储器速度下操作。然而，此常规全摆幅8T存储器单元可能相比于低速存储器电路需要增大的电路面积。
常规8T存储器单元设计的另一实例为低摆幅8T存储器单元，其具有可能够对于不同项同时支持两个读取或一个写入和一个读取或两个写入的共享式读取/写入位线。虽然此常规低摆幅8T存储器单元可能够支持多个同时读取/写入，但是其可能具有相对慢存储器速度同时引发相对大的电路面积损失。常规存储器单元设计的另一实例为全摆幅10T存储器单元，其具有可能够对于不同项同时支持多达两个读取和一个写入和在相对快存储器速度下操作的单独读取/写入位线。然而，此常规全摆幅10T存储器单元通常占据比常规6T或8T存储器单元显著大的电路面积。通常难以在单个存储器电路设计中满足对于快存储器速度、小电路大小和同时多个读取/写入操作的竞争性需求。
发明内容
本发明的示范性实施例是针对一种能够支持用于高速存储器存取和多个同时读取/写入操作的大存储器带宽而不引发相当大电路面积损失的存储器装置。
在一实施例中，一种存储器电路包括：第一字线驱动器，其包括读取字线驱动器；第二字线驱动器，其包括选自由读取字线驱动器和读取/写入字线驱动器组成的群组的驱动器；存储器单元，其耦合到所述第一和第二字线驱动器；读出放大器，其耦合到所述存储器单元；以及锁存器，其耦合到所述存储器单元。
在另一实施例中，一种装置包括：静态随机存取存储器(SRAM)，其包括：第一字线驱动器，其包括读取字线驱动器；第二字线驱动器，其包括选自由读取字线驱动器和读取/写入字线驱动器组成的群组的驱动器；SRAM单元，其耦合到所述第一和第二字线驱动器；读出放大器，其耦合到所述存储器单元；以及锁存器，其耦合到所述存储器单元。
在另一实施例中，一种存储器装置包括：用于驱动位线和所述位线的补码的装置；用于驱动第一字线的装置；用于驱动第二字线的装置；存储器单元，其耦合到用于驱动所述位线的所述装置、用于驱动所述第一字线的所述装置和用于驱动所述第二字线的所述装置；用于读出放大来自所述位线和所述位线的所述补码的信号的装置；以及用于锁存来自所述存储器单元的读出的装置。
在又另一个实施例中，一种操作存储器单元的方法包括：驱动位线和所述位线的补码耦合到所述存储器单元；驱动第一字线耦合到所述存储器单元；驱动第二字线耦合到所述存储器单元；读出放大来自所述位线和所述位线的所述补码的信号；以及锁存来自所述存储器单元的读出。
附图说明
呈现附图以辅助描述实施例，且仅仅提供用于说明实施例而不对其进行限制。
图1是根据一实施例的多端口存储器的电路图。
图2是图1的电路图中的触发器的一实施例的电路图。
图3是说明根据一实施例的操作存储器单元的方法的流程图。
具体实施方式
在针对于具体实施例的以下描述和相关图式中揭示本发明的各方面。可在不脱离本发明范围的情况下设计替代性实施例。另外，熟知元件将不被详细地描述或将被省略以免混淆本发明的相关细节。
词语“示范性”在本文中用于意指“充当实例、例子或说明”。本文中被描述为“示范性”的任何实施例不必须被理解为比其它实施例优选或有利。同样地，术语“实施例”并不要求所有实施例包含所论述特征、优势或操作模式。
本文中使用的术语仅用于描述具体实施例的目的，且并不希望限制实施例。如本文中所使用，除非上下文另作明确指示，否则单数形式“一”和“所述”意图也包含复数形式。应进一步理解，术语“包括(comprises/comprising)”和/或“包含(includes/including)”在于本文中使用时指定所陈述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。另外，应理解，除非另外明确陈述，否则词语“或”具有与布尔(Boolean)运算子“OR”相同的涵义，也就是说，其涵盖“或”和“皆”的可能性，且不限于“异或”(“XOR”)。还应理解，除非另外明确陈述，否则两个邻接词之间的符号“/”具有与“或”相同的涵义。另外，除非另外明确陈述，否则例如“连接到”、“耦合到”或“与…连通”的短语不限于直接连接。
图1是说明多端口存储器电路的一实施例的电路图。此存储器电路可实施于(例如)静态随机存取存储器(SRAM)装置中。在图1中所展示的实施例中，存储器电路包含第一字线驱动器102、第二字线驱动器104、耦合到第一字线驱动器102和第二字线驱动器104的存储器单元106、耦合到存储器单元106的读出放大器108和耦合到存储器单元106的锁存器110。在一实施例中，第一字线驱动器102包括读取字线驱动器，而第二字线驱动器104可为读取字线驱动器抑或读取/写入字线驱动器。在另一实施例中，第一字线驱动器102和第二字线驱动器104分别包含第一反相器112和第二反相器114。在一实施例中，实施第一字线驱动器102和第二字线驱动器104以用于分别驱动第一字线113和第二字线115。
在一实施例中，存储器电路进一步包括耦合到存储器单元106的数据输入驱动器116。在另一实施例中，数据输入驱动器116包括写入数据输入驱动器。在图1中所展示的实施例中，数据输入驱动器116包含数据输入118、耦合到数据输入118的反相器120、和耦合到数据输入118和反相器120的两个金属氧化物半导体(MOS)晶体管122和124。
在一实施例中，第一MOS晶体管122包括N沟道MOS晶体管，所述N沟道MOS晶体管具有耦合到数据输入118的漏极122a、耦合到存储器单元106的源极122b、和栅极122c。在另一实施例中，第二MOS晶体管124也包括N沟道MOS晶体管，所述N沟道MOS晶体管具有耦合到反相器120的输出的漏极124a、耦合到存储器单元106的源极124b、和耦合到第一MOS晶体管122的栅极122c的栅极124c。在一实施例中，将第一MOS晶体管122的漏极122b馈入到位线126，而将第二MOS晶体管124的漏极124b馈入到位线126的补码128，这是因为耦合于第一N沟道MOS晶体管122的源极122a与第二N沟道MOS晶体管124的源极124a之间的反相器120使来自数据输入118的每一输入位反相。在一实施例中，实施数据输入驱动器116以用于驱动位线126和位线126的补码128。
在一实施例中，可实施为SRAM单元的存储器单元106包括：第一MOS晶体管130、第二MOS晶体管132、第三MOS晶体管134、第四MOS晶体管136和触发器138。在另一实施例中，第一MOS晶体管130、第二MOS晶体管132、第三MOS晶体管134和第四MOS晶体管136各自包括N沟道MOS晶体管。在一实施例中，第一N沟道MOS晶体管130包括耦合到位线126的漏极130a、耦合到触发器138的源极130b和耦合到第一字线113的栅极130c。在一实施例中，第二N沟道MOS晶体管132包括耦合到触发器138的漏极132a、耦合到位线126的补码128的源极132b和耦合到第一字线113的栅极132c。因此，分别属于第一N沟道MOS晶体管130和第二N沟道MOS晶体管132的栅极130c和132c两者经由第一字线113耦合到第一字线驱动器102。
在一实施例中，第三N沟道MOS晶体管134包括漏极134a、源极134b和经由第二字线115耦合到第二字线驱动器104的栅极134c。在一实施例中，第四N沟道MOS晶体管136包括耦合到第三N沟道MOS晶体管134的源极134b的漏极136a、源极136b和耦合到触发器138的栅极136c。
在一实施例中，读出放大器108具有分别耦合到位线126和位线126的补码128的输入108a和108b。在图1中所展示的实施例中，读出放大器108的输入108a和108b也分别耦合到第一N沟道MOS晶体管130的漏极130a和第二N沟道MOS晶体管132的源极132b。在一实施例中，实施读出放大器108用于按单个读取操作的两倍带宽或两倍频率在低摆幅读出放大读操作中读出放大来自位线126和位线126的补码128的信号，藉此通过不需要位线126和其补码128摆幅到N沟道晶体管的完全漏极电压来引起功率节省。在此实施例中，实施读出放大器108以扩大来自位线126和其补码128的低摆幅电压以产生全摆幅逻辑输出。
在一实施例中，实施锁存器110用于锁存来自存储器单元106的读出。在图1中所展示的实施例中，锁存器110耦合到存储器单元106中的第三N沟道MOS晶体管134的漏极134a。如果不需要高带宽或高频存储器操作，那么锁存器110可用作用于全摆幅读取操作的全摆幅锁存器，而非使用用于读出放大低摆幅读出以产生全摆幅逻辑输出的读出放大器108。因此，如图1中所展示且上文所描述的存储器单元106能够借由两个字线驱动器102和104支持两个读取操作抑或一个读取操作和一个写入操作，以及借由对低摆幅读出的双带宽读出放大操作抑或对全摆幅读出的单带宽锁存操作支持高速存储器存取。
在图1中所展示的实施例中，触发器138包括交叉耦合到彼此的第一反相器140与第二反相器142。然而，在本发明的范围内，也可在存储器单元106中实施其它类型的触发器。在图1中，触发器138具有通过连接第一反相器140的输入与第二反相器142的输出所形成的第一端子138a，和通过连接第一反相器140的输出与第二反相器142的输入所形成的第二端子138b。在一实施例中，触发器138的第一端子138a耦合到第一N沟道MOS晶体管130的源极130b，而触发器138的第二端子138b耦合到第二N沟道MOS晶体管132的漏极132a。
图2是说明图1的交叉耦合式反相器触发器138的一实施例的电路图。在图2中所展示的实施例中，第一反相器140包括耦合到彼此的P沟道MOS晶体管202与N沟道MOS晶体管204。在一实施例中，P沟道MOS晶体管202包括源极202a、漏极202b和栅极202c，而N沟道MOS晶体管204包括漏极204a、源极204b和栅极204c。在一实施例中，P沟道MOS晶体管202的漏极202b与N沟道MOS晶体管204的漏极204a彼此连接，同时P沟道MOS晶体管202的栅极202c与N沟道MOS晶体管204的栅极204c也彼此连接。
以类似方式，第二反相器142也包括耦合到彼此的P沟道MOS晶体管212与N沟道MOS晶体管214。在一实施例中，P沟道MOS晶体管212包括源极212a、漏极212b和栅极212c，而N沟道MOS晶体管214包括漏极214a、源极214b和栅极214c。在一实施例中，P沟道MOS晶体管212的漏极212b与N沟道MOS晶体管214的漏极214a彼此连接，同时P沟道MOS晶体管212的栅极212c与N沟道MOS晶体管214的栅极214c也彼此连接。
在图2中所展示的实施例中，将第二反相器142中的P沟道MOS晶体管212和N沟道MOS晶体管214的经连接漏极212b与214a耦合到第一反相器140中的P沟道MOS晶体管202和N沟道MOS晶体管204的经连接栅极202c与204c以形成第一端子138a。以类似方式，将第一反相器140中的P沟道MOS晶体管202和N沟道MOS晶体管204的经连接漏极202b与204a耦合到第二反相器142中的P沟道MOS晶体管212和N沟道MOS晶体管214的经连接栅极212c与214c以形成第二端子138b。在图1和2中所展示的实施例中，在存储器单元106中实施总共八个晶体管，包含如图1中所展示的四个N沟道MOS晶体管130、132、134和136，和如图2中所展示的交叉耦合式反相器触发器138中的两个P沟道MOS晶体管202和212以及两个N沟道MOS晶体管204和214。因此，存储器单元106可在图1和2中所展示且上文所描述的实施例中被视为8T混合型全摆幅/低摆幅存储器单元。然而，还可在本发明的范围内实施其它电路布局。
图3是说明操作存储器单元的方法的一实施例的流程图。在一实施例中，操作存储器单元的方法包含以下步骤：如框302中所展示驱动耦合到存储器单元的位线和位线的补码；如框304中所展示驱动耦合到存储器单元的第一字线；如框306中所展示驱动耦合到存储器单元的第二字线；如框308中所展示的读出放大来自位线和位线的补码的信号；和如框310中所展示的锁存来自存储器单元的读出。在一实施例中，第一字线包括读取字线而第二字线包括读取字线抑或读取/写入字线。操作如图3中所展示的实施例中所说明的存储器单元的方法可应用于如图1和2中所展示的存储器电路，虽然所述方法还可适用于本发明的范围内的其它电路布局。
尽管前述揭示内容展示说明性实施例，但应注意，在不脱离随附权利要求书的范围的情况下，可在本文中做出各种改变和修改。除非另外明确陈述，否则根据本文中描述的实施例的方法主张的功能、步骤或动作不必以任何具体顺序加以执行。此外，虽然可以单数形式描述或主张元件，但除非明确地陈述对单数形式的限制，否则涵盖复数形式。

Claims (30)

1.一种存储器电路，其包括：
第一字线驱动器，其包括读取字线驱动器；
第二字线驱动器，其包括选自由读取字线驱动器和读取/写入字线驱动器组成的群组的驱动器；
存储器单元，其耦合到所述第一和第二字线驱动器；
读出放大器，其耦合到所述存储器单元；以及
锁存器，其耦合到所述存储器单元。
2.根据权利要求1所述的电路，其进一步包括耦合到所述存储器单元的数据输入驱动器。
3.根据权利要求2所述的电路，其中所述数据输入驱动器包括写入数据输入驱动器。
4.根据权利要求2所述的电路，其中所述数据输入驱动器包括：
数据输入；
反相器，其耦合到所述数据输入；以及
两个金属氧化物半导体MOS晶体管，其耦合到所述数据输入。
5.根据权利要求4所述的电路，其中所述两个MOS晶体管包括N沟道MOS晶体管，所述N沟道MOS晶体管包括耦合到彼此的栅极和耦合到所述数据输入的漏极。
6.根据权利要求1所述的电路，其中所述第一字线驱动器包括反相器。
7.根据权利要求1所述的电路，其中所述第二字线驱动器包括反相器。
8.根据权利要求1所述的电路，其中所述存储器单元包括至少八个晶体管。
9.根据权利要求1所述的电路，其中所述存储器单元包括：
触发器，其包括第一端子和第二端子；
第一金属氧化物半导体MOS晶体管，其耦合到所述触发器的所述第一端子；以及
第二MOS晶体管，其耦合到所述触发器的所述第二端子。
10.根据权利要求9所述的电路，其中所述第一和第二MOS晶体管各自包括耦合到所述第一字线驱动器的栅极。
11.根据权利要求9所述的电路，其中所述第一MOS晶体管包括第一N沟道MOS晶体管，所述第一N沟道MOS晶体管包括耦合到所述触发器的所述第一端子的源极，且其中所述第二MOS晶体管包括第二N沟道MOS晶体管，所述第二N沟道MOS晶体管包括耦合到所述触发器的所述第二端子的漏极。
12.根据权利要求11所述的电路，其中所述第一N沟道MOS晶体管进一步包括漏极，其中所述第二N沟道MOS晶体管进一步包括源极，且其中所述读出放大器耦合到所述第一N沟道MOS晶体管的所述漏极和所述第二N沟道MOS晶体管的所述源极。
13.根据权利要求9所述的电路，其中所述存储器单元进一步包括：
第三MOS晶体管，其包括耦合到所述第二字线驱动器的栅极；以及
第四MOS晶体管，其包括耦合到所述触发器的所述第二端子的栅极。
14.根据权利要求13所述的电路，其中所述第三MOS晶体管包括第三N沟道MOS晶体管，所述第三N沟道MOS晶体管包括漏极，且其中所述锁存器耦合到所述第三N沟道MOS晶体管的所述漏极。
15.根据权利要求9所述的电路，其中所述触发器包括交叉耦合到彼此的第一反相器与第二反相器。
16.根据权利要求15所述的电路，其中所述第一反相器包括第一P沟道MOS晶体管和第一N沟道MOS晶体管，且其中所述第二反相器包括第二P沟道MOS晶体管和第二N沟道MOS晶体管。
17.一种装置，其包括：
静态随机存取存储器SRAM，其包括：
第一字线驱动器，其包括读取字线驱动器；
第二字线驱动器，其包括选自由读取字线驱动器和读取/写入字线驱动器组成的群组的驱动器；
SRAM单元，其耦合到所述第一和第二字线驱动器；
读出放大器，其耦合到所述存储器单元；以及
锁存器，其耦合到所述存储器单元。
18.根据权利要求17所述的装置，其中所述SRAM进一步包括耦合到所述SRAM单元的数据输入驱动器。
19.根据权利要求18所述的装置，其中所述数据输入驱动器包括：
数据输入；
反相器，其耦合到所述数据输入；以及
两个金属氧化物半导体MOS晶体管，其耦合到所述数据输入。
20.根据权利要求17所述的装置，其中所述第一字线驱动器包括第一反相器，且其中所述第二字线驱动器包括第二反相器。
21.根据权利要求17所述的装置，其中所述SRAM单元包括：
触发器，其包括第一端子和第二端子；
第一金属氧化物半导体MOS晶体管，其耦合到所述触发器的所述第一端子；以及
第二MOS晶体管，其耦合到所述触发器的所述第二端子。
22.根据权利要求21所述的装置，其中所述第一和第二MOS晶体管各自包括耦合到所述第一字线驱动器的栅极。
23.根据权利要求21所述的装置，其中所述第一MOS晶体管包括第一N沟道MOS晶体管，所述第一N沟道MOS晶体管包括耦合到所述触发器的所述第一端子的源极，且其中所述第二MOS晶体管包括第二N沟道MOS晶体管，所述第二N沟道MOS晶体管包括耦合到所述触发器的所述第二端子的漏极。
24.根据权利要求23所述的装置，其中所述第一N沟道MOS晶体管进一步包括漏极，其中所述第二N沟道MOS晶体管进一步包括源极，且其中所述读出放大器耦合到所述第一N沟道MOS晶体管的所述漏极和所述第二N沟道MOS晶体管的所述源极。
25.根据权利要求21所述的装置，其中所述SRAM单元进一步包括：
第三MOS晶体管，其包括耦合到所述第二字线驱动器的栅极；以及
第四MOS晶体管，其包括耦合到所述触发器的所述第二端子的栅极。
26.根据权利要求25所述的装置，其中所述第三MOS晶体管包括第三N沟道MOS晶体管，所述第三N沟道MOS晶体管包括漏极，且其中所述锁存器耦合到所述第三N沟道MOS晶体管的所述漏极。
27.一种存储器装置，其包括：
用于驱动位线和所述位线的补码的装置；
用于驱动第一字线的装置；
用于驱动第二字线的装置；
存储器单元，其耦合到用于驱动所述位线的所述装置、用于驱动所述第一字线的所述装置和用于驱动所述第二字线的所述装置；
用于读出放大来自所述位线和所述位线的所述补码的信号的装置；以及
用于锁存来自所述存储器单元的读出的装置。
28.根据权利要求27所述的存储器装置，其中用于驱动所述第一字线的所述装置包括读取字线驱动器，且其中用于驱动所述第二字线的所述装置包括第二字线驱动器，所述第二字线驱动器包括选自由读取字线驱动器和读取/写入字线驱动器组成的群组的驱动器。
29.一种操作存储器单元的方法，其包括：
驱动耦合到所述存储器单元的位线和所述位线的补码；
驱动耦合到所述存储器单元的第一字线；
驱动耦合到所述存储器单元的第二字线；
读出放大来自所述位线和所述位线的所述补码的信号；以及
锁存来自所述存储器单元的读出。
30.根据权利要求29所述的方法，其中所述第一字线包括读取字线，且其中所述第二字线包括选自由读取字线和读取/写入字线组成的群组的字线。
CN201580049316.2A 2014-09-26 2015-09-11 具有第一和第二字线的多端口sram电路 Active CN106716538B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/499,041 US9384825B2 (en) 2014-09-26 2014-09-26 Multi-port memory circuits
US14/499,041 2014-09-26
PCT/US2015/049561 WO2016048680A1 (en) 2014-09-26 2015-09-11 Multi-port sram circuit with first and second word line

Publications (2)

Publication Number Publication Date
CN106716538A true CN106716538A (zh) 2017-05-24
CN106716538B CN106716538B (zh) 2019-05-28

Family

ID=54197094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580049316.2A Active CN106716538B (zh) 2014-09-26 2015-09-11 具有第一和第二字线的多端口sram电路

Country Status (5)

Country Link
US (1) US9384825B2 (zh)
EP (1) EP3198606A1 (zh)
JP (1) JP2017532708A (zh)
CN (1) CN106716538B (zh)
WO (1) WO2016048680A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354720B2 (en) 2017-12-12 2019-07-16 Oracle International Corporation Full-swing dual-rail SRAM sense amplifier
US10978143B2 (en) 2019-08-26 2021-04-13 Marvell Asia Pte, Ltd. Multi-port high performance memory
TWI700817B (zh) * 2019-10-28 2020-08-01 敦泰電子股份有限公司 靜態隨機存取記憶體系統及其資料讀寫方法
US11430505B2 (en) * 2020-04-16 2022-08-30 Marvell Asia Pte, Ltd. In-memory computing using a static random-access memory (SRAM)
US11923035B2 (en) 2021-05-12 2024-03-05 Samsung Electronics Co., Ltd. Pseudo dual port memory devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109733A1 (en) * 2004-11-22 2006-05-25 Joshi Rajiv V High performance register file with bootstrapped storage supply and method of reading data thereform
CN101023237A (zh) * 2004-06-10 2007-08-22 飞思卡尔半导体公司 具有数据保持锁存器的存储器设备
US20080123462A1 (en) * 2006-11-29 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-port SRAM device
US20130083613A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Method and Apparatus of Reducing Leakage Power in Multiple Port SRAM Memory Cell
US20130188434A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Low voltage write speed bitcell
US20130194882A1 (en) * 2012-01-30 2013-08-01 Renesas Electronics Corporation Semiconductor device having timing control for read-write memory access operations
US20140050033A1 (en) * 2012-08-15 2014-02-20 Globalfoundries Inc. Memory cell assembly including an avoid disturb cell
US20140219039A1 (en) * 2013-02-06 2014-08-07 Qualcomm Incorporated Write driver for write assistance in memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644547A (en) 1996-04-26 1997-07-01 Sun Microsystems, Inc. Multiport memory cell
KR100289386B1 (ko) 1997-12-27 2001-06-01 김영환 멀티 포트 에스램
US6188633B1 (en) 1998-04-28 2001-02-13 Hewlett-Packard Company Multi-port computer register file having shared word lines for read and write ports and storage elements that power down or enter a high-impedance state during write operations
GB2384092A (en) 2002-01-14 2003-07-16 Zarlink Semiconductor Ab Low power static random access memory
KR101475346B1 (ko) 2008-07-02 2014-12-23 삼성전자주식회사 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치
US8391086B2 (en) * 2011-03-04 2013-03-05 Elpida Memory, Inc. Mask-write apparatus for a SRAM cell
US9070477B1 (en) * 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9058861B2 (en) * 2012-12-18 2015-06-16 International Business Machines Corporation Power management SRAM write bit line drive circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023237A (zh) * 2004-06-10 2007-08-22 飞思卡尔半导体公司 具有数据保持锁存器的存储器设备
US20060109733A1 (en) * 2004-11-22 2006-05-25 Joshi Rajiv V High performance register file with bootstrapped storage supply and method of reading data thereform
US20080123462A1 (en) * 2006-11-29 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-port SRAM device
US20130083613A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Method and Apparatus of Reducing Leakage Power in Multiple Port SRAM Memory Cell
US20130188434A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Low voltage write speed bitcell
US20130194882A1 (en) * 2012-01-30 2013-08-01 Renesas Electronics Corporation Semiconductor device having timing control for read-write memory access operations
US20140050033A1 (en) * 2012-08-15 2014-02-20 Globalfoundries Inc. Memory cell assembly including an avoid disturb cell
US20140219039A1 (en) * 2013-02-06 2014-08-07 Qualcomm Incorporated Write driver for write assistance in memory device

Also Published As

Publication number Publication date
CN106716538B (zh) 2019-05-28
JP2017532708A (ja) 2017-11-02
US20160093363A1 (en) 2016-03-31
US9384825B2 (en) 2016-07-05
EP3198606A1 (en) 2017-08-02
WO2016048680A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
TWI705457B (zh) 記憶體電路與讀取儲存於記憶體胞元中的資料之方法
CN106716538B (zh) 具有第一和第二字线的多端口sram电路
US8593896B2 (en) Differential read write back sense amplifier circuits and methods
CN101582292B (zh) 存储器电路与存储器电路操作方法
US20150029782A1 (en) Wide range multiport bitcell
US8797789B2 (en) Sense amplifier
US9275710B2 (en) Three dimensional cross-access dual-port bit cell design
CN101923892A (zh) 稳定sram单元
US8630143B2 (en) Multiple-port memory device comprising single-port memory device with supporting control circuitry
JP2007529081A5 (zh)
CN103700395A (zh) 存储器单元
US8953401B2 (en) Memory device and method for driving memory array thereof
US10593395B2 (en) Multiple data rate memory
US8848474B2 (en) Capacitive coupled sense amplifier biased at maximum gain point
CN108010553A (zh) 字线使能脉冲产生电路
CN104183268A (zh) 静态随机存储器结构
CN104637532B (zh) Sram 存储单元阵列、sram 存储器及其控制方法
CN105097017A (zh) 一种sram存储单元、sram存储器及其控制方法
US6310818B1 (en) Semiconductor memory device and method of changing output data of the same
CN105489241A (zh) 静态随机存储器
CN105448329B (zh) 静态随机存储器及其数据写入方法、输入输出电路
CN103578518B (zh) 灵敏放大器
US20060002195A1 (en) System and method for a high-speed access architecture for semiconductor memory
CN102117653A (zh) 静态随机存取存储器
CN202615801U (zh) Sram的读出电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant