CN106685419B - 高精度的宽带分频器 - Google Patents
高精度的宽带分频器 Download PDFInfo
- Publication number
- CN106685419B CN106685419B CN201611185137.4A CN201611185137A CN106685419B CN 106685419 B CN106685419 B CN 106685419B CN 201611185137 A CN201611185137 A CN 201611185137A CN 106685419 B CN106685419 B CN 106685419B
- Authority
- CN
- China
- Prior art keywords
- triode
- frequency divider
- current source
- switch
- source array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101150071403 INP1 gene Proteins 0.000 claims abstract description 10
- 101150016601 INP2 gene Proteins 0.000 claims abstract description 7
- 101100396986 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INN1 gene Proteins 0.000 claims abstract description 7
- 238000003491 array Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种高精度的宽带分频器,涉及宽带分频器领域。该宽带分频器包括分频器核心电路和用于调整占空比的校准电路,校准电路与分频器核心电路电连接;校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1、电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列,分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2。本发明能够调整分频器输入信号的占空比,改善分频器输出信号质量。
Description
技术领域
本发明涉及宽带分频器领域,具体是涉及一种高精度的宽带分频器。
背景技术
在超高速数模转换电路中,为了便于进行数字信号处理,往往集成多级并转串(Mux)或者串转并(Demux)的模块实现速率转换,需要多级分频器提供时钟链,参见图1所示。高性能高精度的宽带分频器直接决定了芯片的整体性能。
随着时钟频率的不断提高,分频器级数的增多,时钟的上升、下降时间在整个时钟周期中所占的比例不断增大,因此占空比失调越发严重,影响了Mux或者Demux的工作,在运行频率大于10GHz的超高速数模转换电路中,这个问题愈发严重,需要重点考虑。因此,需要一种高精度的宽带分频器,满足超高速数模转换电路的设计。
发明内容
本发明的目的是为了克服上述背景技术的不足,提供一种高精度的宽带分频器,能够调整分频器输入信号的占空比,改善分频器输出信号质量。
本发明提供一种高精度的宽带分频器,该宽带分频器包括分频器核心电路和用于调整占空比的校准电路,校准电路与分频器核心电路电连接;校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1,分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2,校准电路的第一同向输入端INP1与分频器核心电路的第二同向输入端INP2相连,校准电路的第一反向输出端OUTN1与分频器核心电路的第二反向输入端INN2相连;
所述校准电路还包括电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列,第一电阻R1的一端与电源端VCC相连,另一端与第三三极管M3的集电极相连,第二电阻R2的一端与电源端VCC相连,另一端与第四三极管M4的集电极相连,第三三极管M3的集电极还与校准电路的第一同向输出端OUTP1相连,第四三极管M4的集电极还与校准电路的第一反向输出端OUTN1相连,第三三极管M3的基极、第四三极管M4的基极都连到偏置电压Vcas上,第三三极管M3的发射极、第一三极管M1的集电极均与第一开关电流源阵列相连,第四三极管M4的发射极、第二三极管M2的集电极均与第二开关电流源阵列相连,第一三极管M1的基极与校准电路的第一反向输入端INN1相连,第二三极管M2的基极与校准电路的第一同向输入端INP1相连,第一三极管M1的发射极、第二三极管M2的发射极均与独立电流源A的正极相连,独立电流源A的负极接地。
在上述技术方案的基础上,所述第一开关电流源阵列和第二开关电流源阵列的结构相同。
在上述技术方案的基础上,所述第一开关电流源阵列包括开关阵列S0、S1…Sn和对应的电流源阵列I0、I1、…In,n为正整数,每个开关与对应的电流源串联:S0与I0串联,S1与I1串联,…Sn与In串联,电流源阵列I0、I1、…In接地。
在上述技术方案的基础上,所述第一开关电流源阵列中的开关阵列分别连接第三三极管M3的发射极、第一三极管M1的集电极,第二开关电流源阵列中的开关阵列分别连接第四三极管M4的发射极、第二三极管M2的集电极。
在上述技术方案的基础上,所述第一开关电流源阵列中的开关阵列由第一组开关控制信号C0、C1…Cn控制,第二开关电流源阵列中的开关阵列由第二组开关控制信号控制,第一组开关控制信号C0、C1…Cn与第二组之间为差分关系。
在上述技术方案的基础上,所述第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构。
在上述技术方案的基础上,
与现有技术相比,本发明的优点如下:
(1)本发明提出一种可调占空比的分频器电路,通过调整占空比,确保分频器电路的精确工作。即在分频器核心电路前加一级校准电路,调整分频器输入信号的占空比,从而提高分频器的输出信号质量。在分频器核心电路前级联校准电路,校准电路是在差分放大电路基础上改进实现的,由差分信号C0、C1…Cn及控制,通过调整校准电路,改善分频器输出信号质量。
(2)本发明中的校准电路是在Cascode buffer基础上改进实现的,通过调整buffer的差分对间的电流,调整共模电平,从而达到调整占空比的目标。M1、M2、M3、M4、R1、R2及I1为经典的cascode结构,分别在M1和M3、M2和M4之间分别并联一个开关电流源阵列,两个开关电流源阵列中的开关阵列由差分信号对分别控制。如果差分信号的高电平脉宽时间与低电平脉宽时间不相等,通过差分控制信号(C0、C1…Cn及)同时调整电流源阵列,从而调整M1和M3、M2和M4两端的电流,最终实现调整共模电平,使得高电平脉宽时间与低电平脉宽时间相等。通过控制开关阵列S0、S1…Sn,实现调整电流的目的。这种方式可以实现快速调整,增大了调整范围。
(3)第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构,能够提高调整的精度和速度。
附图说明
图1是分频器的应用场合示意图。
图2是本发明实施例中高精度的宽带分频器的结构示意图。
图3是本发明实施例中校准电路的结构示意图。
图4是本发明实施例中第一开关电流源阵列的结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图2所示,本发明实施例提供一种高精度的宽带分频器,包括分频器核心电路和用于调整占空比的校准电路,校准电路与分频器核心电路电连接。校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1,分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2,校准电路的第一同向输入端INP1与分频器核心电路的第二同向输入端INP2相连,校准电路的第一反向输出端OUTN1与分频器核心电路的第二反向输入端INN2相连。
参见图3所示,校准电路还包括电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列,第一电阻R1的一端与电源端VCC相连,另一端与第三三极管M3的集电极相连,第二电阻R2的一端与电源端VCC相连,另一端与第四三极管M4的集电极相连,第三三极管M3的集电极还与校准电路的第一同向输出端OUTP1相连,第四三极管M4的集电极还与校准电路的第一反向输出端OUTN1相连,第三三极管M3的基极、第四三极管M4的基极都连到偏置电压Vcas上,第三三极管M3的发射极、第一三极管M1的集电极均与第一开关电流源阵列相连,第四三极管M4的发射极、第二三极管M2的集电极均与第二开关电流源阵列相连,第一三极管M1的基极与校准电路的第一反向输入端INN1相连,第二三极管M2的基极与校准电路的第一同向输入端INP1相连,第一三极管M1的发射极、第二三极管M2的发射极均与独立电流源A的正极相连,独立电流源A的负极接地。
第一开关电流源阵列和第二开关电流源阵列的结构相同。参见图4所示,第一开关电流源阵列包括开关阵列S0、S1…Sn和对应的电流源阵列I0、I1、…In,n为正整数,每个开关与对应的电流源串联:S0与I0串联,S1与I1串联,…Sn与In串联,电流源阵列I0、I1、…In接地。
第一开关电流源阵列中的开关阵列分别连接第三三极管M3的发射极、第一三极管M1的集电极,第二开关电流源阵列中的开关阵列分别连接第四三极管M4的发射极、第二三极管M2的集电极。
第一开关电流源阵列中的开关阵列由第一组开关控制信号C0、C1…Cn控制,第二开关电流源阵列中的开关阵列由第二组开关控制信号控制,第一组开关控制信号C0、C1…Cn与第二组 之间为差分关系。
本发明实施例提出一种可调占空比的分频器电路,通过调整占空比,确保分频器电路的精确工作。即在分频器核心电路前加一级校准电路,调整分频器输入信号的占空比,从而提高分频器的输出信号质量,如图2所示,在分频器核心电路前级联校准电路,校准电路是在差分放大电路基础上改进实现的,由差分信号C0、C1…Cn及 控制,通过调整校准电路,改善分频器输出信号质量。
校准电路是在Cascode buffer基础上改进实现的,通过调整buffer的差分对间的电流,调整共模电平,从而达到调整占空比的目标,具体结构如图3所示,M1、M2、M3、M4、R1、R2及I1为经典的cascode结构,分别在M1和M3、M2和M4之间分别并联一个开关电流源阵列,两个开关电流源阵列中的开关阵列由差分信号对分别控制。如果差分信号的高电平脉宽时间与低电平脉宽时间不相等,通过差分控制信号(C0、C1…Cn及)同时调整电流源阵列,从而调整M1和M3、M2和M4两端的电流,最终实现调整共模电平,使得高电平脉宽时间与低电平脉宽时间相等。通过控制开关阵列S0、S1…Sn,实现调整电流的目的。这种方式可以实现快速调整,增大了调整范围。
第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构,能够提高调整的精度和速度。
本领域的技术人员可以对本发明实施例进行各种修改和变型,倘若这些修改和变型在本发明权利要求及其等同技术的范围之内,则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。
Claims (6)
1.一种高精度的宽带分频器,包括分频器核心电路,其特征在于:该宽带分频器还包括用于调整占空比的校准电路,校准电路与分频器核心电路电连接;校准电路包括第一同向输入端INP1、第一反向输入端INN1、第一同向输出端OUTP1、第一反向输出端OUTN1,分频器核心电路包括第二同向输入端INP2、第二反向输入端INN2、第二同向输出端OUTP2、第二反向输出端OUTN2,校准电路的第一同向输入端INP1与分频器核心电路的第二同向输入端INP2相连,校准电路的第一反向输出端OUTN1与分频器核心电路的第二反向输入端INN2相连;
所述校准电路还包括电源端VCC、第一电阻R1、第二电阻R2、第一三极管M1、第二三极管M2、第三三极管M3、第四三极管M4、独立电流源A、第一开关电流源阵列、第二开关电流源阵列,第一电阻R1的一端与电源端VCC相连,另一端与第三三极管M3的集电极相连,第二电阻R2的一端与电源端VCC相连,另一端与第四三极管M4的集电极相连,第三三极管M3的集电极还与校准电路的第一同向输出端OUTP1相连,第四三极管M4的集电极还与校准电路的第一反向输出端OUTN1相连,第三三极管M3的基极、第四三极管M4的基极都连到偏置电压Vcas上,第三三极管M3的发射极、第一三极管M1的集电极均与第一开关电流源阵列相连,第四三极管M4的发射极、第二三极管M2的集电极均与第二开关电流源阵列相连,第一三极管M1的基极与校准电路的第一反向输入端INN1相连,第二三极管M2的基极与校准电路的第一同向输入端INP1相连,第一三极管M1的发射极、第二三极管M2的发射极均与独立电流源A的正极相连,独立电流源A的负极接地。
2.如权利要求1所述的高精度的宽带分频器,其特征在于:所述第一开关电流源阵列和第二开关电流源阵列的结构相同。
3.如权利要求2所述的高精度的宽带分频器,其特征在于:所述第一开关电流源阵列包括开关阵列S0、S1…Sn和对应的电流源阵列I0、I1、…In,n为正整数,每个开关与对应的电流源串联:S0与I0串联,S1与I1串联,…Sn与In串联,电流源阵列I0、I1、…In接地。
4.如权利要求3所述的高精度的宽带分频器,其特征在于:所述第一开关电流源阵列中的开关阵列分别连接第三三极管M3的发射极、第一三极管M1的集电极,第二开关电流源阵列中的开关阵列分别连接第四三极管M4的发射极、第二三极管M2的集电极。
5.如权利要求4所述的高精度的宽带分频器,其特征在于:所述第一开关电流源阵列中的开关阵列由第一组开关控制信号C0、C1…Cn控制,第二开关电流源阵列中的开关阵列由第二组开关控制信号控制,第一组开关控制信号C0、C1…Cn与第二组 之间为差分关系。
6.如权利要求1所述的高精度的宽带分频器,其特征在于:所述第一开关电流源阵列和第二开关电流源阵列采用2进制比例结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611185137.4A CN106685419B (zh) | 2016-12-20 | 2016-12-20 | 高精度的宽带分频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611185137.4A CN106685419B (zh) | 2016-12-20 | 2016-12-20 | 高精度的宽带分频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106685419A CN106685419A (zh) | 2017-05-17 |
CN106685419B true CN106685419B (zh) | 2019-06-07 |
Family
ID=58869989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611185137.4A Active CN106685419B (zh) | 2016-12-20 | 2016-12-20 | 高精度的宽带分频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106685419B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6741137B1 (en) * | 2002-12-17 | 2004-05-25 | Dialog Semiconductor Gmbh | High quality serial resonance oscillator |
JP2008028766A (ja) * | 2006-07-21 | 2008-02-07 | Sanyo Electric Co Ltd | 電子回路、増幅回路およびそれを搭載した通信システム |
CN104426552A (zh) * | 2013-08-19 | 2015-03-18 | 美国亚德诺半导体公司 | 高输出功率数模转换系统 |
CN105324938A (zh) * | 2013-06-25 | 2016-02-10 | 高通股份有限公司 | 在反馈回路中具有占空比调整的分频器 |
CN105897263A (zh) * | 2016-03-29 | 2016-08-24 | 武汉芯泰科技有限公司 | 一种宽带压控振荡器及频率合成器 |
-
2016
- 2016-12-20 CN CN201611185137.4A patent/CN106685419B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6741137B1 (en) * | 2002-12-17 | 2004-05-25 | Dialog Semiconductor Gmbh | High quality serial resonance oscillator |
JP2008028766A (ja) * | 2006-07-21 | 2008-02-07 | Sanyo Electric Co Ltd | 電子回路、増幅回路およびそれを搭載した通信システム |
CN105324938A (zh) * | 2013-06-25 | 2016-02-10 | 高通股份有限公司 | 在反馈回路中具有占空比调整的分频器 |
CN104426552A (zh) * | 2013-08-19 | 2015-03-18 | 美国亚德诺半导体公司 | 高输出功率数模转换系统 |
CN105897263A (zh) * | 2016-03-29 | 2016-08-24 | 武汉芯泰科技有限公司 | 一种宽带压控振荡器及频率合成器 |
Also Published As
Publication number | Publication date |
---|---|
CN106685419A (zh) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3947778A (en) | Differential amplifier | |
CN103248330B (zh) | 一种高增益精度的可编程增益放大器 | |
CN101420208B (zh) | 具有串联耦接的串联放大器的可变增益放大器 | |
CN105765859B (zh) | 放大器装置 | |
EP2852055B1 (en) | Programmable-gain instrumentation amplifier | |
CN107124154A (zh) | 一种宽带高精度有源移相器 | |
CN102104367A (zh) | 可变增益放大器 | |
US9692378B2 (en) | Programmable gain amplifier with analog gain trim using interpolation | |
US7843261B2 (en) | Resistor network for programmable transconductance stage | |
US20110133837A1 (en) | Variable gain amplifier | |
CN106656876B (zh) | 一种应用于serdes接收端的连续时间线性自适应均衡器电路 | |
CN203825522U (zh) | 具有温度补偿功能的基准电压产生电路 | |
CN106385239A (zh) | 一种增益可调的cmos宽带低噪声放大器 | |
CN110460316A (zh) | 可控增益放大器 | |
CN106685419B (zh) | 高精度的宽带分频器 | |
JPH07193442A (ja) | 演算増幅器およびそれを用いたda変換装置と電圧比較器 | |
JP4708604B2 (ja) | 可変利得増幅器 | |
CN110311637B (zh) | 一种提高仪表放大器共模抑制比的改良电路 | |
CN115529041A (zh) | 段式可选配的信号调理电路及测量装置 | |
US8576006B1 (en) | Wideband variable gain amplifier | |
CN112787604A (zh) | 放大器 | |
US10581395B2 (en) | Variable gain amplifier | |
CN114337568A (zh) | 可变增益放大器及其增益调节方法 | |
CN113671236A (zh) | 一种应用于负载电阻的电流检测电路和设备 | |
CN105337583B (zh) | 功率放大器及其功率放大方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |