CN106684849B

CN106684849B - 中性电极互联压敏浪涌过电压保护电路

Info

Publication number: CN106684849B
Application number: CN201710018576.4A
Authority: CN
Inventors: 肖小驹
Original assignee: Shenzhen Cnju Electronic Science & Technology Co ltd
Current assignee: Shenzhen Cnju Electronic Science & Technology Co ltd
Priority date: 2017-01-10
Filing date: 2017-01-10
Publication date: 2018-11-16
Anticipated expiration: 2037-01-10
Also published as: CN106684849A

Abstract

一种中性电极互联压敏浪涌过电压保护电路，包括两个以上压敏电阻器通过并联、串联或串并联组成，其分别达到：1)、压敏电阻器满足规定要求；2)、浪涌过电压保护电路满足规定要求。本技术可以提高压敏器件的耐受性和抗冲击电流的能力，极大的降低残压，大幅度地减少被保护电路的成本，延长了保护电路寿命。

Description

中性电极互联压敏浪涌过电压保护电路

技术领域：

本发明属于电子技术领域，特别涉及过电压保护相关技术。

技术背景：

电子产品离不开浪涌电压防护，作为当今浪涌电压防护的主要元件，ZnO压敏电阻器在上世纪60年代末问世后，用量就随着电子信息产品同步增长。在220(240)V工频电源电路中，人们一开始用的是压敏电压(Un)为470V的压敏电阻器，它在标称放电电流下的残压(限制电压)大体为1100V。但它们在使用现场起火，造成严重后果的事故时有发生。于是220(240)V电路中的压敏电阻器的规格逐步提高到Un为620V、680V。这个措施是有效的，极大地减低了起火事故的概率，但残压相应地提高到1400V、1500V。残压的增大意味着其他方面成本加大和整个产品体积增加。近年来，在电子产品小型化和降成本的压力下，“降残压”成为压敏电阻制造和应用领域的共同热门课题。

降低残压的意义至少有以下方面:

第一、被保护器件的耐电压等级降低,成本下降,几何尺寸减小,例如图1的例子,

第二、压敏电阻安装部位的空气间隙，爬电距离和耐电压试验电压相应减小，表1的数据说明了这一点，这将使整个设备的成本下降,几何尺寸减小。

第三,有利于整个产品小型化。

降低压敏电阻在一定脉冲电流下的残压，目前主要有三个技术途径：

1、减小流过压敏电阻器的脉冲电流密度；也就是说，在脉冲电流给定的条件下，增大压敏电阻器的电极面积。这可以有两种做法：第一，采用单只大尺寸压敏电阻器；第二，采用多个小尺寸压敏电阻器的并联组合。

2、选用压敏电压(Un)低的压敏电阻器，这包含两层含义；低标称电压的规格，或同一规格中的负公差Un产品。

3、改变制造技术；通过调整瓷料配方和生产工艺来改变规定电流下的残压比。现行的工业生产压敏电阻器，在标称放电电流下的残压比大体为2.2～2.7，也就是说，料配方和生产工艺对残压的调整范围，只有23％左右。

压敏电阻的三种工作状态和选择Un的一个基本矛盾：

在考虑压敏电阻器的低残压应用时，必须了解其工作状态，以及残压与压敏电压Un的关系。并联在电源电压上的压敏电阻器，在其整个使用寿命期中，按照作用在它上面的电应力的不同，可以区分为三种工作状态：

1、等待状态：只有电源系统电压应力，按最大连续工作电压(MCOV)计算，应力强度取决于“加压比Rap＝MCOV/Un”。Rap越大应力越严酷，表现为老化加快，寿命缩短。从这一点出发，总希望减小Rap值，即提高Un值。

2、浪涌抑制状态：“MCOV+脉冲电流”两种电应力同时作用。对于这个工作状态，人们最关心的是一定脉冲电流下的残压Ucla＝Rcla×Un。从尽可能降低残压Ucla这一点出发，总希望降低Un值。

3、暂时过电压耐受状态：电应力是暂时过电压UTOV；应力强度取决于“电压比RTOV＝UTOV/Un”,RTOV越大应力越严酷,压敏电阻越容易热失控而损坏。从这一点出发，总希望减小RTOV值，即提高Un值。

上面的分析表明，压敏电阻的三种工作状态对于压敏电压Un的期望值是不同的，等待状态和暂时过电压耐受状态期望Un取大值，而浪涌抑制状态期望Un取小值。这是压敏电阻应用设计中面临的一个基本矛盾。在降残压的设计中，必须折中处理好这个矛盾，达到既能降残压，又能保证要求的MTTF(平均无故障时间)和预定TOV应力下的安全性。

发明内容：

本发明的目的是针对现有技术的不足，提供一种由压敏器件的串并联结构实现对冲击电流的分流分压匀流作用，又通过压敏器件的相对空间几何位置，实现保护网络电路上阻抗与的电磁场的平衡，同时使用压敏剖分交叉技术，实现参数波动压敏间的平衡。提高了压敏器件的耐受性和抗冲击电流的能力，并降低了残压，大幅度地减少被保护电路的成本，延长保护电路寿命的中性电极互联压敏浪涌过电压保护电路。

本发明目的可以通过以下技术方案实现，一种中性电极互联压敏浪涌过电压保护电路，其所述电路包括两个以上压敏电阻器通过并联、串联或串并联组成，其分别达到：

1)、压敏电阻器满足以下要求：

(1)、同一组合中的各压敏电阻器在经受脉冲电流时，每只元件中的电流不均匀系数δI＜0.1；

(2)、同一组合中的各压敏电阻器的宽波脉冲电流筛选，使用2ms方波，每平方厘米承受20A，作为筛选条件，正反各一次，芯片不击穿或破裂作为合格判据；

(3)、同一组合中的各压敏电阻器的电压～温度应力筛选,以125℃为筛选温度，压敏电压中心值作为外加交流试验电压峰值，进行8小时老化筛选，芯片不穿孔或测试后压敏电压不低于初始值作为合格判据；

2)、浪涌过电压保护电路满足以下要求：

(1)、浪涌过电压保护电路中各压敏电阻器的空间位置对称；

(2)、浪涌过电压保护电路中各对应位置压敏电阻器的阻抗平衡；

(3)、浪涌过电压保护电路中各对应位置压敏电阻器的冲击电流产生的感生电动势在各压敏电阻器上平衡；

(4)、浪涌过电压保护电路中各对应位置的压敏电阻器连接引线长度相等，直径相同，阻抗相同。

所述的中性电极互联压敏浪涌过电压保护电路，其浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组再并联，两并联端为该浪涌过电压保护电路的输入、输出端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的个压敏电阻器的连接端电连接；形成交叉连接组合。

所述的中性电极互联压敏浪涌过电压保护电路，其浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的两个压敏电阻器的连接端电连接；形成交叉连接组合。

所述的中性电极互联压敏浪涌过电压保护电路，其浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组底部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组顶部的两个压敏电阻器的连接端电连接；形成平行连接组合。

所述的中性电极互联压敏浪涌过电压保护电路，其浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组的输入端电连接，一串联组的输入端，与另一串联组顶部两个压敏电阻器的连接端电连接。

本发明优点在于，提高了压敏器件的耐受性和抗冲击电流的能力，并降低了残压，大幅度地减少被保护电路的成本，延长了保护电路寿命。

附图说明：

图1为本发明的一种电路原理示意图；

图2为本发明的另一种电路原理示意图；

图3为本发明的又一种电路原理示意图；

图4为本发明的再一种电路原理示意图；

图5为本发明一种浪涌过电压保护电路网络的具体应用电路原理示意图。

具体实施例：

本发明是为了提高了压敏器件的耐受性和抗冲击电流的能力，并降低了残压，大幅度地减少被保护电路的成本，延长保护电路寿命。所以应该了解压敏电阻器在浪涌过电压保护电路中涉及的原理，即电流的集中效应及负热阻效应。所谓电流的集中效应，是指在L型引线压敏阻中，电流通过中心线向四周扩散电流，中心点电流比较集中。所谓的负热阻效应，是指压敏电阻通流量越大，局部温度越高，电阻越小。当散热能力小于生热能力时，正反馈将导致压敏电阻融化贯穿。热击穿的烧融过程开始于通流密度较大的晶粒或缺陷，然后以之为原点逐步扩张，电流方向扩张更快。当其直径达到或接近压敏厚度时，就发生贯穿式热击穿，形成略小于或近似等于厚度的通孔，严重的会引起拉弧或燃烧，这就是热贯穿效应。由于散热的需要，压敏晶体会形成由内向外的温度梯度，导致中心部位温度最高。而来自引线的运动电荷在引线终端由结构变化导致的动量分布的离散性最高，即速度最高和最低的运动电荷都多些，个别冲击动量最强的运动电荷，对晶界的破坏能力最强；引线末端的电场由于尖端效应又最强，所以热击穿点绝大部分都发生在晶片靠近中心的引线端点。

通常，人们为了提高保护压敏电阻器的工作寿命并降低残压，也采用多压敏并联来进行分流的电路。但是由于各压敏参数不完全相同，电流在集中效应的作用下，还是会逐渐向过流较大的压敏集中，最后使其烧毁。接着也会使第二个压敏烧毁，燃烧的过程对电路及安全产生严重的危害。

本发明的技术，由于总体压敏参数的平衡，电流集中于一个压敏的电流集中效应得到遏制，中性电极还起到了阻挡热贯穿效应发生和加强散热的作用。恰当的结构安排，还能使部分压敏由承受单向冲击改为承受双向冲击，大幅度地提高防护电路的耐受性。

本技术的中性电极互联压敏浪涌过电压保护电路，由两个以上压敏电阻器通过并联、串联或串并联组成，鉴于上述分析，其压敏电阻器及所组成的浪涌过电压保护电路应达到以下两方面的满足：

第一，压敏电阻器的筛选，应满足：

1、同一组合中的各压敏电阻器在经受脉冲电流时，每只元件中的电流不均匀系数δI＜0.1；

同一组合中的各并联元件必须经过特性配对，保证在经受脉冲电流时，每只元件中的电流差别不大于规定值。否则在使用过程中，承受电流大的元件会提前失效。为此这里定义一个参数“不均匀系数δI＝(nΔI)/I_t”,它等于各并联元件电流的极差ΔI，对于平均电流I_t/n的比值(I_t是总电流，n是并联元件数)。在没有特别规定的情况下，要求δI＜0.1。

2、同一组合中的各压敏电阻器的宽波脉冲电流筛选，使用2ms方波，每平方厘米承受20A，作为筛选条件，正反各一次，芯片不击穿或破裂作为合格判据；

3、同一组合中的各压敏电阻器的电压～温度应力筛选,以125℃为筛选温度，压敏电压中心值作为外加交流试验电压峰值，进行8小时老化筛选，芯片不穿孔或测试后压敏电压不低于初始值作为合格判据；

第二、浪涌过电压保护电路应满足以下要求：

1、浪涌过电压保护电路中各压敏电阻器的空间位置对称；

在浪涌过电压保护电路网络中的耐受性方面，我们要充分使所有的压敏参与工作，共同分担电流；另一方面，我们还要使每个压敏所承受的电流密度相同，为使相互的感应平衡，要使涌过电压保护电路中各压敏电阻器的空间位置对称。

2、浪涌过电压保护电路中各对应位置压敏电阻器的阻抗平衡；

3、浪涌过电压保护电路中各对应位置压敏电阻器的冲击电流产生的感应电动势在各压敏电阻器上平衡；

浪涌过电压保护电路中冲击电流通过时网络各环路的综合磁场产生的感应电动势为零，或者各子压敏电阻器上产生的感应电动势相等。表现在结构上，该网络具有类似晶体的对称性和周期性，并保证空间位置上的相对等同。从而防止网络环境下的类趋肤效应，取得最小的阻抗。使冲击电流流过时，各分支电流遇到的阻抗相等。

4、浪涌过电压保护电路中各对应位置的压敏电阻器连接引线长度相等，直径相同，阻抗相同。

浪涌过电压保护电路中，在浪涌电压冲击时，由压敏电阻器组成的电路网络的结构同样对压敏电压和电流的分配起着很大的作用。假设某一段引线的阻抗为0.1欧姆，在冲击电流为1000A的情况下，阻抗上的压降就有100V。其二，压敏电阻网络如果受到与电流方向一致的磁场的作用，则同样会产生趋肤效应；也就是，在串并结构相同的情况下，一个随意的过电流压敏保护网产生的残压要比考虑上述因素精心设计的压敏保护网高出100～300V。

如图1所示，是一种浪涌过电压保护电路，所述浪涌过电压保护电路包括由压敏电阻器R1、R2、R3及R4、R5、R6串联组成的两组串联的压敏电阻器件，各串联组的压敏电阻器为三个以上，两串联组再并联，两并联端分别为该浪涌过电压保护电路的L端与N端；一串联组底部两个压敏电阻器R2与R3的连接端，与另一联组顶部两个压敏电阻器R4与R5的连接端电连接；一串联组顶部两个压敏电阻器R1与R2的连接端，与另一联组底部的个压敏电阻器R5与R6的连接端电连接；形成交叉连接组合。本电路通过将一分三压敏交叉组合，实现左右浪涌通道的电阻一致，保证了通过电流的一致性。同时，即使某一子压敏被热击穿，分隔电极也可以防止其热贯穿效应的发生，延长了整体防护电路的寿命。

如图2所示，是另一种浪涌过电压保护电路，所述浪涌过电压保护电路包括由压敏电阻器R1、R2、R3及R4、R5、R6串联组成的两组串联的压敏电阻器件，各串联组的压敏电阻器为三个以上，两串联组的一端连接，为PE端，另一端分别作为该浪涌过电压保护电路的为L端及N端；一串联组底部两个压敏电阻器R2与R3的连接端，与另一联组顶部两个压敏电阻器R4与R5的连接端电连接；一串联组顶部两个压敏电阻器R1与R2的连接端，与另一串联组底部的两个压敏电阻器R5与R6的连接端电连接；形成交叉连接组合。

如图3所示，是又一种浪涌过电压保护电路，所述浪涌过电压保护电路包括由压敏电阻器R1、R2、R3及R4、R5、R6串联组成的两组串联的压敏电阻器件，各串联组的压敏电阻器为三个以上，两串联组的一端连接，做为PE端，另一端分别作为该浪涌过电压保护电路的L端及N端；一串联组底部两个压敏电阻器R2与R3的连接端，与另一联组底部两个压敏电阻器R5与R6的连接端电连接；一串联组顶部两个压敏电阻器R1与R2的连接端，与另一串联组顶部的两个压敏电阻器R4与R5的连接端电连接；形成平行连接组合。

如图4所示，是再一种浪涌过电压保护电路，所述浪涌过电压保护电路包括由压敏电阻器R1、R2、R3及R4、R5、R6串联组成的两组串联的压敏电阻器件，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为PE端，另一端分别作为该浪涌过电压保护电路的L端及N端；一串联组底部两个压敏电阻器R2与R3的连接端，与另一联组顶部两个压敏电阻器R4与R5的连接端电连接；一串联组顶部两个压敏电阻器R1与R2的连接端，与另一串联组底部的两个压敏电阻器R5与R6的连接端电连接；一串联组顶部两个压敏电阻器R1与R2的连接端，与另一串联组的N端电连接，一串联组的L端，与另一串联组顶部两个压敏电阻器R4与R5的连接端电连接。

如图5所示，是一种浪涌过电压保护电路网络的具体应用，这里采用12个14D681压敏电阻器R构成防护网络。冲击电流5000A时，L～N差模残压达到1230V。14D681的残压为1680V。与传统的三角形接法相比，残压比由以前的2.2降到了1.8。耐冲击次数，从10次提高到70次以上，表面温度降低近30℃(见附表实验数据)。在本实施例中，各节点与压敏之间的连接线长度、线径相同，相互间的几何位置对称。

该电路与常规三角接法的对比试验见表一：

表一

Claims

1.一种中性电极互联压敏浪涌过电压保护电路，其特征在于，所述电路包括两个以上压敏电阻器通过并联、串联或串并联组成，其分别达到：

1）、压敏电阻器满足以下要求：

（1）、同一组合中的各压敏电阻器在经受脉冲电流时，每只元件中的电流不均匀系数δI＜0.1；

（2）、同一组合中的各压敏电阻器的宽波脉冲电流筛选，使用2ms方波，每平方厘米承受20A，作为筛选条件，正反各一次，芯片不击穿或破裂作为合格判据；

（3）、同一组合中的各压敏电阻器的电压～温度应力筛选,以125℃为筛选温度，压敏电压中心值作为外加交流试验电压峰值，进行8小时老化筛选，芯片不穿孔或测试后压敏电压不低于初始值作为合格判据；

2）、浪涌过电压保护电路满足以下要求：

（1）、浪涌过电压保护电路中各压敏电阻器的空间位置对称；

（2）、浪涌过电压保护电路中各对应位置压敏电阻器的阻抗平衡；

（3）、浪涌过电压保护电路中各对应位置压敏电阻器的冲击电流产生的感生电动势在各压敏电阻器上平衡；

（4）、浪涌过电压保护电路中各对应位置的压敏电阻器连接引线长度相等，直径相同，阻抗相同。

2.根据权利要求1所述的中性电极互联压敏浪涌过电压保护电路，其特征在于，所述浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组再并联，两并联端为该浪涌过电压保护电路的输入、输出端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的个压敏电阻器的连接端电连接；形成交叉连接组合。

3.根据权利要求1所述的中性电极互联压敏浪涌过电压保护电路，其特征在于，所述浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的两个压敏电阻器的连接端电连接；形成交叉连接组合。

4.根据权利要求1所述的中性电极互联压敏浪涌过电压保护电路，其特征在于，所述浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组底部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组顶部的两个压敏电阻器的连接端电连接；形成平行连接组合。

5.根据权利要求1所述的中性电极互联压敏浪涌过电压保护电路，其特征在于，所述浪涌过电压保护电路包括两组串联的压敏电阻器，各串联组的压敏电阻器为三个以上，两串联组一端连接，做为输入端，另一端分别作为该浪涌过电压保护电路的输入端；一串联组底部两个压敏电阻器的连接端，与另一串联组顶部两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组底部的两个压敏电阻器的连接端电连接；一串联组顶部两个压敏电阻器的连接端，与另一串联组的输入端电连接，一串联组的输入端，与另一串联组顶部两个压敏电阻器的连接端电连接。