CN106663599A - 在下层格栅上使用非反射辐射光刻的多通道图案化 - Google Patents

在下层格栅上使用非反射辐射光刻的多通道图案化 Download PDF

Info

Publication number
CN106663599A
CN106663599A CN201480081348.6A CN201480081348A CN106663599A CN 106663599 A CN106663599 A CN 106663599A CN 201480081348 A CN201480081348 A CN 201480081348A CN 106663599 A CN106663599 A CN 106663599A
Authority
CN
China
Prior art keywords
groove
layer
pattern
grid pattern
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480081348.6A
Other languages
English (en)
Inventor
M·昌德霍克
T·R·扬金
S·H·李
C·H·华莱士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106663599A publication Critical patent/CN106663599A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • G03F7/2039—X-ray radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

讨论了涉及多通道图案化光刻的技术、使用这样的技术形成的器件结构和器件。这样的技术包括利用非反射辐射使设置在格栅图案之上的抗蚀剂层曝光以在格栅图案的沟槽内生成增强的曝光部分，以及使抗蚀剂层显影以在格栅图案的沟槽内形成具有图案结构的图案层。

Description

在下层格栅上使用非反射辐射光刻的多通道图案化
技术领域
本发明的实施例总体上涉及多通道图案化光刻技术，并且更具体地涉及使用非反射辐射在下层格栅图案的沟槽内形成图案结构的多通道图案化、以及使用这样的技术形成的器件结构和器件。
背景技术
按比例缩放诸如器件结构和互连结构的集成电路结构可能受到光刻技术可靠地分辨这种晶体管和互连结构的能力的限制。在一些实施方式中，极紫外(EUV)光刻可以用于使这种结构图案化(例如经由抗蚀剂层)。然而，由于用于生成EUV光子的低电源，EUV光刻可能具有低吞吐量。一种解决方案是提供具有较高的曝光速度的抗蚀剂(例如光致抗蚀剂)(例如使得抗蚀剂可以在较低功率下被图案化)。然而，由于散粒噪声(例如由于较少的光子完成使抗蚀剂图案化的工作而引起的低保真度)，这种抗蚀剂倾向于具有差图案保真度。
在其它实施方式中，诸如多通道图案化技术等多种图案化技术可以用于提供较小的图案结构。这种技术可以包括双色调抗蚀剂技术、同一抗蚀剂层的双重曝光、双重曝光/双重蚀刻技术、或使用下层格栅的多通道图案化技术。例如，使用下层格栅图案的多通道图案化技术可以包括形成格栅图案以及在格栅图案之上形成第二图案层。例如，这种使用下层格栅图案的多通道图案化技术可以依赖于撇除(scum)来锚固格栅图案内的第二图案层。例如，基于193纳米(nm)光刻和多通道图案化的一些集成方案可以依赖于通过使多层叠置体平面化以生成感兴趣的最终图案而被切割或阻塞的格栅。这种技术可能遭受低图案保真度和小工艺窗口(例如焦深、曝光宽容度等)以及图案放置错误，其导致与下层格栅对准变得困难且成本非常高。
因此，不断地努力来实现允许有效的低成本制造的具有高保真度、可重复性和制造容差的较小图案特征。当期望较小的特征尺寸时，这样的努力可能变得重要。
附图说明
通过示例而不是限制的方式在附图中示出本文所述的材料。为了说明的简单和清楚，在附图中示出的元件并不一定按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件被放大。此外，在认为适当的场合，在各图之间重复附图标记以指示相应或相似的元件。在附图中：
图1A、1B、1C和1D是在执行特定的制造操作时的示例性器件结构的侧视图；
图2A和2B是在执行特定的制造操作时的示例性器件结构的侧视图；
图3A、3B、3C和3D是在执行特定的制造操作时的示例性器件结构的侧视图；
图4是示出用于使用多通道图案化技术形成器件结构的示例性过程的流程图；
图5是示例性格栅图案的平面图；
图6A是在平衬底层上的示例性图案层的平面图；
图6B是示例性最终上覆图案的平面图；
图6C是图6B的示例性最终上覆图案的横截面图；
图7A是在平衬底层上的示例性图案层的平面图；
图7B是示例性最终上覆图案的平面图；
图7C是图7B的示例性最终上覆图案的横截面图；
图8A是在平衬底层上的示例性图案层的平面图；
图8B是示例性最终上覆图案的平面图；
图8C是图8B的示例性最终上覆图案的横截面图；
图9A是在平衬底层上的示例性图案层的平面图；
图9B是示例性最终上覆图案的平面图；
图9C是图9B的示例性最终上覆图案的横截面图；
图10是采用具有经由多通道图案化所制造的晶体管的IC的移动计算平台的例示性示意图，所述多通道图案化在下层格栅图案之上使用非反射辐射光刻；以及
图11是全部根据本公开的至少一些实施方式布置的计算设备的功能框图。
具体实施方式
参考附图描述了一个或多个实施例。虽然讨论了具体构造和布置，应理解，这仅是为了例示性目的而完成的。相关领域中的技术人员将认识到，可以采用其它构造和布置而不脱离本描述的精神和范围。对相关领域中的技术人员显而易见的是，还可以在除了本文中描述的那些以外的各种其它系统和应用中采用本文所述的技术和/或布置。
在下面的具体实施方式中参考形成其一部分的附图，其中相似的数字可以始终表示相似的部件以指示相应或类似的元件。将认识到，为了例示的简单和/或清楚，在附图中示出的元件不一定按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件被放大。此外，应理解，可以利用其它实施例，并且可以做出结构和/或逻辑变化而不脱离所主张的主题的范围。还应注意，例如上、下、顶部、底部、之上、之下等方向和基准可以只用于方便对附图和实施例的讨论，而不是要限制所主张的主题的应用。因此，不应在限制性的意义上理解下面的具体实施方式，并且所主张的主题的范围仅由所附权利要求及其等效形式限定。
在下面的描述中，阐述了很多细节。然而对本领域中的技术人员显而易见的是，可以在没有这些具体细节的情况下实施本发明。在一些实例中，公知的方法和器件以框图的形式而非细节的形式示出，以避免使本发明难以理解。在整个这个说明书中对“实施例”或“一个实施例”的提及意指结合实施例所述的特定特征、结构、功能或特性被包括在本发明的至少一个实施例中。因此，短语“在实施例中”或“在一个实施例中”在该说明书中各处的出现不一定都指本发明的同一实施例。此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适当的方式组合。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方，这两个实施例可以进行组合。
如在本描述和所附权利要求中使用的，单数形式“一”和“所述”旨在还包括复数形式，除非上下文另外明确指示。也将理解，如在本文使用的术语“和/或”指代并包括相关联的列出项目中的一个或多个项目的任何和所有可能的组合。
术语“耦合”和“连接”连同其派生词在本文可以用于描述部件之间的结构关系。应理解，这些术语并不是要作为彼此的同义词。更确切地，在特定实施例中，“连接”可以用于指示两个或更多元件彼此直接物理或电接触。“耦合”可以用于指示两个或更多元件彼此直接或间接(在它们之间有其它中间元件)物理或电接触，和/或两个或更多元件彼此协作或相互作用(例如，如在因果关系中那样)。
如在本文使用的术语“在…之上”、“在…之下”、“在…之间”和“在…上”指一个材料层或部件相对于其它层或部件的相对位置。例如，设置在一个层之上或之下的另一层可以与该层直接接触或可以具有一个或多个中间层。此外，设置在两个层之间的一个层可以与这两个层直接接触或可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层直接接触。类似地，除非另外明确地规定，否则设置在两个特征之间的一个特征可以与相邻的特征直接接触或可以具有一个或多个中间特征。
如在整个说明书中和权利要求中使用的，由术语“…中的至少一个”或“…中的一个或多个”连接的一列项目可以指所列项目的任何组合。例如，短语“A、B或C中的至少一个”可以指A、B、C、A和B、A和C、B和C或A、B和C。
下面描述了与在下层格栅图案上使用非反射辐射光刻的多通道图案化有关的方法、器件结构、器件、装置和计算平台。
如上所述，不断地努力来实现允许有效的低成本制造的具有高保真度、可重复性和制造容差的较小图案特征。如在本文进一步讨论的，在实施例中，具有散布在线特征之间的沟槽的格栅图案可以设置在器件层上。在各种示例中，格栅图案可以包括散布在线特征的行之间的沟槽的行、散布在正交线特征的交叉处之间的矩形或正方形沟槽、或其它格栅图案。例如，可以使用193nm光刻或其它适当工艺来形成格栅图案，使得格栅图案可以是抗蚀剂材料。如在本文使用的，193nm光刻意在包括使用或不使用浸没技术实施的193nm光刻。在其它示例中，图案可以转移到硬掩模层，使得格栅图案可以是硬掩模材料，例如氧化物、氮化物、碳化物、硅化物、金属氧化物、金属氮化物等。在又一些其它示例中，可以使用自对准间隔体技术来形成格栅图案，使得可以形成亚分辨率格栅图案。在另外的示例中，本文讨论的技术可以用于生成格栅图案。格栅图案可以包括单一材料(例如颜色)或多种颜色。例如，包括散布在线特征的行之间的沟槽的行的格栅图案可以具有颜色交替的线特征，具有每三个线特征是不同颜色的线特征，具有每四个线特征是不同颜色的线特征，等等。此外，具有诸如散布在正交交叉的线特征之间的沟槽等更多图案的格栅图案可以包括具有全部相同颜色的线特征，在一个或两个方向上具有交替颜色的线特征，在一个或两个方向上具有每三个线特征是不同颜色的线特征，等等。
可以使用例如旋涂技术将抗蚀剂层设置在格栅图案之上。可以用非反射辐射使抗蚀剂层曝光以在格栅图案的沟槽内生成抗蚀剂层的增强的曝光部分。例如，增强的曝光部分可以完全在一个沟槽内或在多个沟槽内。在一些示例中，增强的曝光部分可以与在格栅图案的一个或多个线特征之上并跨格栅图案的一个或多个线特征延伸的曝光部分邻接。如本文中使用的，非反射辐射可以是任何完全或大体上非反射的辐射。例如，非反射辐射可以包括具有不大于120nm的波长的电磁辐射，例如EUV辐射。在其它示例中，非反射辐射可以包括电子束(例如e-束)辐射。例如，可以使用非反射辐射，使得可以不需要下层抗反射材料或材料叠置体。
如所讨论的，可以在抗蚀剂的曝光时在格栅图案的沟槽内形成增强的曝光部分。例如，抗蚀剂的曝光可以在化学上改变抗蚀剂，使得抗蚀剂变得更可溶(例如正性抗蚀剂)或更不可溶(例如负性抗蚀剂)于显影剂中。在一些示例中，这种增强的曝光部分可以收获或利用二次电子来进一步在化学上改变抗蚀剂以变得更可溶或更不可溶于显影剂中。例如，EUV光子可以是高度离子化的，且EUV抗蚀剂的敏化机制可以是通过在曝光期间生成的二次电子或通过在曝光期间产生的二次电子来增强。这种技术可以减少使EUV抗蚀剂曝光所需的EUV光子的数量。在一些示例中，这种二次电子可以被收获或包含在格栅图案沟槽内以增强EUV曝光。曝光的抗蚀剂可以被显影以在格栅图案的沟槽内形成具有图案结构的图案层。在一些示例中，图案结构可以在沟槽内自对准(例如图案结构的一个或两个边缘可以在沟槽中自对准)。图案层可以包括额外的图案结构，使得可以针对正被制造的器件来限定特征。例如，可以基于格栅图案和图案层来限定通孔的网格或线。在其它示例中，可以基于格栅图案和图案层来限定线或沟槽。
如所讨论的，具有散布在线特征之间的沟槽的格栅图案可以形成在器件层上。器件层可以包括用于形成器件结构的任何适当的材料和/或特征。例如，器件层可以包括用于形成器件沟道的晶体硅。在其它示例中，器件层可以包括可以由通孔或接触部接触的晶体管器件或已经由接触插塞接触的晶体管器件，这些晶体管器件可以由金属线等互连。此外，如所讨论的，图案层可以设置在格栅层和器件层之上，使得图案层包括在器件层上并在格栅图案的沟槽内的图案结构。在一些示例中，图案层可以包括额外的图案结构，额外的图案结构在其间具有一个或多个间隙，使得通孔可以被限定在格栅图案中的沟槽与图案层中的间隙的交叉处。这种通孔可以用作蚀刻掩模以在器件层内为结构提供接触孔洞或通孔孔洞，使得可以提供例如金属插塞等。在一些示例中，由格栅图案和图案层提供的特征可以提供具有图案保真度的亚分辨率特征(例如使得特征可以被正确分辨并可以在图案之间重复)。这种亚分辨率特征例如可以是经由使用常规193nm或EUV光刻来印刷设置在平衬底处的抗蚀剂不可得到的特征。在一些示例中，这种亚分辨率特征可以是具有不大于20nm的特征尺寸的通孔和/或被分辨到40nm半间距的通孔。在一些示例中，这种亚分辨率特征可以是具有不大于11nm的特征尺寸的线或沟槽和/或被分辨到22nm半间距的线或沟槽。
本文讨论的技术可以提供不需要现有方法中使用的抗反射层的简化的多重图案化方法，并且因此可以减少处理步骤和复杂度。这样的优点可以在生成感兴趣的最终图案时提供降低的成本和缺陷密度。此外，本文讨论的技术利用相对宽的工艺窗口提供图案保真度、抗蚀剂敏感度、减小的图案放置错误和提高的总分辨率。例如，本文讨论的技术可以消除抗反射涂层的使用，消除与去除这种抗反射涂层相关联的步骤(例如蚀刻步骤、灰化步骤、清洁步骤等)，提高图案层中的块/切口的曝光速度(例如块和切口的曝光速度提高了大约30％和针对通孔和接触部的高达3x的曝光速度)，提高图案保真度，提高相对于下层格栅图案的图案层放置，提高覆盖，提供较大的焦深，提高分辨率，以及减小缺陷度。
图1A、1B、1C和1D是根据本公开的至少一些实施方式布置的在执行特定的制造操作时的示例性器件结构的侧视图。如图1A所示，器件结构100可以包括器件层101和格栅图案102，格栅图案102包括散布在线特征104之间的沟槽103。例如，可以通过将格栅图案102设置在器件层101上来形成器件结构100。器件层101可以包括例如半导体材料，例如晶体硅。在其它示例中，器件层101可以包括先前形成的器件、器件部件等。例如，器件层101可以包括晶体管、存储器、电容器、电阻器、光电子器件、开关或任何其它有源或无源电子器件或其部分。在一些示例中，器件层101可以包括部分形成的器件，例如晶体管器件。例如，可能期望的是执行对器件层101的部分的图案化蚀刻以接触其中的器件或形成金属化图案等。在其它示例中，可能期望的是在器件层101之上建立一个或多个图案化层以使其中的器件等互连。在一些示例中，可能期望的是在器件层101之上形成栅极。在一些示例中，器件层101可以设置在衬底(未示出)之上。在一些示例中，衬底可以包括半导体材料，例如多晶硅(Si)、锗(Ge)、硅锗(SiGe)、基于III-V材料的材料(例如砷化镓(GaAs))、碳化硅(SiC)、蓝宝石(Al2O3)或其任何组合。
如所讨论的，格栅图案102可以包括散布在线特征104之间的沟槽103。在示例中，沟槽103和线特征104可以包括散布在实质上1维的线性格栅图案中的线特征104的行之间的沟槽103的行，如本文中关于图5所示的。在另一示例中，沟槽103可以散布在实质上正交并交叉的线特征104之间，使得例如沟槽103可以是大体上正方形、矩形、圆形等的形状，并使得沟槽103位于由交叉的线特征104构成的区并完全被交叉的线特征104围绕。例如，图7B示出可以形成的示例性2维网格格栅图案。在又一些其它示例中，格栅图案102可以包括其它可能的更复杂的图案，例如沟槽的一行、多行或网格、偏移沟槽的行等。例如，图6B、8B和9B示出示例性2维格栅图案。在一些示例中，格栅图案102可以被描绘为第一图案或预图案等。
格栅图案102的线特征104可以包括一种或多种任何适当的材料。在一些示例中，线特征104可以包括抗蚀剂、氧化物、氮化物、碳化物、硅化物、电介质、金属氧化物或金属氮化物。例如，线特征104可以包括硬掩模材料，例如氧化物硬掩模、氮化物硬掩模、碳化物硬掩模、金属氧化物硬掩模、金属氮化物硬掩模。在一些示例中，线特征104可以包括材料的叠置体，例如硬掩模叠置体。线特征104可以均包括相同的一种或多种材料，或线特征104可以包括不同的材料。例如，线特征104中的第一线特征和第二线特征可以包括不同的材料，例如上面列出的那些材料中的任一个。这种结构可以例如在使用自对准间隔体技术形成格栅图案102时形成，如在本文中且特别是关于图3A-3D进一步讨论的。在示例中，每隔一个线特征104可以是不同的材料(例如颜色)。在其它示例中，每三个、四个、五个、六个或N个线特征104可以是不同的颜色。在又一些其它示例中，可以形成具有多于两种颜色的线特征104的图案。例如，可以形成具有两种、三种、四种或N种颜色的线特征104的多色图案。此外，如所讨论的，在一些示例中，格栅图案102可以包括2维图案，例如正交交叉的线特征104的网格。在这种示例中，正交线特征104中的一个或两个可以包括多色(例如两个或更多)图案。例如，线特征104可以具有如所讨论的多色(例如两种或更多种颜色)图案，和/或在x方向(未示出)上延伸的线特征可以具有多色(例如两种或更多种颜色)图案。在这样的示例中，如果沟槽被描绘为在具有四个线特征壁的方框内，则所述壁在任何适当的图案中可以是相同的颜色、两种颜色、三种颜色或四种颜色。
如所讨论的，可以通过将格栅图案102设置在器件层101上来形成器件结构100。可以使用任何适当的一种或多种技术将格栅图案102设置在器件层101上。在一些示例中，可以通过旋涂抗蚀剂层(例如正性或负性光致抗蚀剂)、使用光刻技术使抗蚀剂层曝光或图案化并使抗蚀剂层显影以形成格栅图案102来形成格栅图案102。在这样的示例中，可以使用任何适当的光刻系统来形成格栅图案102，所述光刻系统例如是193nm浸没系统、EUV系统、电子束系统等，由于在制造环境中的吞吐量考虑因素，193nm浸没系统是特别有利的。这样的示例可以包括单、双或多通道光刻技术。
在其它示例中，使用这样的光刻技术形成的图案可以转移到硬掩模材料。例如，硬掩模层可以形成在器件层101上。随后，可以使用所讨论的旋涂、曝光和显影技术在硬掩模层之上形成抗蚀剂(例如正性或负性光致抗蚀剂)的图案，并且可以经由蚀刻技术(例如湿法蚀刻技术)等将图案转移到硬掩模层。可以去除抗蚀剂以留下器件层101上的格栅图案102。在又一些其它示例中，可以使用本文中关于图3A-3D讨论的自对准间隔体技术将格栅图案102设置在器件层101上。此外，本文中讨论的技术可以用于生成格栅图案102。例如，可以通过提供第一格栅图案、将抗蚀剂设置在第一格栅图案之上、用非反射辐射使抗蚀剂层曝光以在格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分、并使抗蚀剂层显影以形成格栅图案102，来形成格栅图案102。在这样的示例中，本文讨论的技术可以以多通道图案化方式重复。这样的技术可以重复两次、三次、四次或N次以产生期望的图案。
图5是根据本公开的至少一些实施方式布置的示例性格栅图案102的平面图500。如图5所示，格栅图案102可以包括散布在线特征104之间的沟槽103，并且格栅图案102可以设置在器件层101上。在图5的示例中，为了演示的清楚起见，器件层101被示为没有交叉影线。格栅图案102可以跨器件层101的所有区域延伸，或格栅图案102可以形成在器件层101的一个或多个区中。在示例中，器件层101可以是半导体晶圆(例如300mm晶圆等)的一部分。在这样的示例中，格栅图案102可以形成在器件层101的区或部分上，其中随后形成的特征(例如经由最终图案)是期望的。在其它示例中，格栅图案102可以包括本文中所讨论的格栅图案或类似图案。
返回到图1B，图1B示出在形成抗蚀剂层106之后的类似于器件结构100的器件结构105。可以使用任何适当的一种或多种技术形成抗蚀剂层106。例如，可以使用旋涂技术将抗蚀剂层106设置在格栅图案102之上。如所示，抗蚀剂层106的顶表面可以在格栅图案102的顶表面(例如线特征104的顶表面)上方延伸高度或距离d。抗蚀剂层106的顶表面在格栅图案102的顶表面之上的距离d可以是任何适当的距离。在一些示例中，抗蚀剂层106的顶表面在格栅图案102的顶表面之上的距离d可以通过提供大体上平面的表面来便于在随后使抗蚀剂层106图案化。在其它示例中，抗蚀剂层106的顶表面和格栅图案102的顶表面(例如线特征104的顶表面)可以是大体上平面的(例如d＝0)。这样的示例可以提供对抗蚀剂层106的增强的曝光部分的更有效的定位，如本文中进一步讨论的，和/或提供图案化的特征与沟槽103的更好的对准。
图1C示出在抗蚀剂层106的曝光期间的类似于器件结构105的器件结构107。如图1C所示，可以用辐射108使抗蚀剂层106曝光以形成抗蚀剂层106中的曝光部分109、110。在一些示例中，辐射108可以是非反射辐射。如在本文中使用的，非反射辐射可以是任何完全或大体上非反射的辐射。例如，非反射辐射可以包括具有不大于120nm的波长的电磁辐射，例如EUV辐射。在其它示例中，非反射辐射可以包括电子束(例如e-束)辐射。例如，可以使用非反射辐射，以使得可以不需要下层抗反射材料或材料叠置体。如所讨论的，在一些示例中，辐射108可以是非反射EUV辐射。例如，EUV光子可以提供抗蚀剂层106(例如EUV光致抗蚀剂)内的高度电离率，并且抗蚀剂层106的敏化机制可以是抗蚀剂层106内的二次电子生成。在一些示例中，格栅图案102内的沟槽可以收获或包含这种二次电子以提供增强的曝光部分(例如曝光部分109、110)。这种增强的曝光部分可以提供较低的EUV剂量需要(例如剂量需要减少了超过20％)和抗蚀剂层106的更快的曝光速度，使得可以实现更快的吞吐量。此外，如在本文进一步讨论的，使用这种技术生成的特征可以甚至在不完美曝光的情况下也对齐到(snap to)与线特征104的侧壁大体上对准，或与格栅图案102对准。这样的优点可以为生成特征提供宽工艺窗口，如本文中讨论的。
图1D示出在抗蚀剂层106的显影之后的类似于器件结构107的器件结构111。如图1D所示，抗蚀剂层106可以被显影以在器件层101上并在格栅图案102的沟槽内形成具有图案结构113、114的图案层112。如所示，在一些示例中，图案结构113、114可以直接设置在器件层101上。图1D示出示例性负性抗蚀剂层106。然而，也可以使用所讨论的技术来实施正性抗蚀剂。如图1D所示，图案结构113、114的顶表面可以超过线特征104的顶表面距离d，如上面关于图1B所讨论的。在其它示例中，图案结构113、114的顶表面可以相对于线特征104的顶表面大体上是平面的。如所讨论的，可以提供增强的曝光技术，使得图案结构113、114可以在格栅图案102的沟槽103内大体上对准。这种对准可以至少部分地由沟槽103内的二次电子的收获、定位或利用而引起。例如，二次电子可以保持在沟槽103内以帮助图案结构113、114在沟槽103内对准。此外，其它效应可以提供或引起这样的自对准。例如，在线特征104和抗蚀剂106的材料之间的表面张力可以使图案结构113、114在沟槽103内大体上对准。关于图2A和2B进一步讨论了这样的机制及其结果。此外，如所讨论的，当与在平表面上(例如在没有格栅图案102的器件层101上)的曝光比较时，可以使用较低剂量的辐射108使曝光部分109、110曝光以保留图案结构113、114。这种减少可以是由于如本文中讨论的二次电子的定位。这种增强的曝光技术可以提供对准和/或锚固的图案结构113、114，其为随后的处理提供高保真度最终图案。此外，这种增强的曝光技术可以与可以使用撇除等来锚固图案结构的较早的欠曝光技术形成对比，所述欠曝光技术可能引起不期望的图案化和/或缺陷度。
图2A和2B是根据本公开的至少一些实施方式布置的在执行特定的制造操作时的示例性器件结构的侧视图。如图2A所示，器件结构200可以包括设置在器件层101上的格栅图案102和设置在格栅图案102之上的抗蚀剂层106。此外，可以通过辐射108使抗蚀剂层106曝光以在格栅图案102的沟槽(未标记)内形成曝光部分110。例如，器件结构200可以类似于器件结构107，只是辐射108在图案结构102的沟槽内未对准。器件层101、格栅图案102、抗蚀剂层106、辐射108和曝光部分110可以包括如本文讨论的任何特征，并且为了演示的清楚起见，将不再重复那些特征。
如图2A所示，曝光部分110可以包括或具有与其相邻的曝光部分201。如所示，曝光部分201可以与格栅图案102的沟槽相邻，并且曝光部分201可以在格栅图案201的线特征203之上。曝光部分201可以与例如线特征203的侧壁204重叠。此外，在格栅图案102的沟槽内的抗蚀剂106的部分202以与曝光部分110相邻并与线特征205的侧壁206相邻。如所示，可以在抗蚀剂106通过辐射108的曝光期间使抗蚀剂106的部分202未曝光或未完全曝光。如本文使用的，曝光或曝光的抗蚀剂可以指示抗蚀剂层暴露于辐射(例如经由光刻曝光系统)，并且未曝光或未完全曝光可以指示抗蚀剂层未暴露于辐射。例如，在负性抗蚀剂的上下文中，使抗蚀剂106的图案特征不被预期的区曝光可能一般是不期望的，并且使图案特征被预期的区或部分不完全曝光或不曝光可能一般也是不期望的，因为可以预计这种错误放置的曝光会在使抗蚀剂层显影之后造成错误放置的图案结构。
图2B示出在抗蚀剂层106的显影之后的类似于器件结构200的器件结构207。如图2B所示，图案层112的图案结构208可以在格栅图案112的沟槽内大体上或完全被对准，尽管曝光部分201未对准且部分202由于未对准而未接收辐射曝光。如所示，图案结构208可以完全或大体上自对准到线特征205的侧壁106和线特征203的侧壁204。例如，使用本文讨论的技术，图案结构208可以对齐到格栅图案102的沟槽。这种自对准可以是由于二次电子被包含或收获在线特征203、205之间的沟槽内，由于在抗蚀剂106和线特征203、205之间的基于流体动力学的交互作用、曝光部分110所需的减小的剂量等。这种处理特征可以提供较宽的处理窗口或容差和/或形成具有图案保真度的亚分辨率特征的能力。
在图2A和2B的示例中，辐射108的曝光被示为与图案层112的沟槽未对准，使得曝光部分201出现在线特征203之上，并且欠曝光或未曝光部分202出现在与线特征205相邻处。在其它示例中，曝光可以产生这两个线特征之上的曝光部分或这两个线特征之上的欠曝光或未曝光部分202。在这种示例中，图案结构208可以类似地对齐到格栅图案的沟槽变成大体上自对准。在一些示例中，特别是这两个线特征的曝光部分出现的那些示例中，图案结构208的自对准可以包括在线特征中的一个或两个之上的一部分。此外，虽然示出图案结构208沿着它的两个边缘在图案层102的沟槽内对准，在一些示例中，图案结构208可以只对准沿着线特征的一个边缘(例如与线特征203的侧壁204对准)，且图案结构208的其余部分可以基于期望的最终图案结构在另一线特征(例如线特征205)之上并跨该线特征延伸。此外，如上面讨论的，在一些示例中，图案结构208的顶部可以是在线特征203、205的顶部上方的高度或距离d处。在其它示例中，图案结构208的顶部可以与线特征203、205的顶部大体上成平面。
如所讨论的，可以使用任何适当的一种或多种技术，例如使用193nm光刻技术使抗蚀剂图案化(例如在有或没有浸没的情况下)、将图案(例如使用光刻形成的)转移到硬掩模层或材料叠置体等，来形成格栅图案102。在一些示例中，可以使用如关于图3A、3B、3C和3D讨论的自对准间隔体技术来形成格栅图案102。
图3A、3B、3C和3D是根据本公开的至少一些实施方式布置的在执行特定的制造操作时的示例性器件结构的侧视图。例如，关于图3A、3B、3C和3D讨论的制造操作可以用于将格栅图案设置在器件层上(例如，本文中讨论的将格栅图案102设置在器件层101上)。如图3A所示，器件结构300可以包括器件层101和格栅图案301，格栅图案301包括散布在线特征303之间的沟槽302。器件层101可以包括本文中讨论的任何特征，并且为了简洁起见，将不再重复这种特征。可以使用任何适当的技术，例如本文中讨论的光刻技术(例如使得格栅图案301包括抗蚀剂材料)，使用光刻和蚀刻以将图案转移到设置在器件层101上的层以形成格栅图案301等，来形成格栅图案301。在示例中，器件层101包括材料的叠置体，其包括晶体硅层、晶体层上的焊盘或缓冲氧化物(例如15到20nm焊盘氧化物层)和焊盘或缓冲氧化物上的氮化物层(例如经由化学气相沉积设置的40到60nm氮化物层)，并且格栅图案301包括设置在氮化物层上的多晶硅线特征303。在其它示例中，线特征可以包括关于线特征104讨论的任何一种或多种材料。
如所示，线特征303可以包括临界尺寸CD1和间距P1。例如临界尺寸可以是可以使用诸如193nm浸没光刻等光刻工艺重复地图案化的最小可用特征尺寸。可以类似地基于最小可用间距和/或基于在本文讨论的处理之后的期望临界尺寸和/或间距(例如基于期望临界尺寸CD2和间距P2，如关于图3D所示的)来确定间距。临界尺寸可以包括任何临界尺寸，例如21nm的临界尺寸、在21到26nm的范围内的临界尺寸、在大约25到32nm的范围内的临界尺寸等。类似地，间距可以是任何适当间距，例如84nm的间距、在80到90nm的范围内的间距、在88到95nm的范围内的间距等。
图3B示出在形成共形层305之后的类似于器件结构300的器件结构304。如图3B所示，共形层305可以设置在格栅图案301之上。共形层305可以是任何适当的一种或多种材料，例如氧化物等。此外，可以使用诸如化学气相沉积等任何适当的一种或多种技术来形成共形层305。如图3B所示，共形层305可以具有厚度T。共形层305的厚度可以是与随后形成的侧壁间隔体/线特征的期望临界尺寸(例如临界尺寸CD2)相关联的任何适当的厚度，如在本文进一步讨论的。例如，厚度T可以是34nm的厚度、在30到35nm的范围内的厚度、在大约33到45nm的范围内的厚度等。
图3C示出在从共形层305形成侧壁间隔体307之后的类似于器件结构304的器件结构306。可以使用任何适当的一种或多种技术形成侧壁间隔体307。在一些示例中，可以通过执行对共形层305的各向异性蚀刻来形成侧壁间隔体307。例如，各向异性蚀刻可以是定时的蚀刻和/或在共形层的材料与线特征303和与共形层305相邻的器件层101的部分的材料之间具有蚀刻选择性的蚀刻。在共形层305是氧化物的示例中，各向异性蚀刻可以包括氧化物蚀刻工艺。
图3D示出在去除线特征303之后的类似于器件结构306的器件结构308。可以使用诸如蚀刻技术的任何适当的一种或多种技术来去除线特征303。在线特征303是多晶硅的示例中，可以执行多晶硅蚀刻。在一些示例中，蚀刻在线特征303的材料与侧壁间隔体307和与特征303相邻的器件层101的部分的一种或多种材料之间可以是选择性的。如所示，线特征303的去除可以留下具有散布在线特征311之间的沟槽310的格栅图案309。例如，格栅图案309可以被实施为如本文讨论的格栅图案102。此外，格栅图案309可以包括具有在间距P2处提供的临界尺寸CD2的线特征。在一些示例中，临界尺寸CD2可以小于临界尺寸CD1。在其它示例中，临界尺寸CD2可以与临界尺寸CD1相同。在又一些其它示例中，临界尺寸CD2可以大于临界尺寸CD1。例如，临界尺寸CD2可以是或可以包括任何临界尺寸，例如21nm的临界尺寸、在21到26nm的范围内的临界尺寸、在大约25到32nm的范围内的临界尺寸等。
此外，如所示，格栅图案309的间距P2可以大体上小于格栅图案301的间距P1。在临界尺寸CD1与临界尺寸CD2相同的示例中，格栅图案309的间距P2将例如是格栅图案301的间距P1的一半，虽然其它临界尺寸关系和因而产生的间距是可得到的。如所示，关于图3A-3D讨论的过程可以提供实质上减小的间距，其可以随后给亚分辨率特征提供基于非反射辐射光刻在本文关于图1A-1D和本文其它地方讨论的格栅技术上生成的图案保证度。关于图3A-3D讨论的过程可以提供使用193nm光刻形成的均匀的间距减半的格栅。可以重复所述技术以形成间距四等分的格栅或它们可以被修改以形成间距三等分或间距六等分的格栅等。此外，可以在具有散布在线特征的行之间的沟槽的行的格栅图案(例如1维线性格栅图案)、具有散布在多个线特征的交叉区之间的沟槽的格栅图案(例如2维网格格栅图案)或具有其它图案的格栅图案上执行这种技术。
图4是示出根据本公开的至少一些实施方式布置的用于使用多通道图案化技术形成器件结构的示例性过程的流程图。例如，可以实施方法400以制造如所讨论的器件结构111或器件结构207，或可以实施方法400以制造如本文进一步讨论的器件结构603、703、804或903。在示出的实施方式中，过程400可以包括由操作401-404示出的一个或多个操作。然而，本文的实施例可以包括额外的操作，可以省略某些操作，或可以不按所提供的顺序执行操作。
方法400可以开始于操作401，“将格栅图案设置在器件层上”，其中可以在器件层上设置格栅图案。例如，可以在器件层上形成具有散布在多个线特征之间的多个沟槽的格栅图案。在实施例中，格栅图案102可以设置在器件层101上，如关于图1A所讨论的。例如，可以使用光刻技术生成抗蚀剂图案来形成格栅图案102，图案可以转移到材料层，例如硬掩模层，以形成硬掩模格栅图案，或者自对准的侧壁间隔体可以用于形成格栅图案，如关于图3A-3D讨论的。例如，格栅图案(例如下层格栅或格栅图案)可以由氧化物、氮化物、碳化物、硅化物、硬掩模、电介质、金属氧化物、金属氮化物、层间电介质(ILD)、有机材料或无机材料制成，取决于实施的图案化过程和/或器件结构过程。例如，格栅图案可以是最终格栅图案(例如在电介质/ILD中)的部分，或它们可以是可以被转移到电介质中的硬掩模图案的部分。如所讨论的，可以使用193nm光刻(例如193nm浸没光刻)来制成格栅图案。这种格栅图案可以是平滑的且均匀的间距减半/四等分/六等分。此外，这种格栅图案可以是多色的，如本文讨论的。
方法400可以继续操作402，“将抗蚀剂层设置在格栅图案之上”，其中抗蚀剂层可以形成在格栅图案之上。在实施例中，抗蚀剂层106可以设置在格栅图案102之上，如关于图1B讨论的。在一些示例中，抗蚀剂层的顶部可以超过格栅图案102的线特征的顶部一段距离。在其它示例中，抗蚀剂层的顶部可以与格栅图案的顶表面大体上成平面。可以使用任何适当的技术(例如旋涂技术)将抗蚀剂层设置在格栅图案之上。
方法400可以继续操作403，“用非反射辐射使抗蚀剂层曝光”，其中可以用非反射辐射来使抗蚀剂层曝光。例如，非反射辐射可以是具有不大于120nm的波长的电磁辐射，例如EUV辐射，或非反射辐射可以是电子束辐射(例如e-束辐射)。在实施例中，可以用辐射108(例如非反射辐射)使抗蚀剂层106曝光以在格栅图案102的沟槽内生成增强的曝光部分109，如关于图1C讨论的。
方法400可以继续操作404，“使抗蚀剂层显影以形成图案层”，其中抗蚀剂层可以被显影以形成图案层。如本文讨论的，抗蚀剂层可以是正性或负性光致抗蚀剂，使得曝光部分可以在这种显影操作期间分别被去除或保留。在实施例中，抗蚀剂层106可以被显影以在器件层101上并在格栅图案112的沟槽内形成具有图案结构113的图案层112。在一些示例中，图案结构可以对齐到格栅结构的沟槽或在格栅结构的沟槽内自对准，如本文中讨论的。
如所讨论的，可以实施方法400以制造如本文所述的器件结构。可以响应于由一个或多个计算机程序产品提供的指令来进行方法400的操作(或本文关于图1A-1D、图2A-2B或图3A-3D讨论的操作)中的任何一个或多个。这种程序产品可以包括提供指令的信号承载介质，指令在由例如处理器执行时可以提供本文所述的功能。可以提供采用计算机可读介质的任何形式的计算机程序产品。因此，例如包括一个或多个处理器核的处理器可以响应于由计算机可读介质传达到处理器的指令而进行所描述的操作中的一个或多个。
此外，可以进行方法400的操作(或本文关于图1A-1D、图2A-2B或图3A-3D讨论的操作)中的任何一个或多个以形成诸如晶体管等器件。例如，在下层格栅上使用非反射辐射光刻的多通道图案化可以用于生成使用这种图案的器件，例如晶体管器件、存储器器件等，以将图案转移到下层(例如经由蚀刻处理)，以向下层表面选择性地提供材料(例如经由注入和/或沉积、电镀等和随后的图案去除)等。例如，可以形成系统、装置或设备，其包括器件层，例如半导体衬底和耦合到半导体衬底(例如在半导体衬底上和/或内)的一个或多个集成电路结构，以使得使用本文讨论的技术来制造一个或多个集成电路结构。
例如，可以形成装置或设备，其包括器件层，例如半导体衬底和耦合到半导体衬底的一个或多个集成电路结构，以使得通过如下步骤来制造一个或多个集成电路结构：将具有散布多个线特征之间的多个沟槽的格栅图案设置在器件层上、将抗蚀剂层设置在格栅图案之上、使用非反射辐射使抗蚀剂层曝光以在格栅图案的至少一个沟槽内生成抗蚀剂层的增强或加速的曝光部分，并使抗蚀剂层显影以在器件层上并在格栅图案的至少一个沟槽内形成至少具有图案结构的图案层。可以进一步使用本文讨论的任何技术来制造这种集成电路结构。例如，这种集成电路结构可以集成到平台和/或如本文关于图10和11讨论的计算设备中。
本文讨论的技术可以用于形成各种各样的最终图案(例如在格栅图案之上形成的图案层)。如所讨论的，图5是包括散布在器件层101上的线特征104之间的沟槽103的示例性格栅图案102的平面图500(在图5和随后的附图中，为了演示的清楚起见，示出没有交叉影线的器件层101)。
在图6A-6C、7A-7C、8A-8C和9A-9C中，每个组(例如6A-6C等)提供用于覆盖格栅图案102以形成最终上覆图案的图案层、因而产生的最终上覆图案和最终上覆图案的横截面图的示例性平面图。图6A、7A、8A和9A是根据本公开的至少一些实施方式布置的平衬底层上的示例性图案层的平面图。例如，这种图案层可以仅用于例示性目的，并且例如在一些情况下，这种图案层可以是在这种平衬底层上不可达到的(例如亚分辨率)图案。然而，使用本文讨论的技术，这种示例性图案层可以形成在格栅图案102之上以提供最终上覆图案，其可以包括亚分辨率特征。图6B、7B、8B和9B是根据本公开的至少一些实施方式布置的示例性最终上覆图案的平面图。示出的最终上覆图案可以转移到器件层101的下面的层，或它们可以用于将材料选择性地沉积在器件层101上。此外，为了演示的清楚起见，提供这种最终上覆图案的横截面图。图6C、7C、8C和9C是根据本公开的至少一些实施方式布置的示例性最终上覆图案的沿着线A-A’截取的横截面图。
例如，图6A示出示例性衬底层601上的示例性图案600的平面图。衬底层601可以包括任何平衬底层材料。如所讨论的，图案600可以用于例示性目的以显示可以与格栅层102组合以形成器件结构603的图案。例如，图案600包括衬底层601上的岛602的阵列。例如，如本文使用的，术语“图案层”可以相应于覆盖下层格栅图案或与下层格栅图案组合的图案化的蚀刻剂层，并且图案可以相应于可以与格栅图案组合以形成包括由图案层覆盖的格栅图案的最终图案的图案。图6B示出示例性器件结构603，其具有包括沟槽605内的对准的块604的网格的图案层，使得通孔606形成在沟槽605内的对准的块604之间。可以使用本文讨论的任何技术，例如使用关于图1A-1D讨论的那些技术来形成器件结构603。
例如，图案600可以覆盖在格栅图案102上或与格栅图案102组合以形成器件结构603。如所示，器件结构603可以包括散布在覆盖对准的块604或与对准的块604(例如与沟槽605内的对准的块604)组合的线特征104之间的沟槽103。此外，器件结构603可以包括图案层，其包括覆盖格栅图案102或与格栅图案102组合的对准的块604。例如，对准的块604可以相应于图案600中的岛602。在图6B的示例中，对准的块604具有凹边缘。在其它示例中，对准的块604可以具有大体上直的边缘。此外，在所示示例中，对准的块604被示为在沟槽605内，而其它沟槽103暴露了器件层101的部分。在其它示例中，对准的块604和相应的通孔606可以形成在所有沟槽605中。在又一些其它示例中，对准的块604和相应的通孔606可以形成在一些沟槽(例如沟槽605)中，而其它沟槽可以被填充(例如用抗蚀剂)。此外，通孔606被示出在网格图案中。在其它示例中，通孔606可以形成在适合于形成器件结构的图案中(例如通孔606可以形成在需要接触下面的器件等的地方)。
图6C提供沿着线A-A’截取的器件结构603的横截面图。如图6C所示，可以形成对准的块604，使得它们在格栅图案102的沟槽内自对准或大体上自对准。此外，图6C示出可以在线特征104上方延伸的对准的块604，如在本文讨论的。在其它示例中，对准的块604可以与线特征104成平面。如在本文讨论的，在一些示例中，器件结构603的图案可以用作用于多通道图案化格栅图案或预图案等。例如，器件结构603的图案可以用作关于操作402-404和本文其它地方讨论的技术的起始点以形成后续的器件结构。
图7A示出示例性衬底层601上的示例性图案700的平面图。如所讨论的，图案700可以用于例示性目的以显示可以与格栅层102组合以形成器件结构703的图案。例如，图案700包括散布在衬底层601上的线702的阵列之间的沟槽701的阵列。图7B示出示例性器件结构703，其具有包括散布在线特征705之间的沟槽704的图案层，使得线特征705正交或大体上正交于线特征104，并且使得通孔706形成在沟槽704与沟槽103的交叉处。例如，可以使用本文讨论的任何技术，例如使用关于图1A-1D讨论的那些技术来形成器件结构703。
例如，图案700可以覆盖在格栅图案102上或与格栅图案102组合以形成器件结构703。如所示，器件结构703可以包括散布在覆盖线特征104或与线特征104(例如与沟槽103的部分内的线特征705的部分)组合的线特征705之间的沟槽704。此外，器件结构703可以包括图案层，其包括覆盖格栅图案102或与格栅图案102组合的线特征705。例如，线特征705可以相应于图案700中的线702。在图7B的示例中，线特征705在沟槽103内具有凹边缘。在其它示例中，线特征705在沟槽103内可以具有大体上直的边缘。此外，器件结构703示出在通孔706的网格图案之外并在所曝光的沟槽103内的部分(例如器件层101的部分707被曝光)。在其它示例中，这样的部分可以被填充有图案结构，例如抗蚀剂结构。在器件结构703中，以网格图案示出通孔706。在其它示例中，通孔706可以形成在适合于形成器件结构的图案中(例如通孔706可以形成在需要接触下面的器件等的地方)。
图7C提供沿着线A-A’截取的器件结构703的横截面图。如图7C所示，可以形成线特征705，使得它们在器件层101上并在格栅图案102的沟槽内。此外，图7C示出可以在线特征104上方延伸的线特征705，如本文讨论的。在其它示例中，线特征705可以与线特征104成平面。如本文讨论的，在一些示例中，器件结构703的图案可以用作用于多通道图案化的格栅图案或预图案等。例如，器件结构703的图案可以用作关于操作402-404和本文其它地方讨论的技术的起始点以形成后续的器件结构。
图8A示出示例性衬底层601上的示例性图案800的平面图。如所讨论的，图案800可以用于例示性目的以显示可以与格栅层102组合以形成器件结构804的图案。例如，图案800包括在衬底层601上的两个台面802、803之间的隔离沟槽801。图8B示出示例性器件结构804，其具有包括两个台面806、807之间的隔离沟槽805的图案层，使得隔离沟槽805正交或大体上正交于线特征104(在图8B中未标记，请参考图5)，以使得通孔x的线形成在沟槽103(在图8B中未标记，请参考图5)与隔离沟槽805的交叉处。例如，可以使用本文讨论的任何技术，例如使用关于图1A-1D讨论的那些技术来形成器件结构804。
例如，图案800可以覆盖在格栅图案102上或与格栅图案102组合以形成器件结构804。如所示，器件结构804可以包括覆盖线特征104和沟槽103或与线特征104和沟槽103组合的台面806、807。此外，器件结构804可以包括覆盖格栅图案102或与格栅图案102组合的图案层，其包括在其间具有隔离沟槽805的台面806、807。例如，台面806、807可以相应于图案800中的台面802、803。在图8B的示例中，台面806、807在沟槽103内具有凹边缘。在其它示例中，台面806、807在沟槽103内可以具有大体上直的边缘。在器件结构804中，以线图案示出通孔808。在其它示例中，通孔808可以形成在适合于形成器件结构的图案中(例如通孔706可以形成在需要接触下面的器件等的地方)。例如，通孔808可以形成在沟槽103中的仅一些沟槽中而不是沟槽103中的每个沟槽中，如图8B所示。
图8C提供沿着线A-A’截取的器件结构804的横截面图。如图8C所示，可以形成台面806、807(例如，如关于台面806所示的)，使得它们在器件层101上并在格栅图案102的沟槽内。此外，图8C示出可以在线特征104上方延伸的台面806、807，如在本文讨论的。在其它示例中，线台面806、807可以与线特征104成平面。如在本文讨论的，在一些示例中，器件结构603的图案可以用作用于多通道图案化的格栅图案或预图案等。例如，器件结构804的图案可以用作关于操作402-404和在本文其它地方讨论的技术的起始点以形成后续的器件结构。
图9A示出示例性衬底层601上的示例性图案900的平面图。如所讨论的，图案900可以用于例示性目的以显示可以与格栅层102组合以形成器件结构903的图案。例如，图案900包括衬底层601上的交错的岛902的网格。如图9A所示，在一些示例中，图案900可以包括交错的岛902的网格，使得岛902可以大体上是圆的。在其它示例中，图案900可以包括交错的短线的网格，使得岛902可以在x方向或y方向(对于x和y取向请参考图5)上延长。图9B示出示例性器件结构903，其具有包括沟槽906、908内的交错的块904的网格的图案层，使得通孔905的线(例如沟槽906内的通孔905的线)相对于通孔907的第二线(例如沟槽908内的通孔907的线)偏移。例如，在沟槽906内的通孔905的线与沟槽908内的通孔907的线之间存在偏移。可以使用本文讨论的任何技术，例如使用关于图1A-1D讨论的那些技术来形成器件结构903。
例如，图案900可以覆盖在格栅图案102上或与格栅图案102组合以形成器件结构903。在图9B中，以交错的网格图案示出通孔905、907。在其它示例中，通孔905、907可以形成在适合于形成器件结构的图案中(例如通孔905、907可以形成在需要接触下面的器件等的地方)，使得期望的图案的至少一部分包括交错的网格图案。
图9C提供沿着线A-A’截取的器件结构903的横截面图。如图9C所示，可以形成块904，使得它们在格栅图案102的沟槽内自对准或大体上自对准。此外，图9C示出块904可以与线特征104成平面，如本文所讨论的。在其它示例中，块904可以在线特征104上方延伸。如本文所讨论的，在一些示例中，器件结构603的图案可以用作用于多通道图案化的格栅图案或预图案等。例如，器件结构903的图案可以用作关于操作402-404和本文其它地方所讨论的技术的起始点以形成后续的器件结构。
如关于图6A-6C、7A-7C、8A-8C和9A-9C讨论的，如本文所讨论的器件或晶体管结构可以包括器件层(例如器件层101)上的具有散布在线特征(例如线特征104)之间的沟槽(例如沟槽103)的格栅图案(例如格栅图案102)。器件或晶体管结构可以包括设置在格栅图案和器件层之上的图案层(例如，如所述的器件结构603、703、804或903的图案层等)。图案层可以包括图案结构(例如块604、904、线特征705或台面806、807等)，其具有位于其间的一个或多个间隙(例如块604和块904、905之间的间隙——未标记，请参考图6A和9A，线特征705之间的沟槽704或台面806、807之间的隔离沟槽805等)。在一些实施例中，器件或晶体管结构可以包括位于一个或多个间隙与格栅图案的沟槽之间的交叉处的通孔、接触部或孔洞(例如通孔606、706、808、905、907等)。在其它实施例中，可以形成其它2维(2D)特征，例如块、切口、一条或多条线、具有彼此相邻的端部的线、其中一条线具有与另一条线相邻的端部的正交线等。例如，格栅图案102和上覆图案层可以形成为正交于或垂直于彼此以减小可用特征的缩放。例如，193nm光刻可以提供具有一个取向上的沟槽的格栅图案102，并且EUV光刻可以用于限定覆盖具有在垂直取向上限定的特征的格栅图案的图案层。
这样的器件或晶体管可以包括通孔、线或具有图案保真度和亚分辨率特征尺寸的其它结构。如本文使用的，术语保真度用于指示可重复的且具有预期形状的图案特征。例如，在通孔的上下文中，图案保真度可以指示通孔是大体上圆形的，并且通孔可以在整个区中并以各种间距以一致的方式形成。此外，如本文使用的，亚分辨率特征尺寸可以指示可以形成的图案的一个或多个特征比可以使用193nm光刻或EUV光刻技术印刷在平表面上(例如经由光刻技术)的图案的特征更小或特征的间距更小。例如，特征尺寸可以包括通孔的直径、线的宽度、沟槽的宽度等。例如，可以使用本文讨论的技术形成具有图案保真度的小于20nm的特征尺寸。在其它示例中，特征尺寸可以包括在规定间距或半间距处的特征。例如，可以使用本文讨论的技术形成具有图案保真度的小于40nm半间距的特征尺寸。
此外，可以形成在亚分辨率特征尺寸处的具有图案保真度的本文讨论的器件结构。例如，可以使用本文讨论的技术形成具有小于20nm的直径和/或在小于40nm半间距处的通孔808(请参考图8B)。例如，通孔808可以被形成为嵌套通孔的线。在一些示例中，可以使用本文讨论的技术形成具有小于20nm的直径和/或在小于40nm半间距处的通孔606的网格或通孔905、907的偏移网格。在其它示例中，可以形成具有亚分辨率特征尺寸的线特征。例如，可以使用如本文讨论的技术形成具有小于10nm的宽度和/或在小于20nm半间距处的线或沟槽。这样的线或沟槽可以具有例如大体上正方形的角。
如所讨论的，可以形成装置或设备，其包括器件层，例如半导体衬底和耦合到半导体衬底的一个或多个集成电路结构，以使得通过将具有散布在多个线特征之间的多个沟槽的格栅图案设置在器件层上、将抗蚀剂层设置在格栅图案之上、用非反射辐射使抗蚀剂层曝光以在格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分、并使抗蚀剂层显影以在器件层上并在格栅图案的至少一个沟槽内形成至少具有图案结构的图案层，来制造一个或多个集成电路结构。
图10是根据本公开的至少一些实施方式布置的移动计算平台1000的例示性示意图，移动计算平台1000采用具有经由在下层格栅图案之上使用非反射辐射光刻的多通道图案化而制造的晶体管的IC。可以使用如本文讨论的任一种或多种技术来形成经由在下层格栅图案之上使用非反射辐射光刻的多通道图案化而制造或形成的晶体管。移动计算平台1000可以是被配置成用于电子数据显示、电子数据处理、无线电子数据传输等中的每一项的任何便携式装置。例如，移动计算平台1000可以是平板计算机、智能电话、上网本、膝上型计算机等中的任一个，并且可以包括显示屏1005、芯片级(SoC)或封装级集成系统1010以及电池1015，显示屏1005在示例性实施例中是触摸屏(例如电容式、电感式、电阻式等触摸屏)。
进一步在放大图1020中示出集成系统1010。在示例性实施例中，封装器件1050(在图10中被标记为“存储器/处理器”)包括至少一个处理器芯片(例如RAM)和/或至少一个处理器芯片(例如，微处理器、多核微处理器、图形处理器等)。在实施例中，封装器件1050是包括SRAM高速缓存存储器的微处理器。在一些示例中，至少一个存储器和至少一个处理器芯片中的一个或两个包括经由在下层格栅图案之上使用非反射辐射光刻的多通道图案化制造或形成的晶体管。例如，至少一个存储器和至少一个处理器芯片中的一个或两个可以包括通过将具有散布在多个线特征之间的多个沟槽的格栅图案设置在器件层上、将抗蚀剂层设置在格栅图案之上、用非反射辐射使抗蚀剂层曝光以在格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分、并使抗蚀剂层显影以在器件层上并在格栅图案的至少一个沟槽内形成至少具有图案结构的图案层来制造的晶体管。
封装器件1050可以连同下列项中的一个或多个进一步耦合到(例如，通信地耦合到)板、衬底或内插件1060：功率管理集成电路(PMIC)1030、包括宽带RF(无线)发射机和/或接收机(TX/RX)(例如包括数字基带，并且模拟前端模块还包括发射路径上的功率放大器和接收路径上的低噪声放大器)的RF(无线)集成电路(RFIC)1025以及其控制器1035。通常，封装器件1050还可以耦合到(例如通信地耦合到)显示屏1005。
在功能上，PMIC 1030可以执行电池功率调节、DC到DC转换等，并且因而具有耦合到电池1015的输入端并具有向其它功能模块提供电流供应的输出端。在实施例中，PMIC1030可以执行高电压操作。如进一步示出的，在示例性实施例中，RFIC 1025具有耦合到天线(未示出)的输出端，以实现多种无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。在替代的实施方式中，这些板级模块中的每一个可以集成到与封装器件1050的封装衬底耦合的单独IC上或集成在与封装器件1050的封装衬底耦合的单个IC内。
图11是根据本公开的至少一些实施方式布置的计算设备1100的功能框图。例如可以在平台1000内部发现计算设备1100，并且计算设备1100还包括容纳多个部件的母板1102，所述多个部件例如但不限于处理器1101(例如应用处理器)和一个或多个通信芯片1104、1105。处理器1101可以物理地和/或电气地耦合到母板1102。在一些示例中，处理器1101包括封装在处理器1101内的集成电路管芯。通常，术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
在各种示例中，一个或多个通信芯片1104、1105也可以物理地和/或电气地耦合到母板1102。在另外的实施方式中，通信芯片1104可以是处理器1101的部分。取决于其应用，计算设备1100可以包括可以或可以不物理地和电气地耦合到母板1102的其它部件。这些其它部件可以包括但不限于如所示的易失性存储器(例如DRAM)1107、1108、非易失性存储器(例如ROM)1110、图形处理器1112、闪存、全球定位系统(GPS)设备1113、罗盘1114、芯片组1106、天线1116、功率放大器1109、触摸屏控制器1111、触摸屏显示器1117、扬声器1115、照相机1103和电池1118、以及其它部件，例如数字信号处理器、密码处理器、音频编码解码器、视频编码解码器、加速度计、陀螺仪和大容量存储设备(例如硬盘驱动器、固态驱动器(SSD)、光盘(CD)、数字通用盘(DVD)等)等。
通信芯片1104、1105可以实现用于往返于计算设备1100的数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何线，虽然在一些实施例中它们可以不包含线。通信芯片1104、1105可以实现多种无线标准或协议中的任一个，包括但不限于在本文其它地方描述的那些。如所讨论的，计算设备1100可以包括多个通信芯片1104、1105。例如，第一通信芯片可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
如在本文所述的任何实施方式中使用的，术语“模块”指被配置成提供本文所述的功能的软件、固件和/或硬件的任何组合。软件可以被体现为软件封装、代码和/或指令集或指令，且如在本文所述的任何实施方式中使用的，“硬件”可以例如单独地或在任何组合中包括硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。模块可以共同地或单独地体现为形成较大系统(例如集成电路(IC)、片上系统(SoC)等)的部分的电路。
虽然参考各种实施方式描述了本文中阐述的某些特征，但该描述并不是要以限制性意义进行解释。因此，本文所述的实施方式的各种修改以及对本公开所属领域中的技术人员显而易见的其它实施方式被认为在本公开的精神和范围内。
下面的示例涉及其它实施例。
在一个或多个第一实施例中，一种方法包括：将具有散布在多个线特征之间的多个沟槽的格栅图案设置在器件层上；将抗蚀剂层设置在格栅图案之上；利用非反射辐射使抗蚀剂层曝光以在格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分；以及使抗蚀剂层显影以在器件层上并在格栅图案的至少一个沟槽内形成至少具有图案结构的图案层。
为促进第一实施例，利用非反射辐射使抗蚀剂层曝光包括利用极紫外辐射或电子束辐射中的至少一个使抗蚀剂层曝光。
为促进第一实施例，利用非反射辐射使抗蚀剂层曝光包括利用具有不大于120nm的波长的电磁辐射使抗蚀剂层曝光。
为促进第一实施例，格栅图案包括第二抗蚀剂、氧化物、氮化物、碳化物、硅化物、电介质、金属氧化物或金属氮化物中的至少一个。
为促进第一实施例，多个线特征中的第一线特征包括第一材料，并且其中，多个线特征中的第二线特征包括不同于第一材料的第二材料。
为促进第一实施例，使抗蚀剂层曝光包括使抗蚀剂层的与至少一个沟槽相邻并在多个线特征中的线特征之上的第二部分曝光，并且其中，图案结构与和至少一个沟槽相邻的线特征的侧壁完全对准。
为促进第一实施例，抗蚀剂层的位于至少一个沟槽内并与多个线特征中的线特征的侧壁相邻的第二部分在所述使抗蚀剂层曝光期间未完全曝光，并且其中，图案结构与和至少一个沟槽相邻的线特征的侧壁完全对准。
为促进第一实施例，使抗蚀剂层曝光的至少其中之一包括：使抗蚀剂层的与至少一个沟槽相邻并在多个线特征中的线特征之上的第二部分或抗蚀剂层的位于至少一个沟槽内并与多个线特征中的线特征的侧壁相邻的第三部分在所述使抗蚀剂层曝光期间未完全曝光，并且其中图案结构与和至少一个沟槽相邻的线特征的侧壁完全对准。
为促进第一实施例，格栅图案包括下列项中的至少一个：散布在多个线特征的行之间的多个沟槽的行、或散布在多个线特征的交叉区之间的多个沟槽。
为促进第一实施例，将格栅图案设置在器件层上包括下列操作中的至少一个：经由193nm光刻形成格栅图案、或将图案转移到硬掩模层以形成格栅图案。
为促进第一实施例，将格栅图案设置在器件层上包括：在器件层上形成具有散布在多个第一线特征之间的多个第一沟槽的第一格栅图案，将共形层设置在第一格栅图案之上，执行共形层的各向异性蚀刻以形成与第一线特征相邻的侧壁间隔体，以及去除第一线特征以形成具有包括侧壁间隔体的多个线特征的格栅图案。
为促进第一实施例，将格栅图案设置在器件层上包括下列操作中的至少一个：经由193nm光刻形成格栅图案；或将图案转移到硬掩模层以形成格栅图案；或在器件层上形成具有散布在多个第一线特征之间的多个第一沟槽的第一格栅图案，将共形层设置在第一格栅图案之上，执行共形层的各向异性蚀刻以形成相邻于第一线特征的侧壁间隔体，以及去除第一线特征以形成具有包括侧壁间隔体的多个线特征的格栅图案。
为促进第一实施例，图案层包括多个沟槽中的至少一些沟槽内的对准的块的网格，并且其中，通孔的多个线形成在对准的块之间和多个沟槽内。
为促进第一实施例，图案层包括两个台面之间的隔离沟槽，其中，隔离沟槽实质上正交于线特征，并且其中，多个通孔的线形成在隔离沟槽与多个沟槽的交叉处。
为促进第一实施例，图案层包括散布在多个第二线特征之间的多个第二沟槽，其中多个第二线特征实质上正交于线特征，并且其中，多个通孔形成在多个沟槽与多个第二沟槽的交叉处。
为促进第一实施例，图案层包括多个沟槽内的交错的块的网格，并且其中，通孔的多个线形成在交错的块之间并在多个沟槽内，使得多个通孔中的通孔的第一线和通孔的第二线在其间具有偏移。
为促进第一实施例，图案层包括下列项中的至少一个：在多个沟槽中的至少一些沟槽内的对准的块的网格，通孔的多个线形成在对准的块之间并在多个沟槽内；两个台面之间的隔离沟槽，隔离沟槽实质上正交于线特征，并且多个第二通孔的线形成在隔离沟槽与多个沟槽的交叉处；散布在多个第二线特征之间的多个第二沟槽，多个第二线特征实质上正交于线特征，并且多个第三通孔形成在多个沟槽与多个第二沟槽的交叉处；或者在所述多个沟槽内的交错块的网格，第三通孔的多个线形成在交错的块之间并在多个沟槽内，使得多个第三通孔中的通孔的第一线和通孔的第二线在其间具有偏移。
在一个或多个第二实施例中，一种方法包括：将图案转移到硬掩模层以在器件层上形成具有散布在多个线特征之间的多个沟槽的硬掩模格栅图案；将抗蚀剂层设置在硬掩模格栅图案之上；利用极紫外辐射使抗蚀剂层曝光以在硬掩模格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分；以及使抗蚀剂层显影以在器件层上并在格栅图案的至少一个沟槽内形成至少具有图案结构的图案层。
为促进第二实施例，硬掩模格栅图案包括氧化物、氮化物、碳化物、硅化物、金属氧化物或金属氮化物中的至少一个。
为促进第二实施例，图案层包括多个沟槽内的对准的块的网格，并且其中，通孔的多个线形成在对准的块之间并在多个沟槽内。
为促进第二实施例，图案层包括在两个台面之间的隔离沟槽，其中，隔离沟槽实质上正交于线特征，并且其中，多个通孔的线形成在隔离沟槽与多个沟槽的交叉处。
为促进第二实施例，图案层包括下列项中的至少一个：多个沟槽内的对准的块的网格，通孔的多个线形成在对准的块之间并在多个沟槽内；或两个台面之间的隔离沟槽，隔离沟槽实质上正交于线特征，并且多个第二通孔的线形成在隔离沟槽与多个沟槽的交叉处。
在一个或多个第三实施例中，一种器件结构包括：位于器件层上的具有散布在多个线特征之间的多个沟槽的格栅图案；设置在格栅图案和器件层之上的图案层，其中图案层包括多个图案结构，多个图案结构在其间具有一个或多个间隙；以及在多个沟槽与一个或多个间隙的交叉处的通孔，其中通孔具有图案保真度，并且其中通孔包括亚分辨率特征尺寸。
为促进第三实施例，亚分辨率特征尺寸包括不大于20纳米的特征尺寸。
为促进第三实施例，亚分辨率特征尺寸包括：达到使用193nm光刻或EUV光刻印刷在平衬底上的类似形状的特征的特征尺寸亚分辨率。
为促进第三实施例，亚分辨率特征尺寸包括：达到40纳米半间距的特征尺寸亚分辨率。
为促进第三实施例，亚分辨率特征尺寸包括不大于20纳米的特征尺寸、达到使用193nm光刻或EUV光刻印刷在平衬底上的类似形状的特征的特征尺寸亚分辨率、或达到40纳米半间距的特征尺寸亚分辨率。
为促进第三实施例，图案结构包括第一和第二台面，并且一个或多个间隙包括在第一和第二台面之间的隔离沟槽，并且其中，通孔包括嵌套通孔的线。
为促进第三实施例，图案结构包括线特征的阵列，并且一个或多个间隙包括散布在线特征之间的多个沟槽，并且其中通孔包括通孔的网格。
为促进第三实施例，图案结构包括对准的块的网格，并且一个或多个间隙包括在对准的块的网格之间的间隙，并且其中通孔包括嵌套通孔的多个线。
为促进第三实施例，图案结构的至少其中之一包括第一和第二台面，并且一个或多个间隙包括第一和第二台面之间的隔离沟槽，并且通孔包括嵌套通孔的线，图案结构包括线特征的阵列，并且一个或多个间隙包括散布在线特征之间的多个沟槽，并且通孔包括通孔的网格，或图案结构包括对准的块的网格，并且一个或多个间隙包括在对准的块的网格之间的间隙，并且通孔包括第二嵌套通孔的多个线。
将认识到，本发明不限于这样描述的实施例，但可以利用修改和变更来实践本发明，而不脱离所附权利要求的范围。例如，上述实施例可以包括特征的特定组合。然而，上面的实施例并不被限制在该方面，并且在各种实施方式中，上面的实施例可以包括只实施这样的特征的子集、实施这样的特征的不同顺序、实施这样的特征的不同组合和/或实施除了明确列出的那些特征以外的额外特征。因此应参考所附权利要求连同为这样的权利要求赋予权利的等效形式的完整范围来确定本发明的范围。

Claims (25)

1.一种方法，包括：
将具有散布在多个线特征之间的多个沟槽的格栅图案设置在器件层上；
将抗蚀剂层设置在所述格栅图案之上；
利用非反射辐射使所述抗蚀剂层曝光，以在所述格栅图案的至少一个沟槽内生成所述抗蚀剂层的增强的曝光部分；以及
使所述抗蚀剂层显影以在所述器件层上并在所述格栅图案的所述至少一个沟槽内形成至少具有图案结构的图案层。
2.如权利要求1所述的方法，其中，利用非反射辐射使所述抗蚀剂层曝光包括利用极紫外辐射或电子束辐射中的至少一个使所述抗蚀剂层曝光。
3.如权利要求1所述的方法，其中，利用非反射辐射使所述抗蚀剂层曝光包括利用具有不大于120nm的波长的电磁辐射使所述抗蚀剂层曝光。
4.如权利要求1所述的方法，其中，所述格栅图案包括第二抗蚀剂、氧化物、氮化物、碳化物、硅化物、电介质、金属氧化物或金属氮化物中的至少一个。
5.如权利要求1所述的方法，其中，所述多个线特征中的第一线特征包括第一材料，并且其中，所述多个线特征中的第二线特征包括不同于所述第一材料的第二材料。
6.如权利要求1所述的方法，其中，使所述抗蚀剂层曝光包括使所述抗蚀剂层的与所述至少一个沟槽相邻并在所述多个线特征中的一个线特征之上的第二部分曝光，并且其中，所述图案结构与和所述至少一个沟槽相邻的所述线特征的侧壁完全对准。
7.如权利要求1所述的方法，其中，所述抗蚀剂层的在所述至少一个沟槽内并与所述多个线特征中的一个线特征的侧壁相邻的第二部分在所述使所述抗蚀剂层曝光期间未完全曝光，并且其中，所述图案结构与和所述至少一个沟槽相邻的所述线特征的侧壁完全对准。
8.如权利要求1所述的方法，其中，所述格栅图案包括下列项中的至少一个：散布在所述多个线特征的行之间的所述多个沟槽的行、或者散布在所述多个线特征的交叉区之间的所述多个沟槽。
9.如权利要求1所述的方法，其中，将所述格栅图案设置在所述器件层上包括下列操作中的至少一个：经由193nm光刻形成所述格栅图案、或者将图案转移到硬掩模层以形成所述格栅图案。
10.如权利要求1所述的方法，其中，将所述格栅图案设置在所述器件层上包括：
在所述器件层上形成具有散布在多个第一线特征之间的多个第一沟槽的第一格栅图案；
将共形层设置在所述第一格栅图案之上；
执行对所述共形层的各向异性蚀刻以形成与所述第一线特征相邻的侧壁间隔体；以及
去除所述第一线特征以形成具有包括所述侧壁间隔体的所述多个线特征的所述格栅图案。
11.如权利要求1所述的方法，其中，所述图案层包括所述多个沟槽中的至少一些沟槽内的对准的块的网格，并且其中，通孔的多个线形成在所述对准的块之间并在所述多个沟槽内。
12.如权利要求1所述的方法，其中，所述图案层包括两个台面之间的隔离沟槽，其中，所述隔离沟槽实质上正交于所述线特征，并且其中，多个通孔的线形成在所述隔离沟槽与所述多个沟槽的交叉处。
13.如权利要求1所述的方法，其中，所述图案层包括散布在多个第二线特征之间的多个第二沟槽，其中，所述多个第二线特征实质上正交于所述线特征，并且其中，多个通孔形成在所述多个沟槽与所述多个第二沟槽的交叉处。
14.如权利要求1所述的方法，其中，所述图案层包括所述多个沟槽内的交错的块的网格，并且其中，通孔的多个线形成在所述交错的块之间并在所述多个沟槽内，使得所述多个通孔中的通孔的第一线和通孔的第二线在其间具有偏移。
15.一种方法，包括：
将图案转移到硬掩模层以在器件层上形成具有散布在多个线特征之间的多个沟槽的硬掩模格栅图案；
将抗蚀剂层设置在所述硬掩模格栅图案之上；
利用极紫外辐射使所述抗蚀剂层曝光以在所述硬掩模格栅图案的至少一个沟槽内生成抗蚀剂层的增强的曝光部分；以及
使所述抗蚀剂层显影以在所述器件层上并在所述格栅图案的所述至少一个沟槽内形成至少具有图案结构的图案层。
16.如权利要求15所述的方法，其中，所述硬掩模格栅图案包括氧化物、氮化物、碳化物、硅化物、金属氧化物或金属氮化物中的至少一个。
17.如权利要求15所述的方法，其中，所述图案层包括所述多个沟槽内的对准的块的网格，并且其中，通孔的多个线形成在所述对准的块之间并在所述多个沟槽内。
18.如权利要求15所述的方法，其中，所述图案层包括两个台面之间的隔离沟槽，其中，所述隔离沟槽实质上正交于所述线特征，并且其中，多个通孔的线形成在所述隔离沟槽与所述多个沟槽的交叉处。
19.一种器件结构，包括：
器件层上的栅极图案，所述栅极图案具有散布在多个线特征之间的多个沟槽；
图案层，其设置在所述格栅图案和所述器件层之上，其中，所述图案层包括多个图案结构，所述多个图案结构在其间具有一个或多个间隙；以及
在所述多个沟槽与所述一个或多个间隙的交叉处的通孔，其中，所述通孔具有图案保真度，并且其中，所述通孔包括亚分辨率特征尺寸。
20.如权利要求19所述的器件结构，其中，所述亚分辨率特征尺寸包括不大于20纳米的特征尺寸。
21.如权利要求19所述的器件结构，其中，所述亚分辨率特征尺寸包括达到使用193nm光刻或EUV光刻印刷在平衬底上的类似形状的特征的特征尺寸亚分辨率。
22.如权利要求19所述的器件结构，其中，所述亚分辨率特征尺寸包括达到40纳米半间距的特征尺寸亚分辨率。
23.如权利要求19所述的器件结构，其中，所述图案结构包括第一台面和第二台面，并且所述一个或多个间隙包括位于所述第一台面和所述第二台面之间的隔离沟槽，并且其中，所述通孔包括嵌套通孔的线。
24.如权利要求19所述的器件结构，其中，所述图案结构包括线特征的阵列，并且所述一个或多个间隙包括散布在所述线特征之间的多个沟槽，并且其中，所述通孔包括通孔的网格。
25.如权利要求19所述的器件结构，其中，所述图案结构包括对准的块的网格，并且所述一个或多个间隙包括在所述对准的块的网格之间的间隙，并且其中，所述通孔包括嵌套通孔的多个线。
CN201480081348.6A 2014-09-22 2014-09-22 在下层格栅上使用非反射辐射光刻的多通道图案化 Pending CN106663599A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/056761 WO2016048264A1 (en) 2014-09-22 2014-09-22 Multi-pass patterning using non-reflecting radiation lithography on an underlying grating

Publications (1)

Publication Number Publication Date
CN106663599A true CN106663599A (zh) 2017-05-10

Family

ID=55581593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081348.6A Pending CN106663599A (zh) 2014-09-22 2014-09-22 在下层格栅上使用非反射辐射光刻的多通道图案化

Country Status (6)

Country Link
US (1) US10678137B2 (zh)
EP (1) EP3198629A4 (zh)
JP (1) JP6465418B2 (zh)
KR (1) KR102314664B1 (zh)
CN (1) CN106663599A (zh)
WO (1) WO2016048264A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251072B2 (en) 2016-12-23 2022-02-15 Intel Corporation Differential hardmasks for modulation of electrobucket sensitivity
US10461037B2 (en) * 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with overlay grating
US20230052800A1 (en) * 2021-08-16 2023-02-16 Tokyo Electron Limited Methods of Forming Patterns
CN113805333A (zh) * 2021-08-23 2021-12-17 中山大学 一种用于双重图案加密的光栅结构设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040101765A1 (en) * 2002-11-27 2004-05-27 Sam Sivakumar Use of chromeless phase shift features to pattern large area line/space geometries
CN1890560A (zh) * 2003-12-17 2007-01-03 英特尔公司 由纳米级沟道的平面阵列构成的筛分介质及其制造和使用方法
CN101258018A (zh) * 2005-09-09 2008-09-03 东京应化工业株式会社 用于纳米压印的膜形成组合物以及图案形成方法
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140272711A1 (en) * 2013-03-15 2014-09-18 Robert L. Bristol Pre-patterned hard mask for ultrafast lithographic imaging
CN105793977A (zh) * 2013-12-18 2016-07-20 英特尔公司 用于后段(beol)互连的利用多色光桶的自对准过孔图案化

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS524410B2 (zh) 1971-11-08 1977-02-03
KR100310257B1 (ko) 1999-08-07 2001-09-29 박종섭 반도체소자의 미세 패턴의 제조방법
US6667237B1 (en) 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
JP4167664B2 (ja) 2004-02-23 2008-10-15 株式会社東芝 レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法
US7897058B2 (en) 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
US20090246706A1 (en) * 2008-04-01 2009-10-01 Applied Materials, Inc. Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
JP5361406B2 (ja) 2009-01-20 2013-12-04 株式会社東芝 半導体装置の製造方法
FR2960657B1 (fr) * 2010-06-01 2013-02-22 Commissariat Energie Atomique Procede de lithographie a dedoublement de pas
JP5533797B2 (ja) 2010-07-08 2014-06-25 信越化学工業株式会社 パターン形成方法
US20140027271A1 (en) * 2011-12-02 2014-01-30 E2Metrix Inc. Electrocoagulation for treating liquids
JP2014135417A (ja) 2013-01-11 2014-07-24 Canon Inc パターンの形成方法、それを用いた物品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040101765A1 (en) * 2002-11-27 2004-05-27 Sam Sivakumar Use of chromeless phase shift features to pattern large area line/space geometries
CN1890560A (zh) * 2003-12-17 2007-01-03 英特尔公司 由纳米级沟道的平面阵列构成的筛分介质及其制造和使用方法
CN101258018A (zh) * 2005-09-09 2008-09-03 东京应化工业株式会社 用于纳米压印的膜形成组合物以及图案形成方法
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140272711A1 (en) * 2013-03-15 2014-09-18 Robert L. Bristol Pre-patterned hard mask for ultrafast lithographic imaging
CN105793977A (zh) * 2013-12-18 2016-07-20 英特尔公司 用于后段(beol)互连的利用多色光桶的自对准过孔图案化

Also Published As

Publication number Publication date
JP2017530388A (ja) 2017-10-12
EP3198629A4 (en) 2018-05-30
KR20170063525A (ko) 2017-06-08
JP6465418B2 (ja) 2019-02-06
US20170235228A1 (en) 2017-08-17
WO2016048264A1 (en) 2016-03-31
US10678137B2 (en) 2020-06-09
EP3198629A1 (en) 2017-08-02
KR102314664B1 (ko) 2021-10-20

Similar Documents

Publication Publication Date Title
US11037789B2 (en) Cut last self-aligned litho-etch patterning
US11521857B2 (en) Cut first self-aligned litho-etch patterning
US10553429B2 (en) Method of forming pattern of semiconductor device
TWI628715B (zh) 特徵尺寸縮減技術（二）
US20090273100A1 (en) Integrated circuit having interleaved gridded features, mask set and method for printing
CN114446771A (zh) 用于自对准互连件、插塞和过孔的织物式图案化
CN106663599A (zh) 在下层格栅上使用非反射辐射光刻的多通道图案化
US7910956B2 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
US9613850B2 (en) Lithographic technique for feature cut by line-end shrink
US11892774B2 (en) Lithography
US20230253204A1 (en) Blocking Structures on Isolation Structures
US20210313222A1 (en) Via & plug architectures for integrated circuit interconnects & methods of manufacture
US11942441B2 (en) Electrostatic discharge protection cell and antenna integrated with through silicon via
Baer et al. Simulation of process variations in FinFET transistor patterning
CN107342262B (zh) 集成电路制造方法
CN107431037A (zh) 用于电子束曝光系统的精密对准系统
CN109427558A (zh) 半导体装置的形成方法
US20240234347A1 (en) Method of making electrostatic discharge protection cell and antenna integrated with through silicon via
US12073166B2 (en) Method and structure for mandrel patterning
US20240046021A1 (en) Method of fin selection for improved performance in semiconductor devices
US8883403B2 (en) Method of semiconductor integrated circuit fabrication
CN105474369B (zh) 用于剥离掩模层的牺牲材料
KR102344906B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
CN108288581A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20210730

AD01 Patent right deemed abandoned