CN106656391A - 一种交换机芯片多路时钟同步原语冲突处理电路 - Google Patents

一种交换机芯片多路时钟同步原语冲突处理电路 Download PDF

Info

Publication number
CN106656391A
CN106656391A CN201611139587.XA CN201611139587A CN106656391A CN 106656391 A CN106656391 A CN 106656391A CN 201611139587 A CN201611139587 A CN 201611139587A CN 106656391 A CN106656391 A CN 106656391A
Authority
CN
China
Prior art keywords
port
clock synchronization
unit
synchronization primitives
multichannel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611139587.XA
Other languages
English (en)
Other versions
CN106656391B (zh
Inventor
霍卫涛
李攀
杨海波
王玉欢
蔡叶芳
黎小玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201611139587.XA priority Critical patent/CN106656391B/zh
Publication of CN106656391A publication Critical patent/CN106656391A/zh
Application granted granted Critical
Publication of CN106656391B publication Critical patent/CN106656391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明属于集成电路设计技术领域，涉及一种交换机芯片多路时钟同步原语冲突处理电路，包括：时钟同步原语接收单元(1)、多路预处理单元(2)、写控制单元(3)、冲突监测及处理单元(4)、数据存储单元(5)、端口发送控制单元(6)、端口时钟同步原语发送单元(7)及片上处理器单元(8)。该电路实现了冲突自动处理功能，同时也保证了交换机芯片多路时钟同步原语冲突处理的效率。

Description

一种交换机芯片多路时钟同步原语冲突处理电路
技术领域
本发明属于集成电路设计技术领域，涉及一种交换机芯片多路时钟同步原语冲突处理电路。
背景技术
正常情况下，交换机只有一个端口会接收到时钟同步原语，但在某种错误情况下，交换机会有多个端口接收到时钟同步原语，这时就产生了多路时钟同步原语冲突。在进行交换机芯片设计时，要求交换机能够处理这种冲突。
传统的实现方式，软件通过查询端口接收时钟同步原语的状态，来判断是否有冲突发生，如果有，则进入中断服务程序中对冲突进行处理。但这种软件查询方式，占用大量处理器时间，且速度慢影响多路时钟同步冲突处理性能。
发明内容
发明目的：
为了高效处理交换机芯片多个端口接收时钟同步原语冲突问题，本发明提供一种交换机芯片多路时钟同步原语冲突处理电路。该电路实现了冲突自动处理功能，同时也保证了交换机芯片多路时钟同步原语冲突处理的效率。
技术方案：
一种交换机芯片多路时钟同步原语冲突处理电路，包括：时钟同步原语接收单元(1)、多路预处理单元(2)、写控制单元(3)、冲突监测及处理单元(4)、数据存储单元(5)、端口发送控制单元(6)、端口时钟同步原语发送单元(7)及片上处理器单元(8)；
时钟同步原语接收单元(1)接收来自多个端口的时钟同步原语，并分别对其所含的时间信息值进行解析，并将解析后的多路时间信息值以及内部端口指示信号传递给多路预处理单元(2)；
多路预处理单元(2)监测到钟同步原语接收单元(1)内部端口指示信号不为零时，选择将内部端口指示信号最低位不为‘0’端口的时间信息值传递到写控制单元(3)，将端口号传递给冲突监测及处理单元(4)；
写控制单元(3)将多路预处理单元(2)选择的时间信息值按照每个时钟周期+1产生连续的时间信息值，然后内部产生写信号，将这些连续时间信息值写入数据存储单元(5)中；
冲突监测及处理单元(4)接收到多路预处理单元(2)传递过来接收时钟同步原语的端口号，然后将其与内部默认接收端口号进行比对，如果不一致，则需要向片上处理器单元(8)产生时钟同步原语冲突中断，如果一致，则不产生中断，同时产生端口号传递给端口发送控制单元(6)；如果默认接收端口还未设置，则将多路预处理单元(2)传递过来的时钟同步原语端口号设置为默认接收端口；
数据存储单元(5)将时间信息值进行跨时钟域转换，读信号为FIFO的非空信号，将时间信息值读出至端口时钟同步原语发送单元(7)中；
端口发送控制单元(6)为片上处理器单元(8)配置的发送端口产生端口发送使能信号，但除过多路预处理单元(2)中传过来的端口号，使能信号传递给端口时钟同步原语发送单元(7)中；
端口时钟同步原语发送单元(7)按照端口发送控制单元(6)传递过来的端口发送使能信号，将时间信息值编码成时钟同步原语，发送到不同的使能端口上去；
片上处理器单元(8)配置各个端口是否使能时钟同步原语接收，传递给时钟同步原语接收单元(1)和多路预处理单元(2)，配置各个端口是否使能时钟同步原语的发送，传递给端口发送控制单元(6)，以及对冲突监测及处理单元(4)中产生的中断进行处理。
有益效果：
交换机芯片的每个端口都可以与时钟服务器相连，连接灵活；当交换机芯片多个端口接收到时钟同步原语时，硬件电路自动进行冲突处理，并将处理后的结果上报片上处理器进行处理，克服了软件处理存在速度慢的弱点；操作简单，容易实现，有效提升的了交换机芯片的性能。
附图说明
图1为本发明时钟同步处理结构图。
具体实施方式
一种交换机芯片多路时钟同步原语冲突处理电路，如图1所示，包括：时钟同步原语接收单元(1)、多路预处理单元(2)、写控制单元(3)、冲突监测及处理单元(4)、数据存储单元(5)、端口发送控制单元(6)、端口时钟同步原语发送单元(7)及片上处理器单元(8)；
时钟同步原语接收单元(1)接收来自多个端口的时钟同步原语，并分别对其所含的时间信息值进行解析，并将解析后的多路时间信息值以及内部端口指示信号传递给多路预处理单元(2)；
多路预处理单元(2)监测到钟同步原语接收单元(1)内部端口指示信号不为零时，选择将内部端口指示信号最低位不为‘0’端口的时间信息值传递到写控制单元(3)，将端口号传递给冲突监测及处理单元(4)；
写控制单元(3)将多路预处理单元(2)选择的时间信息值按照每个时钟周期+1产生连续的时间信息值，然后内部产生写信号，将这些连续时间信息值写入数据存储单元(5)中；
冲突监测及处理单元(4)接收到多路预处理单元(2)传递过来接收时钟同步原语的端口号，然后将其与内部默认接收端口号进行比对，如果不一致，则需要向片上处理器单元(8)产生时钟同步原语冲突中断，如果一致，则不产生中断，同时产生端口号传递给端口发送控制单元(6)；如果默认接收端口还未设置，则将多路预处理单元(2)传递过来的时钟同步原语端口号设置为默认接收端口；
数据存储单元(5)将时间信息值进行跨时钟域转换，读信号为FIFO的非空信号，将时间信息值读出至端口时钟同步原语发送单元(7)中；
端口发送控制单元(6)为片上处理器单元(8)配置的发送端口产生端口发送使能信号，但除过多路预处理单元(2)中传过来的端口号，使能信号传递给端口时钟同步原语发送单元(7)中；
端口时钟同步原语发送单元(7)按照端口发送控制单元(6)传递过来的端口发送使能信号，将时间信息值编码成时钟同步原语，发送到不同的使能端口上去；
片上处理器单元(8)配置各个端口是否使能时钟同步原语接收，传递给时钟同步原语接收单元(1)和多路预处理单元(2)，配置各个端口是否使能时钟同步原语的发送，传递给端口发送控制单元(6)，以及对冲突监测及处理单元(4)中产生的中断进行处理。

Claims (1)

1.一种交换机芯片多路时钟同步原语冲突处理电路，其特征在于，包括：时钟同步原语接收单元(1)、多路预处理单元(2)、写控制单元(3)、冲突监测及处理单元(4)、数据存储单元(5)、端口发送控制单元(6)、端口时钟同步原语发送单元(7)及片上处理器单元(8)；
时钟同步原语接收单元(1)接收来自多个端口的时钟同步原语，并分别对其所含的时间信息值进行解析，并将解析后的多路时间信息值以及内部端口指示信号传递给多路预处理单元(2)；
多路预处理单元(2)监测到钟同步原语接收单元(1)内部端口指示信号不为零时，选择将内部端口指示信号最低位不为‘0’端口的时间信息值传递到写控制单元(3)，将端口号传递给冲突监测及处理单元(4)；
写控制单元(3)将多路预处理单元(2)选择的时间信息值按照每个时钟周期+1产生连续的时间信息值，然后内部产生写信号，将这些连续时间信息值写入数据存储单元(5)中；
冲突监测及处理单元(4)接收到多路预处理单元(2)传递过来接收时钟同步原语的端口号，然后将其与内部默认接收端口号进行比对，如果不一致，则需要向片上处理器单元(8)产生时钟同步原语冲突中断，如果一致，则不产生中断，同时产生端口号传递给端口发送控制单元(6)；如果默认接收端口还未设置，则将多路预处理单元(2)传递过来的时钟同步原语端口号设置为默认接收端口；
数据存储单元(5)将时间信息值进行跨时钟域转换，读信号为FIFO的非空信号，将时间信息值读出至端口时钟同步原语发送单元(7)中；
端口发送控制单元(6)为片上处理器单元(8)配置的发送端口产生端口发送使能信号，但除过多路预处理单元(2)中传过来的端口号，使能信号传递给端口时钟同步原语发送单元(7)中；
端口时钟同步原语发送单元(7)按照端口发送控制单元(6)传递过来的端口发送使能信号，将时间信息值编码成时钟同步原语，发送到不同的使能端口上去；
片上处理器单元(8)配置各个端口是否使能时钟同步原语接收，传递给时钟同步原语接收单元(1)和多路预处理单元(2)，配置各个端口是否使能时钟同步原语的发送，传递给端口发送控制单元(6)，以及对冲突监测及处理单元(4)中产生的中断进行处理。
CN201611139587.XA 2016-12-12 2016-12-12 一种交换机芯片多路时钟同步原语冲突处理电路 Active CN106656391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611139587.XA CN106656391B (zh) 2016-12-12 2016-12-12 一种交换机芯片多路时钟同步原语冲突处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611139587.XA CN106656391B (zh) 2016-12-12 2016-12-12 一种交换机芯片多路时钟同步原语冲突处理电路

Publications (2)

Publication Number Publication Date
CN106656391A true CN106656391A (zh) 2017-05-10
CN106656391B CN106656391B (zh) 2018-10-12

Family

ID=58825703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611139587.XA Active CN106656391B (zh) 2016-12-12 2016-12-12 一种交换机芯片多路时钟同步原语冲突处理电路

Country Status (1)

Country Link
CN (1) CN106656391B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770437A (zh) * 2008-12-30 2010-07-07 中国科学院电子学研究所 实现同步双端口存储器ip的并行读写的结构及方法
CN102316177A (zh) * 2011-09-16 2012-01-11 福建星网锐捷网络有限公司 地址解析方法、系统和地址解析器
US8719828B2 (en) * 2011-10-14 2014-05-06 Intel Corporation Method, apparatus, and system for adaptive thread scheduling in transactional memory systems
CN105009101A (zh) * 2013-03-15 2015-10-28 英特尔公司 提供与数据缓冲器相关联的监听滤波

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101770437A (zh) * 2008-12-30 2010-07-07 中国科学院电子学研究所 实现同步双端口存储器ip的并行读写的结构及方法
CN102316177A (zh) * 2011-09-16 2012-01-11 福建星网锐捷网络有限公司 地址解析方法、系统和地址解析器
US8719828B2 (en) * 2011-10-14 2014-05-06 Intel Corporation Method, apparatus, and system for adaptive thread scheduling in transactional memory systems
CN105009101A (zh) * 2013-03-15 2015-10-28 英特尔公司 提供与数据缓冲器相关联的监听滤波

Also Published As

Publication number Publication date
CN106656391B (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
CN110213143B (zh) 一种1553b总线ip核及监视系统
US8239597B2 (en) Device-to-device communication bus for distributed power management
CN102647320B (zh) 适用于高速1553总线协议控制的集成电路
CN102253913B (zh) 一种对多板卡端口进行状态获取和输出控制的装置
CN104901859A (zh) 一种axi/pcie总线转换装置
CN107592250B (zh) 基于航空fc总线多速率自适应测试设备
US10579581B2 (en) Multilane heterogeneous serial bus
CN103324591B (zh) 用于处理跟踪信息的系统和方法
US9825754B2 (en) Independent UART BRK detection
CN103823785B (zh) 一种基于dsp和cpld开发的多路arinc429数据收发电路结构
TWI681652B (zh) 介面電路、信號傳輸系統及其信號傳輸方法
CN113132552B (zh) 视频流处理方法及装置
US8458389B2 (en) Apparatus and method for converting protocol interface
CN105573952A (zh) 一种多通道数据传输的系统
CN214586880U (zh) 一种信息处理设备
CN103107862A (zh) 逻辑器件及其mdio数据发送方法
CN106656391A (zh) 一种交换机芯片多路时钟同步原语冲突处理电路
CN108270694A (zh) 一种基于lvds的高速传输方法
CN108509365B (zh) 一种dbi的数据传输方法及系统
CN107577634B (zh) 芯片组与主机所连接装置的控制方法
US7869491B2 (en) Data transceiver and method thereof
US10425268B2 (en) UART with line activity detector
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
CN202372977U (zh) 基于fpga实现的usb主设备端接口结构
CN203376748U (zh) 单总线接收逻辑结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221020

Address after: Room S303, Innovation Building, No. 25, Gaoxin 1st Road, Xi'an, Shaanxi 710075

Patentee after: XI'AN XIANGTENG MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No.15, Jinye 2nd Road, Xi'an, Shaanxi 710000

Patentee before: AVIC XI''AN AERONAUTICS COMPUTING TECHNIQUE RESEARCH INSTITUTE

TR01 Transfer of patent right